CN114203638B - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN114203638B CN114203638B CN202010988656.4A CN202010988656A CN114203638B CN 114203638 B CN114203638 B CN 114203638B CN 202010988656 A CN202010988656 A CN 202010988656A CN 114203638 B CN114203638 B CN 114203638B
- Authority
- CN
- China
- Prior art keywords
- isolation
- layer
- side wall
- sealing
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000002955 isolation Methods 0.000 claims abstract description 156
- 238000007789 sealing Methods 0.000 claims abstract description 116
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005137 deposition process Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 22
- 239000011800 void material Substances 0.000 claims description 21
- 238000011049 filling Methods 0.000 claims description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 178
- 239000000463 material Substances 0.000 description 26
- 238000001312 dry etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供基底和位于基底上的位线结构，位线结构包括顶层介质层，位线结构相对两侧具有电容接触孔；形成覆盖顶层介质层侧壁的第一隔离侧墙，以及形成覆盖第一隔离侧墙侧壁的第二隔离侧墙，第一隔离侧墙位于位线结构和电容接触孔之间，第二隔离侧墙的顶面高于第一隔离侧墙的顶面；去除至少部分顶层介质层，形成第一空隙；进行沉积工艺，形成覆盖第一隔离侧墙顶面且封堵空隙顶部开口的第一封口膜，第一封口膜顶面高于第二隔离侧墙顶面；进行第一平坦化工艺，去除高于第二隔离侧墙顶面的第一封口膜，剩余第一封口膜作为第一封口层。本发明有利于提高半导体结构的结构稳定性。
Description
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着半导体集成电路特征尺寸的不断减小，对动态随机存取存储器(DynamicRandom Access Memory，DRAM)制程的制作工艺提出了更高的要求。
具体地，随着特征尺寸的不断缩小，相邻导体之间的间距越来越小，隔离相邻导体的介电层的厚度越来越薄。在介电层的介电常数不变的情况下，介电层的厚度越薄，相邻导体之间的寄生电容问题越严重。
发明内容
本发明实施例提供一种半导体结构及其制作方法，有利于提高半导体结构的结构稳定性。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底和位于所述基底上的位线结构，所述位线结构包括顶层介质层，所述位线结构相对两侧具有电容接触孔；形成覆盖所述顶层介质层侧壁的第一隔离侧墙，以及形成覆盖所述第一隔离侧墙侧壁的第二隔离侧墙，所述第一隔离侧墙位于所述位线结构和所述电容接触孔之间，所述第二隔离侧墙的顶面高于所述第一隔离侧墙的顶面；去除至少部分所述顶层介质层，形成第一空隙；进行沉积工艺，形成覆盖所述第一隔离侧墙顶面且封堵所述空隙顶部开口的第一封口膜，所述第一封口膜顶面高于所述第二隔离侧墙顶面；进行第一平坦化工艺，去除高于所述第二隔离侧墙顶面的所述第一封口膜，剩余所述第一封口膜作为第一封口层。
另外，在形成所述第一封口层之后，还包括：在相邻所述位线结构之间填充牺牲层；形成掩膜层，且在同一刻蚀工艺中，通过所述掩膜层去除部分所述牺牲层、部分所述第一封口层、部分所述第一隔离侧墙以及部分所述第二隔离侧墙，以将部分所述第一空隙刻蚀为第二空隙。
另外，在形成所述第二空隙之后，形成位于相邻所述位线结构之间的隔离层以及封堵所述第二空隙顶部开口的第二封口层，所述第一封口层和所述第二封口层构成所述封口层。
另外，形成所述隔离层以及所述第二封口层的工艺步骤包括：在同一沉积工艺中，形成位于相邻所述位线结构之间的隔离膜以及封堵所述第二空隙顶部开口的第二封口膜；进行第二平坦化工艺，形成所述隔离层和所述第二封口层，所述隔离层和所述第二封口层的顶面与所述第一封口层顶面平齐。
另外，在形成所述第二封口层之后，去除剩余所述牺牲层，形成所述电容接触孔；填充所述电容接触孔，以形成电容接触窗。
另外，在同一刻蚀工艺中，去除剩余所述牺牲层和剩余所述第二隔离侧墙，形成所述电容接触孔。
相应地，本发明实施例还提供一种半导体结构，包括：基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；第一隔离侧墙，所述第一隔离侧墙位于所述位线结构与所述电容接触孔之间，位于所述位线结构相对两侧的所述第一隔离侧墙之间具有空隙；封口层，所述封口层覆盖所述第一隔离侧墙顶面且封堵所述空隙顶部开口，在垂直于所述基底的方向上，位于所述第一隔离侧墙上的所述封口层的厚度大于等于30nm。
另外，所述空隙包括位于相对的所述电容接触孔之间的第一空隙，以及在所述位线结构延伸方向上，位于相邻所述第一空隙之间的第二空隙。
另外，所述半导体结构还包括：隔离层，所述隔离层位于所述位线结构相对两侧，所述隔离层用于隔离相邻所述电容接触孔，所述第二空隙位于相对的所述隔离层之间。
另外，所述封口层包括用于封堵所述第一空隙的第一封口层和用于封堵所述第二空隙的第二封口层。
另外，在垂直于所述基底表面的方向上，所述第一空隙的顶面高于所述第二空隙的顶面。
另外，在垂直于所述基底表面的方向上，所述空隙的厚度小于等于80nm。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，可在不使用额外掩膜的情况下，由具有高度差的多层隔离侧墙定义第一封口层的厚度，即由顶面较低的隔离侧墙提供支撑，由顶面较高的隔离侧墙提供位置限定，以形成厚度较厚的第一封口层，保证第一封口层具有较好的支撑性，以及保证半导体结构具有较好地结构稳定性。
另外，第二封口层的厚度大于第一封口层，第二封口层可承担更多的压应力，从而进一步减轻第一封口层的承压，避免第一封口层的坍塌，以及避免相应发生的半导体结构损伤以及寄生电容增大，保证半导体结构具有较好的结构稳定性以及相邻的电容接触窗之间具有较小的寄生电容。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1至图17为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图17为本发明实施例提供的半导体结构的制作方法各步骤对应的结构示意图。
参考图1，提供基底10、在基底10上依次堆叠的底层介质膜101、第一导电膜111a、第二导电膜112a、顶层介质膜113a、第一掩膜层121、第二掩膜层122以及第三掩膜层123。
底层介质膜101用于隔离第一导电膜111a和基底10内的有源区(未图示)，底层介质膜101的材料包括氮化硅；部分第一导电膜111a与有源区接触，以作为位线接触，第一导电膜111a的材料包括多晶硅；第二导电膜112a的材料包括钨；顶层介质膜113a起到介电层和保护第二导电膜112a的作用，顶层介质膜113a的材料包括氮化硅。
本实施例中，掩膜层包括第一掩膜层121以及第二掩膜层122，第一掩膜层121的硬度大于第二掩膜层122的硬度，以提高后续刻蚀工艺的刻蚀精度；在其他实施例中，第一掩膜层与第一牺牲膜之间还具有抗反射涂层，以减少反射和驻波等问题。
其中，第一掩膜层121的材料可包括氮化硅，第二掩膜层122的材料可包括多晶硅，抗反射涂层通常为碳涂层。
本实施例中，第三掩膜层123用于限定后续形成的位线结构的位置。
参考图2，形成覆盖第三掩膜层123顶面和侧壁以及覆盖第二掩膜层122顶面的第四掩膜层124，第四掩膜层124用于限定后续形成的位线结构在平行于基底10方向上的宽度。
参考图3，采用自对准双重成像技术(Self-aligned Double Patterning，SADP)刻蚀第二掩膜层122，剩余的第二掩膜层122的宽度与覆盖第三掩膜层123(参考图2)侧壁的第四掩膜层124(参考图2)的宽度相等。剩余的第二掩膜层122作为刻蚀形成位线结构的掩膜版，剩余的第二掩膜层122的宽度与后续形成的位线结构的宽度相等。
参考图4，通过剩余的第二掩膜层122对顶层介质膜113a、第二导电膜112a、第一导电膜111a以及底层介质膜101(参考图3)进行刻蚀，形成位线结构11。
本实施例中，位线结构11包括底层介质层(未图示)、导电层和顶层介质层113，导电层包括第一导电层111和第二导电层112；在其他实施例中，导电层可以包括单层或两层以上的导电层。
参考图5，采用沉积工艺，形成依次堆叠的第一隔离膜131a、第二隔离膜132a以及第三隔离膜133a。
第一隔离膜131a覆盖位线结构11顶面和侧壁，以及覆盖基底10表面；第二隔离膜132a覆盖第一隔离膜131a表面；第三隔离膜133a覆盖第二隔离膜132a表面。
本实施例中，第一隔离膜131a的硬度大于第二隔离膜132a的硬度，以较好地支撑位线结构11，保证半导体结构具有较好的结构稳定性，同时，第一隔离膜131a的材料可与顶层介质层113的材料相同，如此，后续可采用同一去除工艺同时第一隔离膜131a和顶层介质层113；第三隔离膜133a的材料与后续使用的牺牲层的材料相同，如此，可采用同一去除工艺同时去除牺牲层和第三隔离膜133a，有利于减少工艺步骤和缩短工艺周期；此外，在同一刻蚀工艺下，第二隔离膜132a与第一隔离膜131a和第三隔离膜133a之间具有较大的刻蚀选择比。
具体地，第一隔离膜131a的材料可以是氮化硅，第二隔离膜132a的材料可以是氮氧化硅，第三隔离膜133a的材料可以是氧化硅。
参考图6，采用无掩膜干法刻蚀工艺去除部分第三隔离膜133a(参考图5)，剩余的第三隔离膜133a作为第二隔离侧墙133。
参考图7，以第二隔离侧墙133为掩膜对第二隔离膜132a(参考图6)进行刻蚀，剩余的第二隔离膜132a作为第一隔离侧墙132，第一隔离侧墙132暴露出第一隔离膜131a顶面。
本实施例中，第一隔离侧墙132顶面低于第二隔离侧墙133顶面，第一隔离侧墙132顶面和第二隔离侧墙133顶面之间的第一高度差d1用于定义后续形成的第一封口层的厚度，第一封口层的厚度既需要保证第一封口层能够有效支撑而不会坍塌，又要避免第一封口层过厚而增大半导体结构的整体尺寸。
具体地，第一高度差d1的范围为5nm～15nm，例如8nm、10nm或13nm。
需要说明的是，由于第一高度差d1可以根据需要自定义，因此，第一隔离侧墙132的顶面可能低于、平齐于或高于第一隔离膜131a顶面。
参考图8，形成填充于相邻位线结构11之间的第一牺牲层141。
第一牺牲层141的形成用于避免后续刻蚀去除第一隔离膜131a和顶层介质层113以形成第一空隙时对覆盖基底10表面的第一隔离膜131a进行刻蚀，从而保护基底10。
本实施例中，第一牺牲层141的材料与第二隔离侧墙133的材料不同，具体地，在同一研磨工艺下，第一牺牲层141与第二隔离侧墙133具有差异较大的去除速率。如此，可通过获取研磨工艺的去除速率控制研磨工艺的进程，使得后续进行的平坦化工艺可准确停止于第二隔离侧墙133顶面所在平面，从而提高平坦化工艺的自动化程度，无需工作人员检测工艺进度；进一步地，平坦化工艺准确停止于第二隔离层133顶面所在平面，有利于保证第一封口层的厚度能由第一高度差d1定义，从而提高第一封口层的厚度的准确性。
本实施例中，在同一研磨工艺下，第一牺牲层141的去除速率大于第二隔离侧墙133的去除速率，具体地，第一牺牲层141的材料包括光刻胶；在其他实施例中，第一牺牲层的材料与第二隔离侧墙的材料相同或者第一牺牲层的去除速率小于第二隔离侧墙的去除速率，具体地，第一牺牲层的材料包括二氧化硅。
参考图9，去除相对的第二隔离侧墙133之间的第一隔离膜131a和顶层介质层113，形成第一空隙134。
由于刻蚀选择比不是无限大，因此在刻蚀第一隔离膜131a和顶层介质层113的过程中，第一牺牲层141、第二隔离侧墙133以及第一隔离侧墙132也会被相应刻蚀，当第一牺牲层141与第二隔离侧墙133被刻蚀的厚度不同时，就会形成在垂直于基底10方向上的第二高度差d2；同时，由于刻蚀剂本身是针对第一隔离膜131a以及顶层介质层113，因此第一牺牲层141和第二隔离侧墙133被刻蚀的厚度较小，相应地，形成的第二高度差d2也较小。通常来说，第二高度差d2相较于第一高度差d1可忽略不计。
相应地，由于刻蚀选择比的不同，第一隔离侧墙132和第二隔离侧墙133被刻蚀的厚度可能不同，进而可能导致第一高度差d1的数值发生变化，即形成第一高度差波动Δd1；而由于刻蚀剂本身是针对第一隔离膜131a以及顶层介质层113，因刻蚀第一隔离侧墙132和第二隔离侧墙133形成的第一高度差波动Δd1相对于第一高度差d1可忽略不计。
参考图10，采用沉积工艺，形成第一封口膜151a。
本实施例中，第一封口膜151a覆盖第一隔离侧墙132侧壁以及第一隔离侧墙132顶面，以封堵第一空隙134的顶部开口；在其他实施例中，第一封口膜还覆盖顶层介质层顶面。
需要说明的是，第一封口膜151a的形成会挤压第一空隙134的空间，本发明实施例中，第一空隙134指的是被挤压后的剩余的空隙空间。
还需要说明的是，在没有额外支撑的情况下，形成的封口层通常较薄。具体地，位于相对的第一隔离侧墙132之间的且位于第一空隙134上的第一封口膜151a较薄。
参考图11，采用平坦化工艺，去除部分第一封口膜151a(参考图10)以及部分第一牺牲层141，剩余的第一封口膜151a作为第一封口层151，第一封口层151的顶面与第二隔离侧墙133的顶面平齐。
本实施例中，依靠第二隔离侧墙133的位置限定，以及第一隔离侧墙132的支撑，可在不采用掩膜版的情况下，形成具有预设厚度的第一封口层151，从而保证第一封口层151具有良好的支撑性能，以及保证半导体结构具有良好的结构稳定性。
参考图12和图13，去除第一牺牲层141(参考图11)，形成替换第一牺牲层141的第二牺牲层142，并在第二牺牲层142顶面形成第五掩膜层152。
本实施例中，第二牺牲层142顶面高于隔离侧墙第一封口层151顶面；在其他实施例中，第二牺牲层顶面平齐于或低于隔离侧墙顶面。
本实施例中，第二牺牲层142的材料与第二隔离侧墙133的材料相同，如此，后续可采用同一刻蚀剂快速去除第二牺牲层142和第二隔离侧墙133。
参考图14，通过第五掩膜层152进行干法刻蚀工艺。
本实施例中，在平行于位线结构11的延伸方向上，可将基底10划分为间隔排列的第一区域A和第二区域B，相邻位线结构11之间的第一区域A用于形成电容接触孔和填充电容接触窗，相邻位线结构11之间的第二区域B用于形成隔离层，隔离层用于划分电容接触孔和隔离相邻的电容接触窗。
本实施例中，第五掩膜层152(参考图13)覆盖第一区域A的第二牺牲层142顶面，并暴露出第二区域B的第二牺牲层142顶面。相应地，通过第五掩膜层152进行干法刻蚀工艺，包括：去除第二区域B的第二牺牲层142以及去除第二区域B的第二隔离侧墙133。
本实施例中，干法刻蚀工艺的刻蚀剂针对的是第二牺牲层142的材料，在进行干法刻蚀工艺的过程中，由于第二牺牲层142的刻蚀速率较快，当刻蚀剂对第一封口层151进行刻蚀时，第一隔离侧墙132逐渐被暴露出来；同时，又由于干法刻蚀工艺的角度并不总是垂直于基底10表面(既可能是刻蚀工艺本身设定的原因，也可能是工艺稳定性的原因)，刻蚀剂会对暴露出的第一隔离侧墙132以及进一步暴露出来的第一封口层151侧壁进行刻蚀，从而导致在干法刻蚀工艺中，不仅第二牺牲层142和第二隔离侧墙133会被去除，部分第一隔离侧墙132以及部分第一封口层151也会被去除，此时，第二区域B中的第一空隙134(参考图13)被转换为第二空隙135，第二空隙135的顶面低于第一空隙134的顶面。
其中，在垂直于基底10表面的方向上，被去除的第一隔离侧墙132的厚度与第二隔离侧墙133和第一隔离侧墙132的刻蚀选择比有关，被去除的第一封口层151的厚度与第二隔离侧墙133与第一封口层151的刻蚀选择比有关。具体地，在干法刻蚀工艺下，第二隔离侧墙133和第一隔离侧墙132的刻蚀选择比越大，被去除的第一隔离侧墙132越薄，剩余的第一隔离侧墙132越厚；相应地，第二隔离侧墙133与第一封口层151的刻蚀选择比越大，被去除的第一封口层151越薄，剩余的第一封口层151越厚。
参考图15，进行沉积工艺和平坦化工艺。
本实施例中，在进行沉积工艺之前去除第五掩膜层152，以避免后续进行平坦化工艺的过程中，研磨装置需要与至少三种材料接触(第五掩膜层152的材料、第二牺牲层142的材料以及沉积工艺沉积的材料)，进而避免因不同材料去除速率差异较大而形成的凹凸结构对研磨装置造成影响，从而保证研磨装置具有较长的使用寿命，或者，无需因避免去除速率差异过大而中途更换研磨液或掩膜部件，从而提高工艺效率。
在其他实施例中，在进行沉积工艺时保留第五掩膜层，且后续采用平坦化工艺同时去除第五掩膜层和其他膜层。如此，有利于减少工艺步骤，缩短工艺周期。
本实施例中，沉积工艺用于形成封隔层16，封隔层16包括用于封堵第二空隙135的第二封口层(未标示)以及用于隔离相邻电容接触窗的隔离层(未标示)，即在同一沉积工艺中，同时形成第一封口层和隔离层。
具体地，先形成顶面高于第一封口层151顶面的隔离膜和第二封口膜，再对隔离膜和第二封口膜进行平坦化工艺，形成顶面平齐于第一封口层151顶面的隔离层和第二封口层。
本实施例中，在平坦化工艺中，还去除第一区域A中的位于第一封口层151上的第二牺牲层142，暴露出第一封口层151。
参考图16，对剩余的第一区域A中的第二牺牲层142和第二隔离侧墙133(参考图14)进行刻蚀，形成初始电容接触孔161。
要形成电容接触孔，以使填充于电容接触孔内的电容接触窗与基底10内的有源区接触，还需要去除位于初始电容接触孔161与基底10之间的第一隔离膜131a，以形成暴露基底10表面的电容接触孔。
本实施例中，在去除第二牺牲层142之后，进一步去除位于初始电容接触孔161与基底10之间的第一隔离膜131a，以形成电容接触孔。
参考图17，形成电容接触窗17。
本实施例中，电容接触窗17包括位于顶部的第一电容接触窗171以及位于底部的第二电容接触窗172，第二电容接触窗172与基底10的接触电阻小于第一电容接触窗171与基底10的接触电阻。如此，有利于提高信号传输性能。
其中，第一电容接触窗171的材料包括钨，第二电容接触窗172的材料包括多晶硅。
本实施例中，可在不使用额外掩膜的情况下，由具有高度差的多层隔离侧墙定义第一封口层的厚度，即由顶面较低的隔离侧墙提供支撑，由顶面较高的隔离侧墙提供位置限定，以形成厚度较厚的第一封口层，保证第一封口层具有较好的支撑性，以及保证半导体结构具有较好地结构稳定性。
相应地，本发明实施例还提供一种半导体结构，可采用上述半导体结构的制作方法制成。
参考图17，半导体结构包括：基底10、位于基底10上的位线结构11以及位于位线结构11相对两侧的电容接触孔(未标示)；第一隔离侧墙132，第一隔离侧墙132位于位线结构11和电容接触孔之间，位于位线结构11相对两侧的第一隔离侧墙132之间具有空隙；封口层，封口层覆盖第一隔离侧墙132顶面且封堵空隙顶部开口，在垂直于基底10的方向上，位于第一隔离侧墙132上的封口层的厚度大于等于30nm。
本实施例中，空隙包括位于相对的电容接触孔之间的第一空隙(未图示)，以及在位线结构11延伸方向上，位于相邻第一空隙之间的第二空隙135。其中，第一空隙的顶面高于第二空隙135的顶面。
本实施例中，半导体结构还包括：隔离层，隔离层位于位线结构11相对两侧，隔离层用于隔离相邻电容接触孔，第二空隙135位于相对的隔离层之间。
本实施例中，封口层包括用于封堵第一空隙的第一封口层151以及用于封堵第二空隙135的第二封口层。其中，在垂直于基底10表面的方向上，第一封口层151的厚度大于等于30nm，例如为32nm、34nm或36nm。
本实施例中，在垂直于基底10表面的方向上，空隙的厚度小于等于80nm，例如为72nm、75nm或78nm。如此，有利于避免因空隙无法提供支撑而导致的结构崩塌，保证半导体结构具有较好的结构稳定性。
本实施例中，封口层的厚度大于预设值，有利于保证封口层具有良好的支撑性能，避免封口层因不满足承压要求而发生坍塌，从而保证半导体结构具有良好的结构稳定性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (10)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底和位于所述基底上的位线结构，所述位线结构包括顶层介质层，所述位线结构相对两侧具有电容接触孔；
形成覆盖所述顶层介质层侧壁的第一隔离侧墙，以及形成覆盖所述第一隔离侧墙侧壁的第二隔离侧墙，所述第一隔离侧墙位于所述位线结构和所述电容接触孔之间，所述第二隔离侧墙的顶面高于所述第一隔离侧墙的顶面；
去除至少部分所述顶层介质层，形成第一空隙；
进行沉积工艺，形成覆盖所述第一隔离侧墙顶面且封堵所述空隙顶部开口的第一封口膜，所述第一封口膜顶面高于所述第二隔离侧墙顶面；
进行第一平坦化工艺，去除高于所述第二隔离侧墙顶面的所述第一封口膜，剩余所述第一封口膜作为第一封口层。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成所述第一封口层之后，还包括：在相邻所述位线结构之间填充牺牲层；形成掩膜层，且在同一刻蚀工艺中，通过所述掩膜层去除部分所述牺牲层、部分所述第一封口层、部分所述第一隔离侧墙以及部分所述第二隔离侧墙，以将部分所述第一空隙刻蚀为第二空隙。
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，在形成所述第二空隙之后，形成位于相邻所述位线结构之间的隔离层以及封堵所述第二空隙顶部开口的第二封口层，所述第一封口层和所述第二封口层构成所述封口层。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，形成所述隔离层以及所述第二封口层的工艺步骤包括：在同一沉积工艺中，形成位于相邻所述位线结构之间的隔离膜以及封堵所述第二空隙顶部开口的第二封口膜；进行第二平坦化工艺，形成所述隔离层和所述第二封口层，所述隔离层和所述第二封口层的顶面与所述第一封口层顶面平齐。
5.根据权利要求3所述的半导体结构的制作方法，其特征在于，在形成所述第二封口层之后，去除剩余所述牺牲层，形成所述电容接触孔；填充所述电容接触孔，以形成电容接触窗。
6.根据权利要求5所述的半导体结构的制作方法，其特征在于，在同一刻蚀工艺中，去除剩余所述牺牲层和剩余所述第二隔离侧墙，形成所述电容接触孔。
7.一种半导体结构，其特征在于，包括：
基底、位于所述基底上的位线结构以及位于所述位线结构相对两侧的电容接触孔；
第一隔离侧墙，所述第一隔离侧墙位于所述位线结构与所述电容接触孔之间，位于所述位线结构相对两侧的所述第一隔离侧墙之间具有空隙；
所述空隙包括位于相对的所述电容接触孔之间的第一空隙，以及在所述位线结构延伸方向上，位于相邻所述第一空隙之间的第二空隙；
在垂直于所述基底表面的方向上，所述第一空隙的顶面高于所述第二空隙的顶面；
封口层，所述封口层覆盖所述第一隔离侧墙顶面且封堵所述空隙顶部开口，在垂直于所述基底的方向上，位于所述第一隔离侧墙上的所述封口层的厚度大于等于30nm。
8.根据权利要求7所述的半导体结构，其特征在于，还包括：隔离层，所述隔离层位于所述位线结构相对两侧，所述隔离层用于隔离相邻所述电容接触孔，所述第二空隙位于相对的所述隔离层之间。
9.根据权利要求7所述的半导体结构，其特征在于，所述封口层包括用于封堵所述第一空隙的第一封口层和用于封堵所述第二空隙的第二封口层。
10.根据权利要求7所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述空隙的厚度小于等于80nm。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010988656.4A CN114203638B (zh) | 2020-09-18 | 2020-09-18 | 半导体结构及其制作方法 |
| PCT/CN2021/100314 WO2022057342A1 (zh) | 2020-09-18 | 2021-06-16 | 半导体结构及其制作方法 |
| US17/446,957 US20220093478A1 (en) | 2020-09-18 | 2021-09-03 | Semiconductor structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010988656.4A CN114203638B (zh) | 2020-09-18 | 2020-09-18 | 半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114203638A CN114203638A (zh) | 2022-03-18 |
| CN114203638B true CN114203638B (zh) | 2024-06-11 |
Family
ID=80645113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010988656.4A Active CN114203638B (zh) | 2020-09-18 | 2020-09-18 | 半导体结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114203638B (zh) |
| WO (1) | WO2022057342A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103903994A (zh) * | 2012-12-26 | 2014-07-02 | 爱思开海力士有限公司 | 包括气隙的半导体器件及其制造方法 |
| CN104900584A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 具有线型气隙的半导体器件及其制造方法 |
| KR20150137224A (ko) * | 2014-05-28 | 2015-12-09 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| US10141231B1 (en) * | 2017-08-28 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof |
| CN110047741A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8778749B2 (en) * | 2011-01-12 | 2014-07-15 | Sandisk Technologies Inc. | Air isolation in high density non-volatile memory |
| KR20120121795A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법 |
| KR20140083744A (ko) * | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| US9425200B2 (en) * | 2013-11-07 | 2016-08-23 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
| KR102238951B1 (ko) * | 2014-07-25 | 2021-04-12 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| CN106941097A (zh) * | 2016-01-05 | 2017-07-11 | 华邦电子股份有限公司 | 半导体装置及其制造方法 |
-
2020
- 2020-09-18 CN CN202010988656.4A patent/CN114203638B/zh active Active
-
2021
- 2021-06-16 WO PCT/CN2021/100314 patent/WO2022057342A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103903994A (zh) * | 2012-12-26 | 2014-07-02 | 爱思开海力士有限公司 | 包括气隙的半导体器件及其制造方法 |
| CN104900584A (zh) * | 2014-03-05 | 2015-09-09 | 爱思开海力士有限公司 | 具有线型气隙的半导体器件及其制造方法 |
| KR20150137224A (ko) * | 2014-05-28 | 2015-12-09 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| US10141231B1 (en) * | 2017-08-28 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof |
| CN110047741A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114203638A (zh) | 2022-03-18 |
| WO2022057342A1 (zh) | 2022-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113035869B (zh) | 半导体结构及其形成方法 | |
| CN114093870B (zh) | 半导体结构及其制作方法 | |
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| KR20000017363A (ko) | 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법 | |
| WO2022057341A1 (zh) | 半导体结构及其制作方法 | |
| CN114823539A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN114203638B (zh) | 半导体结构及其制作方法 | |
| CN112447583B (zh) | 制造半导体结构的方法 | |
| CN112652623B (zh) | 半导体器件的制作方法 | |
| CN113471148B (zh) | 半导体结构的制造方法 | |
| CN114823540B (zh) | 半导体结构的制作方法及半导体结构 | |
| US7651923B2 (en) | Method for forming transistor of semiconductor device | |
| KR20050059697A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| EP3998631A1 (en) | Semiconductor structure and manufacturing method therefor | |
| CN109148273B (zh) | 半导体结构的制作方法 | |
| WO2022057385A1 (zh) | 半导体结构及其制作方法 | |
| US20220093478A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20220093449A1 (en) | Semiconductor structure and method for manufacturing same | |
| US7338610B2 (en) | Etching method for manufacturing semiconductor device | |
| CN113496952B (zh) | 半导体结构及其制作方法 | |
| US12133375B2 (en) | Semiconductor structures and manufacturing methods thereof | |
| KR100955678B1 (ko) | 반도체소자의 워드라인 형성방법 | |
| JP2002368131A (ja) | 活性領域と深トレンチの自動アライメント方法 | |
| CN117979697A (zh) | 改善闪存器件字线多晶硅工艺面内均匀性的方法 | |
| CN115410994A (zh) | 半导体结构的制造方法和半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |