CN108269762B - 半导体存储装置的制作方法 - Google Patents

半导体存储装置的制作方法 Download PDF

Info

Publication number
CN108269762B
CN108269762B CN201611252222.8A CN201611252222A CN108269762B CN 108269762 B CN108269762 B CN 108269762B CN 201611252222 A CN201611252222 A CN 201611252222A CN 108269762 B CN108269762 B CN 108269762B
Authority
CN
China
Prior art keywords
layer
metal silicide
storage node
gate
silicide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611252222.8A
Other languages
English (en)
Other versions
CN108269762A (zh
Inventor
张峰溢
何建廷
邹世芳
李甫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201611252222.8A priority Critical patent/CN108269762B/zh
Priority to US15/856,024 priority patent/US10347642B2/en
Publication of CN108269762A publication Critical patent/CN108269762A/zh
Application granted granted Critical
Publication of CN108269762B publication Critical patent/CN108269762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种半导体存储装置的制作方法，对半导体基底上的存储节点接触进行清洗处理，并于清洗处理之后于存储节点接触上形成金属硅化物层，且于金属硅化物层形成之后再形成栅极接触开口贯穿半导体基底上的晶体管的盖层而暴露出晶体管的栅极结构。通过本发明的半导体存储装置的制作方法，可避免晶体管的栅极结构被存储节点接触的清洗处理产生影响或/及破坏，故可确保晶体管的电性表现正常。

Description

半导体存储装置的制作方法
技术领域
本发明涉及一种半导体存储装置的制作方法，尤其是涉及一种具有存储节点接触的半导体存储装置的制作方法。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，以下简称为MOS)晶体管与一电容(capacitor)串联组成。
存储单元的MOS晶体管结构因产品需求或/及存储单元密度等考虑而有许多不同的结构设计，故有时存储单元的MOS晶体管结构会与同一芯片上其他区域的晶体管结构不同，进而造成制作工艺上的复杂度提升。因此，如何有效地整合存储单元的MOS晶体管与其他区域中不同晶体管的制作工艺对于相关业界来说是非常重要的课题。
发明内容
本发明提供了一种半导体存储装置的制作方法，利用于存储单元区的存储节点接触上形成金属硅化物层之前先对存储节点接触进行一清洗处理用以移除存储节点接触表面的杂质，由此确保金属硅化物层的形成状况。此外，在存储节点接触上形成金属硅化物层之后再形成位于周围区的晶体管中栅极结构的一栅极接触开口，由此可确保被栅极接触开口所暴露出的栅极结构不会被存储节点接触的清洗处理影响，进而达到制作工艺整合与提升产品生产良率的效果。
本发明的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底，半导体基底上定义有一存储单元区以及一周围区。在周围区形成一晶体管。晶体管包括一栅极结构、一盖层以及一源极/漏极区。栅极结构设置于半导体基底上，盖层设置于栅极结构上，而源极/漏极区至少部分设置于半导体基底中。在存储单元区中形成一存储节点接触，并对存储节点接触进行一清洗处理。在清洗处理之后，在存储节点接触上形成一第一金属硅化物层。在第一金属硅化物层形成之后，形成一栅极接触开口贯穿盖层并暴露出栅极结构。
附图说明
图1至图5为本发明第一实施例的半导体存储装置的制作方法示意图，其中
图2为图1之后的状况示意图；
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图。
图6至图8为本发明第二实施例的半导体存储装置的制作方法示意图，其中
图7为图6之后的状况示意图；
图8为图7之后的状况示意图。
主要元件符号说明
10 半导体基底
11 浅沟槽隔离
12 第一源极/漏极区
20 主动区
21 第一栅极介电层
22 字符线
23 字符线盖层
31 第二栅极介电层
32 栅极结构
33 盖层
34 间隙壁
35 第二源极/漏极区
35S 第二金属硅化物
36 介电层
41 隔离结构
42 存储节点接触
42S 第一金属硅化物层
50 金属层
90 清洗处理
321 硅层
322 金属栅极
H1 栅极接触开口
H2 接触开口
R1 存储单元区
R2 周围区
T 晶体管
Z 垂直方向
具体实施方式
请参阅图1至图5。图1至图5为本发明第一实施例的半导体存储装置的制作方法示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1所示，提供一半导体基底10，半导体基底10上定义有一存储单元区R1以及一周围区R2。存储单元区R1中可用以形成多个存储单元(memory cell)，而周围区R2中可用以形成存储单元以外的其他元件，例如控制字符线或/及位线信号传递的晶体管，但并不以此为限。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。在本实施例中，半导体基底10的存储单元区R1中可形成有一浅沟槽隔离11，用以于半导体基底10的存储单元区R1中定义出多个主动区20。浅沟槽隔离11可利用蚀刻方式于半导体基底10的存储单元区R1中形成多个沟槽，再于沟槽中填入绝缘材料例如氧化硅而形成，但并不以此为限。在一些实施例中，也可视需要使用其他适合的方式形成浅沟槽隔离11。此外，半导体基底10的存储单元区R1中可形成多条字符线(word line)22，而本实施例的字符线22可为埋入式字符线(buried word line)，但并不以此为限。字符线22可利用以埋入方式形成于半导体基底10与浅沟槽隔离11中，字符线22与半导体基底10之间可形成一第一栅极介电层21，而字符线22上可形成有一字符线盖层23覆盖字符线22。上述的第一栅极介电层21、字符线22以及字符线盖层23可通过先于半导体基底10以及浅沟槽隔离11中形成多个沟槽，再于沟槽中依序形成第一栅极介电层21、字符线22以及字符线盖层23，但并不以此为限。在一些实施例中，第一栅极介电层21可包括氧化硅或其他适合的介电材料，字符线22可包括铝(Al)、钨(W)、铜(Cu)、钛铝合金(TiAl)或其他适合的导电材料，而字符线盖层23可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。此外，主动区20中可形成有一第一源极/漏极区12，由此与字符线22以及第一栅极介电层21搭配形成存储单元的晶体管部分。在一些实施例中，第一源极/漏极区12可通过对主动区20的部分区域进行掺杂处理而形成，但并不以此为限。
在本实施例中，一晶体管T形成于周围区R2。位于在周围区R2的晶体管T可包括用以控制字符线或/及位线信号传递的晶体管，但并不以此为限。晶体管T包括一栅极结构32、一盖层33以及一源极/漏极区(例如图1中所示的第二源极/漏极区35)。栅极结构32设置于半导体基底10上，盖层33设置于栅极结构32上，而第二源极/漏极区35至少部分设置于半导体基底10中。此外，晶体管T可还包括一栅极介电层(例如图1中所示的第二栅极介电层31)设置于栅极结构32与半导体基底10之间，一间隙壁34可形成于栅极结构32与盖层33的侧壁上，而一介电层36可形成于半导体基底10上且覆盖第二源极/漏极区35。在一些实施例中，第二源极/漏极区35也可通过对半导体基底10进行掺杂处理而形成，但并不以此为限。在一些实施例中，栅极结构32可包括堆叠的一硅层321与一金属栅极322，而硅层321与金属栅极322之间也可视需要设置阻障层(未绘示)。硅层321可包括多晶硅、非晶硅或其他含硅的导电材料，金属栅极322可包括铝、钨、铜、钛铝合金或其他适合的低电阻导电材料，而盖层33可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。此外，在一些实施例中，栅极结构32与盖层33可与存储单元区R1中的位线结构(未绘示)以相同的制作工艺一并形成，由此达到制作工艺简化与整合的效果，但并不以此为限。
接着，在存储单元区R1中形成一存储节点接触(storage node contact)42，而存储节点接触42与第一源极/漏极区12形成电连接。存储节点接触42可通过于半导体基底10上形成具有多个开口的隔离结构41，再于隔离结构41的开口中填入导电材料后对此导电材料进行回蚀刻(etching back)制作工艺而形成，故存储节点接触42的顶面于一垂直方向Z上低于隔离结构41的顶面，且存储节点接触42的顶面高于半导体基底10的顶面与第二源极/漏极区35的顶面，但并不以此为限。在一些实施例中，也可视需要以其他制作工艺方式形成存储节点接触42。然后，对存储节点接触42进行一清洗处理90，用以移除存储节点接触42表面上的杂质、氧化物或/及上述回蚀刻制作工艺时所产生的蚀刻残余物与衍生物。此外，在一些实施例中，清洗处理90也可用以改善存储节点接触42因上述回蚀刻制作工艺所造成的表面粗糙状况，由此确保后续于存储节点接触42上形成的金属硅化物层的状况。举例来说，存储节点接触42可包括硅，例如非晶硅、多晶硅或其他含硅的导电材料，而清洗处理90可包括利用三氟化氮(NF3)与氨气(NH3)的混合气体的干式清洗处理(例如SiCoNi清洗处理)，但并不以此为限。在一些实施例中，也可视需要使用其他干式或湿式清洗处理来清洗存储节点接触42，例如SC1清洗或缓冲式氧化物蚀刻(buffer oxide etch，BOE)清洗。值得说明的是，在清洗处理90进行时，位于周围区R2的栅极结构32被盖层33覆盖，故当清洗处理90对栅极结构32的材料具有蚀刻性时，栅极结构32可因被盖层33覆盖而避免受到清洗处理90的影响。
接着，如图1至图3所示，在清洗处理90之后，在存储节点接触42上形成一第一金属硅化物层42S。第一金属硅化物层42S的形成方式可包括但并不限于下列步骤。首先，形成一金属层50覆盖存储节点接触42的表面，再进行一热处理以于存储节点接触42上形成第一金属硅化物层42S，并于第一金属硅化物层42S形成之后将金属层50移除。在一些实施例中，金属层50可包括钴(Co)、镍(Ni)或其他适合的金属材料，而第一金属硅化物层42S可包括钴-金属硅化物(cobalt-silicide)、镍-金属硅化物(nickel-silicide)或其他适合的金属硅化物。此外，金属层50可利用一沉积装置例如物理气相沉积(physical vapor deposition，PVD)装置形成，而上述的对存储节点接触42进行的清洗处理可于同一沉积装置中进行，由此可减少外在环境于清洗处理后至形成金属层50之间的等待时间中对于存储节点接触42的表面所造成的不良影响，但并不此为限。
然后，如图3与图4所示，在第一金属硅化物层42S形成之后，形成一栅极接触开口H1贯穿盖层33并暴露出栅极结构32。也就是说，栅极接触开口H1可暴露出栅极结构32的金属栅极322。此外，可于覆盖第二源极/漏极区35的介电层36中形成一接触开口H2，且接触开口H2暴露出至少部分的第二源极/漏极区35。本实施例的栅极接触开口H1与接触开口H2于形成存储节点接触42的步骤之后形成，且栅极接触开口H1与接触开口H2于形成第一金属硅化物层42S的步骤之后形成。此外，在一些实施例中，接触开口H2可与栅极接触开口H1一并形成，由此达到制作工艺简化的效果，但并不以此为限。
接着，如图4与图5所示，在接触开口H2所暴露的第二源极/漏极区35上形成一第二金属硅化物层35S。第二金属硅化物层35S的形成方式可与上述第一金属硅化物层42S相似，而第二金属硅化物层35S也可与第一金属硅化物层42S的材料相同，但并不以此为限。在一些实施例中，第二金属硅化物层35S的形成方式或/及材料也可视需要与第一金属硅化物层42S不同。此外，在形成第二金属硅化物层35S的步骤之前，并未对接触开口H2所暴露的第二源极/漏极区35进行如上述对存储节点接触42所进行的清洗处理，由此避免对栅极接触开口H1暴露出的栅极结构32产生破坏。在一些实施例中，也可于形成第二金属硅化物层35S的步骤之前，对接触开口H2所暴露的第二源极/漏极区35进行其他清洗处理，而此对于第二源极/漏极区35进行的清洗处理不同于上述的对存储节点接触42所进行的清洗处理，且此对于第二源极/漏极区35进行的清洗处理未对栅极结构32产生蚀刻或/及其他不良影响。之后，可于栅极接触开口H1以及接触开口H2中分别形成栅极接触插塞(未绘示)与源极/漏极接触插塞(未绘示)，栅极接触插塞可与栅极结构32电连接，而源极/漏极接触插塞可通过第二金属硅化物层35S与第二源极/漏极区35电连接。
请参阅图6至图7。图6至图8所绘示为本发明第二实施例的半导体存储装置的制作方法示意图。与上述第一实施例的制作方法不同的地方在于，如图6所示，本实施例的接触开口H2可于清洗处理90之前形成，故接触开口H2所暴露出的第二源极/漏极区35也被暴露于清洗处理90中。然后，如图6与图7所示，在清洗处理90之后，再于存储节点接触42上形成第一金属硅化物层42S，且于第二源极/漏极区35上形成第二金属硅化物层35S。换句话说，接触开口H2于第一金属硅化物层42S形成之前形成，而第二金属硅化物层35S与第一金属硅化物层42S可通过相同的制作工艺而一并形成。接着，如图8所示，在第一金属硅化物层42S与第二金属硅化物层35S形成之后，再形成栅极接触开口H1贯穿盖层33并暴露出栅极结构32。通过本实施例的制作方法，可使第二源极/漏极区35的表面于形成第二金属硅化物层35S之前先经过清洗处理，由此可确保第二金属硅化物层35S的形成状况与品质。
综上所述，在本发明的半导体存储装置的制作方法中，在存储单元区的存储节点接触上形成第一金属硅化物层之前先对存储节点接触进行清洗处理，用以改善存储节点接触的表面状况，由此确保第一金属硅化物层的形成状况与品质。在存储节点接触上的第一金属硅化物层形成之后，再形成位于周围区的晶体管中的栅极结构的栅极接触开口，由此确保被栅极接触开口所暴露出的栅极结构不会被存储节点接触的清洗处理影响，进而达到制作工艺整合与提升产品生产良率的效果。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种半导体存储装置的制作方法，包括：
提供一半导体基底，该半导体基底上定义有存储单元区以及周围区；
在该周围区形成一晶体管，该晶体管包括：
栅极结构，设置于该半导体基底上；
盖层，设置于该栅极结构上；以及
源极/漏极区，至少部分设置于该半导体基底中；
在该存储单元区中形成一存储节点接触，其中该存储节点接触在该晶体管之后形成；
对该存储节点接触进行一清洗处理；
在该清洗处理之后，在该存储节点接触上形成一第一金属硅化物层，其中形成该第一金属硅化物包括：形成一金属层覆盖该存储节点接触的表面以及对该金属层进行一热处理以形成该第一金属硅化物层，其中该金属层在形成该第一金属硅化物层之后被移除，且该金属层在该热处理中直接接触该盖层；以及
在该第一金属硅化物层形成之后，形成一栅极接触开口贯穿该盖层并暴露出该栅极结构。
2.如权利要求1所述的半导体存储装置的制作方法，其中该清洗处理对该栅极结构的材料具有蚀刻性，且在该清洗处理进行时，该栅极结构被该盖层覆盖。
3.如权利要求2所述的半导体存储装置的制作方法，其中该清洗处理包括利用三氟化氮与氨气的混合气体的干式清洗处理。
4.如权利要求1所述的半导体存储装置的制作方法，其中该存储节点接触包括硅。
5.如权利要求1所述的半导体存储装置的制作方法，其中该栅极结构包括金属栅极，且该栅极接触开口暴露出该金属栅极。
6.如权利要求1所述的半导体存储装置的制作方法，还包括：
在该半导体基底上形成一介电层，其中该介电层覆盖该源极/漏极区；
在该介电层中形成一接触开口，其中该接触开口暴露出至少部分的该源极/漏极区，且该接触开口于形成该存储节点接触的步骤之后形成；以及
在该接触开口所暴露的该源极/漏极区上形成一第二金属硅化物层。
7.如权利要求6所述的半导体存储装置的制作方法，其中该接触开口与该栅极接触开口一并形成。
8.如权利要求6所述的半导体存储装置的制作方法，其中该接触开口于该第一金属硅化物层形成之前形成。
9.如权利要求8所述的半导体存储装置的制作方法，其中该第二金属硅化物层与该第一金属硅化物层一并形成。
10.如权利要求8所述的半导体存储装置的制作方法，其中该接触开口于该清洗处理之前形成，且该源极/漏极区被暴露于该清洗处理中。
CN201611252222.8A 2016-12-30 2016-12-30 半导体存储装置的制作方法 Active CN108269762B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611252222.8A CN108269762B (zh) 2016-12-30 2016-12-30 半导体存储装置的制作方法
US15/856,024 US10347642B2 (en) 2016-12-30 2017-12-27 Manufacturing method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611252222.8A CN108269762B (zh) 2016-12-30 2016-12-30 半导体存储装置的制作方法

Publications (2)

Publication Number Publication Date
CN108269762A CN108269762A (zh) 2018-07-10
CN108269762B true CN108269762B (zh) 2021-06-08

Family

ID=62712082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611252222.8A Active CN108269762B (zh) 2016-12-30 2016-12-30 半导体存储装置的制作方法

Country Status (2)

Country Link
US (1) US10347642B2 (zh)
CN (1) CN108269762B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
CN112951711A (zh) * 2021-02-03 2021-06-11 长鑫存储技术有限公司 清洗工艺和半导体工艺方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377169A (zh) * 2013-08-13 2015-02-25 格罗方德半导体公司 栅极先制的高介电常数金属栅极方法所形成的全硅化栅极

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716535A (en) * 1996-03-05 1998-02-10 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity
JP2000315778A (ja) * 1999-04-30 2000-11-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6127260A (en) * 1999-07-16 2000-10-03 Taiwan Semiconductor Manufacturing Company Method of forming a tee shaped tungsten plug structure to avoid high aspect ratio contact holes in embedded DRAM devices
JP3434750B2 (ja) * 1999-09-30 2003-08-11 Ｎｅｃエレクトロニクス株式会社 洗浄装置のライン構成及びその設計方法
US20040009481A1 (en) * 2001-06-11 2004-01-15 Millennium Pharmaceuticals, Inc. Compositions, kits, and methods for identification, assessment, prevention, and therapy of human prostate cancer
US6909152B2 (en) * 2002-11-14 2005-06-21 Infineon Technologies, Ag High density DRAM with reduced peripheral device area and method of manufacture
US7445996B2 (en) 2005-03-08 2008-11-04 Micron Technology, Inc. Low resistance peripheral contacts while maintaining DRAM array integrity
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
KR101566922B1 (ko) * 2009-02-16 2015-11-09 삼성전자주식회사 저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
DE102009021487B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterelement mit vergrabener isolierender Schicht und pn-Übergang sowie entsprechendes Herstellungsverfahren
US8269244B2 (en) * 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
JP2012089744A (ja) * 2010-10-21 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
US20130119461A1 (en) * 2011-11-14 2013-05-16 SK Hynix Inc. Semiconductor device having a buried gate and method for forming thereof
US8586479B2 (en) 2012-01-23 2013-11-19 Applied Materials, Inc. Methods for forming a contact metal layer in semiconductor devices
KR20140025799A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101924020B1 (ko) * 2012-10-18 2018-12-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9006072B2 (en) * 2013-03-14 2015-04-14 United Microelectronics Corp. Method of forming metal silicide layer
KR102002980B1 (ko) * 2013-04-08 2019-07-25 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377169A (zh) * 2013-08-13 2015-02-25 格罗方德半导体公司 栅极先制的高介电常数金属栅极方法所形成的全硅化栅极

Also Published As

Publication number Publication date
US10347642B2 (en) 2019-07-09
US20180190659A1 (en) 2018-07-05
CN108269762A (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
CN111627910B (zh) 半导体存储装置以及其制作方法
CN108735744B (zh) 半导体存储装置以及其制作方法
US6242809B1 (en) Integrated circuit memory devices including titanium nitride bit lines
CN109244090B (zh) 半导体存储装置的制作方法
US10276577B2 (en) Semiconductor memory device and manufacturing method thereof
US10170481B2 (en) Semiconductor memory device and method of forming the same
US11882683B2 (en) Method of forming semiconductor memory device having saddle portion
CN108269762B (zh) 半导体存储装置的制作方法
CN110544617B (zh) 周边电路区内的氧化层的制作方法
CN109494222B (zh) 半导体存储装置
CN108538788B (zh) 半导体存储装置的制作方法
US6472265B1 (en) Method for manufacturing embedded dynamic random access memory
TWI770986B (zh) 具有氣隙與氮化硼罩蓋的半導體元件及其製備方法
US20180233451A1 (en) Pad structure and method for fabricating the same
CN110391185B (zh) 制作半导体元件的方法
US10204914B2 (en) Method for fabricating semiconductor device
TWI794055B (zh) 具有改良電阻之字元線的記憶體元件與相關的製備方法
US20090218635A1 (en) Semiconductor Device and Method for Manufacturing the Same
US20230301072A1 (en) Method for manufacturing memory device having word line with dual conductive materials
TWI825735B (zh) 具有雙導電材料之字元線的記憶體元件
US20230298998A1 (en) Memory device having word line with dual conductive materials
US11901267B2 (en) Memory device having word lines with improved resistance
US20230200042A1 (en) Method of manufacturing memory device having double sided capacitor
US20230200049A1 (en) Memory device having double sided capacitor
US11411009B2 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Hsinchu City, Taiwan, China

Applicant after: UNITED MICROELECTRONICS Corp.

Applicant after: Fujian Jinhua Integrated Circuit Co.,Ltd.

Address before: Hsinchu Science Industrial Park, Hsinchu City, Taiwan, China

Applicant before: UNITED MICROELECTRONICS Corp.

Applicant before: Fujian Jinhua Integrated Circuit Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant