CN108538788B - 半导体存储装置的制作方法 - Google Patents

半导体存储装置的制作方法 Download PDF

Info

Publication number
CN108538788B
CN108538788B CN201710116637.0A CN201710116637A CN108538788B CN 108538788 B CN108538788 B CN 108538788B CN 201710116637 A CN201710116637 A CN 201710116637A CN 108538788 B CN108538788 B CN 108538788B
Authority
CN
China
Prior art keywords
layer
etching process
memory cell
spacer
cell region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710116637.0A
Other languages
English (en)
Other versions
CN108538788A (zh
Inventor
陈昱磬
邹世芳
游奎轩
庄慧伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710116637.0A priority Critical patent/CN108538788B/zh
Priority to US15/894,947 priority patent/US10217749B2/en
Publication of CN108538788A publication Critical patent/CN108538788A/zh
Application granted granted Critical
Publication of CN108538788B publication Critical patent/CN108538788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种半导体存储装置的制作方法，包括下列步骤：首先，提供半导体基底，半导体基底上定义有存储单元区与周围区。在存储单元区形成多个位线结构。在该周围区形成栅极结构。形成一间隙子层覆盖半导体基底、栅极结构与位线结构。间隙子层部分位于存储单元区且部分位于周围区。对间隙子层进行一第一蚀刻制作工艺，用以将位于存储单元区的间隙子层部分移除。至少部分的间隙子层于第一蚀刻制作工艺之后残留于存储单元区中。在第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于存储单元区中的间隙子层移除。

Description

半导体存储装置的制作方法
技术领域
本发明涉及一种半导体存储装置的制作方法，尤其是涉及一种利用两次蚀刻制作工艺来移除位于半导体存储装置的存储单元区中的间隙子层的制作方法。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，以下简称为MOS)晶体管与一电容(capacitor)串联组成。
存储单元的MOS晶体管结构因产品需求或/及存储单元密度等考虑而有许多不同的结构设计，故有时存储单元的MOS晶体管结构会与同一芯片上其他区域的晶体管结构不同，进而造成制作工艺上的复杂度提升。因此，如何有效地整合存储单元的MOS晶体管与其他区域中不同晶体管的制作工艺对于相关业界来说是非常重要的课题。
发明内容
本发明提供了一种半导体存储装置的制作方法，利用两次蚀刻制作工艺来移除位于半导体存储装置的存储单元区中的间隙子层，由此改善使用单一湿式蚀刻制作工艺来移除间隙子层时的蚀刻剂所需用量较多、所需蚀刻时间较长以及侧蚀状况均匀性不佳等问题。
本发明的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底。半导体基底上定义有一存储单元区以及一周围区。在存储单元区形成多个位线结构。在周围区形成一栅极结构。形成一间隙子层，间隙子层覆盖半导体基底、栅极结构以及位线结构。间隙子层部分位于存储单元区且部分位于周围区。对间隙子层进行一第一蚀刻制作工艺，用以将位于存储单元区的间隙子层部分移除。至少部分的间隙子层于第一蚀刻制作工艺之后残留于存储单元区中。在第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于存储单元区中的间隙子层移除。
附图说明
图1至图6为本发明一实施例的半导体存储装置的制作方法示意图，其中
图2为在图1的状况下的位线结构的剖面示意图；
图3为图1之后的状况示意图；
图4为在图3的状况下的位线结构的剖面示意图；
图5为图3之后的状况示意图；
图6为在图5的状况下的位线结构的剖面示意图。
主要元件符号说明
10 半导体基底
11 浅沟槽隔离
12 沟槽隔离
13 主动区
21 字符线介电层
22 字符线
23 字符线盖层
31 绝缘层
32 栅极介电层
41 非金属导电层
41A 第一非金属导电层
41B 第二非金属导电层
42 阻障层
42A 第一阻障层
42B 第二阻障层
43 金属层
43A 第一金属层
43B 第二金属层
44 盖层
44A 位线盖层
44B 栅极盖层
50 介电层
50S 第一间隙子
60 间隙子层
61 第三间隙子
62 第二间隙子
70 图案化掩模层
91 第一蚀刻制作工艺
92 第二蚀刻制作工艺
BL 位线结构
D1 第一方向
D2 第二方向
D3 垂直方向
GS 栅极结构
R1 存储单元区
R2 周围区
具体实施方式
请参阅图1至图6。图1至图6所绘示为本发明一实施例的半导体存储装置的制作方法示意图，其中图1、图3以及图5为存储单元区以及周围区的剖面示意图，而图2、图4以及图6为位线结构的剖面示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1与图2所示，提供一半导体基底10，半导体基底10上可定义有一存储单元区R1以及一周围区R2。存储单元区R1中可用以形成多个存储单元(memory cell)，而周围区R2中可用以形成存储单元以外的其他元件，例如控制字符线或/及位线信号传递的晶体管，但并不以此为限。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。在本实施例中，半导体基底10的存储单元区R1中可形成有一浅沟槽隔离11，用以于半导体基底10的存储单元区R1中定义出多个主动区13，而存储单元区R1与周围区R2之间可通过在半导体基底10中形成一沟槽隔离12来形成隔离效果。浅沟槽隔离11与沟槽隔离12可利用蚀刻方式于半导体基底10中形成多个沟槽，再于沟槽中填入绝缘材料例如氧化硅而形成，但并不以此为限。在一些实施例中，亦可视需要使用其他适合的方式形成浅沟槽隔离11与沟槽隔离12。此外，半导体基底10的存储单元区R1中可形成多条字符线(word line)22，而本实施例的字符线22可为埋入式字符线(buried word line)，但并不以此为限。字符线22可利用以埋入方式形成于半导体基底10与浅沟槽隔离11中，字符线22与半导体基底10之间可形成一字符线介电层21，而字符线22上可形成有一字符线盖层23覆盖字符线22。上述的字符线介电层21、字符线22以及字符线盖层23可通过先于半导体基底10以及浅沟槽隔离11中形成多个沟槽，再于沟槽中依序形成字符线介电层21、字符线22以及字符线盖层23，但并不以此为限。在一些实施例中，字符线介电层21可包括氧化硅或其他适合的介电材料，字符线22可包括铝(Al)、钨(W)、铜(Cu)、钛铝合金(TiAl)或其他适合的导电材料，而字符线盖层23可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。
然后，如图1与图2所示，在半导体基底10的存储单元区R1形成多个位线结构BL，且于半导体基底10的周围区R2形成至少一栅极结构GS。各位线结构BL沿一第一方向D1延伸，且多个位线结构BL可沿一第二方向D2排列。此外，各位线结构BL亦可视需要部分延伸至周围区R2，但并不以此为限。在一些实施例中，可利用对一多层堆叠结构进行图案化而分别于存储单元区R1以及周围区R2中形成位线结构BL与栅极结构GS，但本发明并不以此为限而亦可视需要以不同的材料或/及制作工艺来分别形成位线结构BL以及栅极结构GS。举例来说，可于半导体基底10上形成一非金属导电层41、一阻障层42、一金属层43以及一盖层44依序堆叠的多层堆叠结构，再对此多层堆叠结构进行图案化而形成位线结构BL与栅极结构GS。非金属导电层41可包括多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料，阻障层42可包括钛、钨硅化物(WSi)、氮化钨(WN)或其他适合的阻障材料，金属层43可包括铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料，而盖层44可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。因此，各位线结构BL可包括依序堆叠的一第一非金属导电层41A、一第一阻障层42A、一第一金属层43A以及一位线盖层44A，而栅极结构GS可包括依序堆叠的一第二非金属导电层41B、一第二阻障层42B、一第二金属层43B以及一栅极盖层44B，但并不以此为限。此外，在上述的多层堆叠结构形成之前，可先于半导体基底10的存储单元区R1上形成一绝缘层31覆盖字符线盖层23、浅沟槽隔离11、以及主动区13，并可形成一主动区开孔贯穿绝缘层31并暴露出部分的主动区13，而上述的多层堆叠结构可形成于绝缘层31上以及主动区开孔中，由此使得后续形成的位线结构BL可与对应的主动区13接触而形成电性连接。此外，周围区R2的半导体基底10与栅极结构GS之间可形成一栅极介电层32，用以当作栅极结构GS所对应晶体管中的栅极介电层，但并不以此为限。
之后，在半导体基底10上形成一间隙子层60，间隙子层60覆盖半导体基底10、栅极结构GS以及位线结构BL，且间隙子层60部分位于存储单元区R1且部分位于周围区R2。间隙子层60用以于栅极结构GS的侧壁上形成侧壁间隙子，而间隙子层60的材料可包括氧化物、氮化物、氮氧化物或其他适合的介电材料。在一些实施例中，在间隙子层60形成之前，可形成一介电层50覆盖位线结构BL，而介电层50优选与间隙子层60之间具有较高的蚀刻选择比，例如介电层50可为一氮化硅层，而间隙子层60可为一氧化硅层，但并不以此为限。在一些实施例中，介电层50亦可视需要由其他适合的不同于间隙子层60的介电材料所形成。此外，在一些实施例中，介电层50可还部分形成于周围区R2上，且半导体存储装置的制作方法可还包括对位于周围区R2的介电层50进行蚀刻而于栅极结构GS的侧壁上形成一第一间隙子50S。在一些实施例中，间隙子层60可于第一间隙子50S之后形成，故间隙子层60可还覆盖第一间隙子50S，但并不以此为限。
如图3与图4所示，对间隙子层60进行一第一蚀刻制作工艺91，用以将位于存储单元区R1的间隙子层60部分移除，且至少部分的间隙子层60于第一蚀刻制作工艺91之后残留于存储单元区R1中。第一蚀刻制作工艺91可包括一各向异性(anisotropic)，例如干式蚀刻制作工艺，但并不以此为限。在一些实施例中，第一蚀刻制作工艺91可包括一回蚀刻制作工艺，用以移除于一垂直于半导体基底10的垂直方向D3上覆盖栅极结构GS以及位线结构BL的间隙子层60。由于间隙子层60与介电层50之间具有较高的蚀刻选择比，故第一蚀刻制作工艺91可停止于介电层50上，而介电层50可被视为于第一蚀刻制作工艺91中的蚀刻停止层，但并不以此为限。换句话说，在垂直方向D3上位于位线结构BL上的介电层50于第一蚀刻制作工艺91之前被间隙子层60覆盖，且于垂直方向D3上位于位线结构BL上的介电层50于第一蚀刻制作工艺91之后被暴露出。此外，位于周围区R2的间隙子层60被第一蚀刻制作工艺91部分移除而于栅极结构GS的侧壁上形成一第二间隙子62，而第一间隙子50S位于第二间隙子62与栅极结构GS之间。此外，在一些实施例中，位于存储单元区R1的间隙子层60被第一蚀刻制作工艺91部分移除而于各位线结构BL的侧壁上形成一第三间隙子62。换句话说，在第一蚀刻制作工艺91之后残留于存储单元区R1中的间隙子层60可包括至少部分的第三间隙子62。
然后，如图5与图6所示，在上述的第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺92，用以将残留于存储单元区R2中的间隙子层60移除。在一些实施例中，在上述的第一蚀刻制作工艺之后以及第二蚀刻制作工艺92之前，可形成一图案化掩模层70覆盖位于周围区R2的栅极结构GS、第一间隙子50S以及第二间隙子62，而于第二蚀刻制作工艺92进行时，位于周围区R2的栅极结构GS、第一间隙子50S以及第二间隙子62被图案化掩模层70覆盖。换句话说，在第二蚀刻制作工艺92进行时，位于存储单元区R1的间隙子层60未被图案化掩模层70覆盖而被暴露出(与图4的状况相似)。如图4与图6所示，至少部分的第三间隙子61被第二蚀刻制作工艺92移除。值得说明的是，上述的第一蚀刻制作工艺优选不同于第二蚀刻制作工艺92。举例来说，第一蚀刻制作工艺可包括各向异性蚀刻制作工艺例如干式蚀刻制作工艺，而第二蚀刻制作工艺92可包括一各向异性蚀刻制作工艺例如湿式蚀刻制作工艺，但并不以此为限。在一些实施例中，当间隙子层60为氧化物层时，第二蚀刻制作工艺92可包括使用例如氢氟酸(HF)或由氢氟酸与氟化铵(NH4F)组成的缓冲氧化层蚀刻剂(buffer oxideetchant，BOE)的湿式蚀刻制作工艺，但并不以此为限。在一些实施例中，第二蚀刻制作工艺92亦可视间隙子层60与介电层50的材料种类变化而使用其他的蚀刻方式或/及蚀刻剂。相较于只使用单一湿式蚀刻制作工艺来移除位于存储单元区R2的间隙子层60，本发明利用于第二蚀刻制作工艺92之前先进行第一蚀刻制作工艺来部分移除位于存储单元区R2的间隙子层60，故可相对减少第二蚀刻制作工艺92的蚀刻剂用量与制作工艺时间，进而可改善因第二蚀刻制作工艺92的侧向蚀刻状况差异所导致的对于间隙子层60蚀刻不均匀的现象，对于降低生产成本以及改善制作工艺良率均有正面的帮助。
综上所述，在本发明的半导体存储装置的制作方法中，是利用两次不同的蚀刻制作工艺来移除位于半导体存储装置的存储单元区中的间隙子层，由此可改善使用单一湿式蚀刻制作工艺来移除间隙子层时的蚀刻剂用量较多、所需蚀刻时间较长以及侧蚀状况均匀性不佳等问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (9)

1.一种半导体存储装置的制作方法，包括：
提供一半导体基底，该半导体基底上定义有一存储单元区以及一周围区；
在该存储单元区形成多个位线结构；
在该周围区形成至少一栅极结构；
形成一间隙子层，该间隙子层覆盖该半导体基底、该栅极结构以及该多个位线结构，其中该间隙子层部分位于该存储单元区且部分位于该周围区；
对该间隙子层进行一第一蚀刻制作工艺，用以将位于该存储单元区的该间隙子层部分移除，其中至少部分的该间隙子层于该第一蚀刻制作工艺之后残留于该存储单元区中；以及
在该第一蚀刻制作工艺之后，进行一第二蚀刻制作工艺，用以将残留于该存储单元区中的该间隙子层移除，
其中该第一蚀刻制作工艺包括一回蚀刻制作工艺，用以移除于一垂直于该半导体基底的垂直方向上覆盖该栅极结构以及该多个位线结构的该间隙子层，
其中位于该周围区的该间隙子层被该第一蚀刻制作工艺部分移除而于该栅极结构的侧壁上形成一第二间隙子，
该方法还包括：
在该第一蚀刻制作工艺之后以及该第二蚀刻制作工艺之前，形成一图案化掩模层覆盖位于该周围区的该栅极结构以及该第二间隙子，其中于该第二蚀刻制作工艺进行时，位于该周围区的该栅极结构以及该第二间隙子被该图案化掩模层覆盖。
2.如权利要求1所述的半导体存储装置的制作方法，其中该第一蚀刻制作工艺不同于该第二蚀刻制作工艺。
3.如权利要求2所述的半导体存储装置的制作方法，其中该第一蚀刻制作工艺包括一各向异性蚀刻制作工艺，而该第二蚀刻制作工艺包括一各向同性蚀刻制作工艺。
4.如权利要求1所述的半导体存储装置的制作方法，还包括：
在该间隙子层形成之前，形成一介电层覆盖该多个位线结构，其中该第一蚀刻制作工艺停止于该介电层上。
5.如权利要求4所述的半导体存储装置的制作方法，其中于该垂直方向上位于该多个位线结构上的该介电层于该第一蚀刻制作工艺之前被该间隙子层覆盖，且在该垂直方向上位于该多个位线结构上的该介电层于该第一蚀刻制作工艺之后被暴露出。
6.如权利要求4所述的半导体存储装置的制作方法，其中该介电层还部分形成于该周围区上，且该半导体存储装置的该制作方法还包括对位于该周围区的该介电层进行蚀刻而于该栅极结构的侧壁上形成一第一间隙子。
7.如权利要求1所述的半导体存储装置的制作方法，其中在该第二蚀刻制作工艺进行时，位于该存储单元区的该间隙子层未被该图案化掩模层覆盖。
8.如权利要求1所述的半导体存储装置的制作方法，其中位于该存储单元区的该间隙子层被该第一蚀刻制作工艺部分移除而于各该位线结构的侧壁上形成一第三间隙子。
9.如权利要求8所述的半导体存储装置的制作方法，其中至少部分的该多个第三间隙子被该第二蚀刻制作工艺移除。
CN201710116637.0A 2017-03-01 2017-03-01 半导体存储装置的制作方法 Active CN108538788B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710116637.0A CN108538788B (zh) 2017-03-01 2017-03-01 半导体存储装置的制作方法
US15/894,947 US10217749B2 (en) 2017-03-01 2018-02-13 Manufacturing method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710116637.0A CN108538788B (zh) 2017-03-01 2017-03-01 半导体存储装置的制作方法

Publications (2)

Publication Number Publication Date
CN108538788A CN108538788A (zh) 2018-09-14
CN108538788B true CN108538788B (zh) 2020-10-02

Family

ID=63355838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710116637.0A Active CN108538788B (zh) 2017-03-01 2017-03-01 半导体存储装置的制作方法

Country Status (2)

Country Link
US (1) US10217749B2 (zh)
CN (1) CN108538788B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630698B (zh) * 2017-03-24 2019-10-18 联华电子股份有限公司 半导体存储装置及其形成方法
CN111435658B (zh) * 2019-01-14 2023-05-23 联华电子股份有限公司 形成存储器堆叠结构的方法
CN110491876B (zh) * 2019-08-23 2024-04-05 福建省晋华集成电路有限公司 半导体存储元件的制造方法及该元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606150A (zh) * 2003-10-08 2005-04-13 台湾积体电路制造股份有限公司 单一晶体管型随机存取存储器的制造方法及其电容器结构
CN101236928A (zh) * 2007-01-30 2008-08-06 力晶半导体股份有限公司 非挥发性存储器的制造方法
CN101465325A (zh) * 2007-12-20 2009-06-24 华邦电子股份有限公司 半导体结构的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067618A (ko) 2014-12-04 2016-06-14 삼성전자주식회사 트랜지스터들을 포함하는 반도체 소자
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606150A (zh) * 2003-10-08 2005-04-13 台湾积体电路制造股份有限公司 单一晶体管型随机存取存储器的制造方法及其电容器结构
CN101236928A (zh) * 2007-01-30 2008-08-06 力晶半导体股份有限公司 非挥发性存储器的制造方法
CN101465325A (zh) * 2007-12-20 2009-06-24 华邦电子股份有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN108538788A (zh) 2018-09-14
US10217749B2 (en) 2019-02-26
US20180254277A1 (en) 2018-09-06

Similar Documents

Publication Publication Date Title
CN108573926B (zh) 半导体存储装置以及其制作方法
US11139304B2 (en) Manufacturing method of semiconductor memory device
US9620451B2 (en) Semiconductor memory device with selectively located air gaps
US9786598B2 (en) Semiconductor device with air gaps and method for fabricating the same
US9159609B2 (en) Semiconductor device with air gap spacer and capping barrier layer and method for fabricating the same
CN111627910B (zh) 半导体存储装置以及其制作方法
US8691680B2 (en) Method for fabricating memory device with buried digit lines and buried word lines
US11101272B2 (en) DRAM and method for manufacturing the same
US10170481B2 (en) Semiconductor memory device and method of forming the same
US8822335B2 (en) Semiconductor device with air gap and method for fabricating the same
KR102242963B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
CN109216359B (zh) 存储器装置及其制造方法
CN108573971B (zh) 半导体存储器结构
CN108389863B (zh) 半导体存储装置以及其制作方法
CN108538788B (zh) 半导体存储装置的制作方法
US9419001B1 (en) Method for forming cell contact
CN109494222B (zh) 半导体存储装置
US20110263089A1 (en) Method for fabricating semiconductor device
US10062700B2 (en) Semiconductor storage device and manufacturing method thereof
US10043812B1 (en) Semiconductive structure with word line and method of fabricating the same
CN108269762B (zh) 半导体存储装置的制作方法
US8822299B2 (en) Method of fabricating semiconductor device
US20180190664A1 (en) Method for fabricating semiconductor device
US20240130116A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Hsinchu City, Taiwan, China

Applicant after: UNITED MICROELECTRONICS Corp.

Applicant after: Fujian Jinhua Integrated Circuit Co.,Ltd.

Address before: Hsinchu Science Industrial Park, Hsinchu City, Taiwan, China

Applicant before: UNITED MICROELECTRONICS Corp.

Applicant before: Fujian Jinhua Integrated Circuit Co.,Ltd.

GR01 Patent grant
GR01 Patent grant