CN109244090B - 半导体存储装置的制作方法 - Google Patents

半导体存储装置的制作方法 Download PDF

Info

Publication number
CN109244090B
CN109244090B CN201710560153.5A CN201710560153A CN109244090B CN 109244090 B CN109244090 B CN 109244090B CN 201710560153 A CN201710560153 A CN 201710560153A CN 109244090 B CN109244090 B CN 109244090B
Authority
CN
China
Prior art keywords
trench
layer
forming
semiconductor substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710560153.5A
Other languages
English (en)
Other versions
CN109244090A (zh
Inventor
冯立伟
童宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710560153.5A priority Critical patent/CN109244090B/zh
Priority to US15/987,919 priority patent/US10600790B2/en
Publication of CN109244090A publication Critical patent/CN109244090A/zh
Priority to US16/789,435 priority patent/US11069689B2/en
Application granted granted Critical
Publication of CN109244090B publication Critical patent/CN109244090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体存储装置的制作方法，其包括下列步骤。提供半导体基底，半导体基底上定义有存储单元区以及周围区。在半导体基底上形成介电层，在存储单元区形成第一沟槽贯穿介电层，且于周围区形成第二沟槽贯穿介电层。形成金属导电层填入第一沟槽与第二沟槽，用以于第一沟槽中形成位线金属结构且于第二沟槽中形成第一金属栅极结构。本发明利用取代金属栅极制作工艺来形成位线金属结构，由此达到降低位线电阻抗的效果。

Description

半导体存储装置的制作方法
技术领域
本发明涉及一种半导体存储装置的制作方法，尤指一种具有位线金属结构的半导体存储装置的制作方法。
背景技术
动态随机存取存储器(dynamic random access memory，以下简称为DRAM)为一种挥发性(volatile)存储器，是许多电子产品中不可或缺的关键元件。DRAM由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一金属氧化半导体(metal oxide semiconductor，MOS)晶体管与一电容(capacitor)串联组成。
因应产品需求，阵列区中的存储单元密度需持续提升，而阵列区旁的周围区内的元件尺寸也需搭配微缩，因此，如何在元件尺寸微缩的状况下提升存储单元与周围区元件的元件操作表现一直是相关业界持续努力的目标。
发明内容
本发明提供了一种半导体存储装置的制作方法，利用取代金属栅极制作工艺来一并形成周围区元件中的金属栅极结构以及存储单元区中的位线金属结构，由此达到提升周围区元件的操作表现以及降低位线电阻抗的效果。
本发明的一实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底。半导体基底上定义有一存储单元区以及一周围区。在半导体基底上形成一介电层。在存储单元区形成一第一沟槽，第一沟槽贯穿介电层。在周围区形成一第二沟槽，第二沟槽贯穿介电层。形成一金属导电层填入第一沟槽与第二沟槽，用以于第一沟槽中形成一位线金属结构且于第二沟槽中形成一第一金属栅极结构。
附图说明
图1至图7为本发明第一实施例的半导体存储装置的制作方法示意图，其中
图2为图1之后的状况示意图；
图3为图2之后的状况示意图；
图4为图3之后的状况示意图；
图5为图4之后的状况示意图；
图6为图5之后的状况示意图；
图7为图6之后的状况示意图。
图8与图9为本发明第二实施例的半导体存储装置的制作方法示意图，其中
图9为图8之后的状况示意图。
图10至图13为本发明第三实施例的半导体存储装置的制作方法示意图，其中
图11为图10之后的状况示意图；
图12为图11之后的状况示意图；
图13为图12之后的状况示意图。
主要元件符号说明
10 半导体基底
10A 主动区(有源区)
11 介面层
12 浅沟槽隔离
21 字符线
22 字符线盖层
23 绝缘层
24 保护层
31 材料层
31A 虚置位线
31B 虚置栅极
32 间隙壁
33 源极/漏极区
34 介电层
41 栅极介电层
42 第一阻障层
43 第一功函数层
44 第二功函数层
50 金属导电层
50A 位线金属结构
50B 第一金属栅极结构
50C 第二金属栅极结构
51 第二阻障层
101-103 半导体存储装置
CS 接触结构
R1 存储单元区
R2 周围区
TR1 第一沟槽
TR2 第二沟槽
TR3 第三沟槽
V 接触开孔
Z 垂直方向
具体实施方式
请参阅图1至图7。图1至图7所绘示为本发明第一实施例的半导体存储装置的制作方法示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1与图2所示，提供一半导体基底10，半导体基底10上可定义有一存储单元区R1以及一周围区R2。存储单元区R1中可用以形成多个存储单元(memory cell)，而周围区R2中可用以形成存储单元以外的其他元件，例如控制字符线或/及位线信号传递的晶体管，但并不以此为限。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，但不以此为限。在一些实施例中，半导体基底10中可形成有浅沟槽隔离12，位于存储单元区R1中的浅沟槽隔离12可用以于半导体基底10中定义出主动区10A，位于周围区R2中的浅沟槽隔离12可用以隔离相邻的晶体管，而部分的浅沟槽隔离12也可位于存储单元区R1与周围区R2的交界处，但并不以此为限。此外，在浅沟槽隔离12形成之前，可于半导体基底10上形成一介面层11，但并不以此为限。此外，半导体基底10的存储单元区R1中可形成多条字符线(word line)21，而本实施例的字符线21可为埋入式字符线(buriedword line)，但并不以此为限。字符线21可利用以埋入方式形成于半导体基底10中，而字符线21上可形成有一字符线盖层22覆盖字符线21。在一些实施例中，也可视需要形成其他型式的字符线结构。此外，字符线21可包括导电材料例如铝(Al)、钨(W)、铜(Cu)或钛铝合金(TiAl)以及字符线介电层例如氧化硅，而字符线盖层22可包括氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。
如图1与图2所示，半导体基底10可上形成有一介电层34，存储单元区R1中可形成有一第一沟槽TR1，而周围区R2中可形成有一第二沟槽TR2。第一沟槽TR1与第二沟槽TR2分别贯穿介电层34。进一步说明，第一沟槽TR1与第二沟槽TR2的形成方法可包括但并不限于下列步骤。首先，在形成介电层34之前，在半导体基底10的存储单元区R1上形成一虚置位线31A，并于半导体基底10的周围区R2上形成多个虚置栅极31B。虚置位线31A与虚置栅极31B可利用对一材料层31进行图案化后而一并形成，而材料层31可包括硅层例如多晶硅、非晶硅或其他适合的含硅材料层，但并不以此为限。在一些实施例中，在形成介电层34之前，可于虚置位线31A与虚置栅极31B的侧壁上形成间隙壁32，并通过间隙壁32于半导体基底10中形成多个源极/漏极区33。之后，再形成介电层34覆盖虚置位线31A、虚置栅极31B以及半导体基底10，并可通过一平坦化制作工艺例如化学机械研磨(chemical mechanicalpolishing，CMP)制作工艺移除于一垂直方向Z上位于虚置位线31A与虚置栅极31B上的介电层34。垂直方向Z可被视为半导体基底10的厚度方向，但并不以此为限。在一些实施例中，虚置位线31A与虚置栅极31B也可还包括一盖层(未绘示)位于材料层31，而上述的平坦化制作工艺也可用以将此盖层移除而暴露出材料层31，但并不以此为限。接着，将虚置位线31A与虚置栅极31B移除，于虚置位线31A的所在位置可形成第一沟槽TR1，而于其中一个虚置栅极31B的所在位置可形成第二沟槽TR2。此外，在一些实施例中，可视需要于周围区R2形成一第三沟槽TR3，第三沟槽TR3贯穿介电层34，而第三沟槽TR3的形成方法可与第二沟槽TR2相同，但并不以此为限。换句话说，第三沟槽TR3可通过移除多个虚置栅极31B的其中的一个而形成，而第二沟槽TR2与第三沟槽TR3两侧的半导体基底10中可形成有源极/漏极区33，但并不以此为限。
接着，如图3至图7所示，形成一金属导电层50填入第一沟槽TR1与第二沟槽TR2，用以于第一沟槽TR1中形成一位线金属结构50A且于第二沟槽TR2中形成一第一金属栅极结构50B。金属导电层50可包括一低电阻金属材料例如铝(Al)、钨(W)、铜(Cu)、钛铝合金(TiAl)或其他适合的低电阻金属导电材料。上述的制作方法可被视为一种取代金属栅极(replacement metal gate，RMG)制作工艺，而存储单元区R1的位线金属结构50A与周围区R2的金属栅极结构一并由此取代金属栅极制作工艺所形成，故可达到降低位线电阻抗、提升周围区R2的元件的操作表现以及制作工艺整合的效果。
在一些实施例中，可于存储单元区R1中形成一接触开孔V，并于接触开孔V中形成一接触结构CS。接触开孔V暴露出部分的半导体基底10，例如上述的主动区10A，而接触结构CS可位于位线金属结构50A与半导体基底10之间，且接触结构CS与位线金属结构50A电连接。接触结构CS可包括一非金属导电材料例如导电的多晶硅材料或其他适合的导电材料例如金属导电材料。如图1与图7所示，在一些实施例中，接触开孔V与接触结构CS可于形成第一沟槽TR1以及第二沟槽TR2的步骤之前形成，但并不以此为限。在接触开孔V形成之前可视需要先于存储单元区R1形成一绝缘层23，再形成接触开孔V贯穿绝缘层23而暴露出绝缘层23下方的主动区10A。此外，在形成第一沟槽TR1以及第二沟槽TR2的步骤之前，可于接触结构CS上形成一保护层24，用以避免后续制作工艺对于接触结构CS造成不良影响。
更进一步说明，在形成金属导电层50之前，可视需要形成其他材料层。如图3与图7所示，在形成金属导电层50之前，可于半导体基底10上形成一栅极介电层41，栅极介电层41至少部分形成于周围区R2中，且至少部分的栅极介电层41位于第一金属栅极结构50B与半导体基底10之间。如图3所示，在一些实施例中，栅极介电层41可共形地(conformally)形成于第一沟槽TR1、第二沟槽TR2、第三沟槽TR3以及介电层34上。换句话说，栅极介电层41可部分形成于第一沟槽TR1中、部分形成于第二沟槽TR2中且部分形成于第三沟槽TR3中。栅极介电层41可包括一高介电常数(high-k)介电层例如氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium siliconoxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化锆(zirconium oxide，ZrO2)或其他适合的高介电常数材料。
此外，如图3与图7所示，在形成金属导电层50之前，可于半导体基底10上形成一第一阻障层42，第一阻障层42可共形地形成于栅极介电层41上，故第一阻障层42也可部分形成于第一沟槽TR1中、部分形成于第二沟槽TR2中且部分形成于第三沟槽TR3中。第一阻障层42可包括一金属氮化物层例如氮化钽(tantalum nitride，TaN)或其他适合的金属化合物阻障材料。此外，在形成金属导电层50之前，可于第一阻障层42上形成一第一功函数层43，第一功函数层43可共形地形成于第一阻障层42上，故第一功函数层43也可部分形成于第一沟槽TR1中、部分形成于第二沟槽TR2中且部分形成于第三沟槽TR3中。第一功函数层43可包括一P型功函数层，例如氮化钛(titanium nitride，TiN)、碳化钛(titanium carbide，TiC)或其他适合的功函数材料，且第一功函数层43可包括一单层结构或一复合层结构。
在一些实施例中，第二沟槽TR2与第三沟槽TR3中所填入的材料可用以形成不同导电型态或/及具有不同临界电压(threshold voltage)的晶体管的栅极结构，但并不以此为限。因此，如图3、图4以及图7所示，在金属导电层50形成之前，可视需要移除位于第三沟槽TR3中的第一功函数层43。然后，如图5与图7所示，在金属导电层50形成之前以及移除位于第三沟槽TR3中的第一功函数层43之后，在半导体基底10上形成一第二功函数层44。第二功函数层44可共形地形成于第一功函数层43上以及未被第一功函数层43覆盖的第一阻障层42上，故第二功函数层44也可部分形成于第一沟槽TR1中、部分形成于第二沟槽TR2中且部分形成于第三沟槽TR3中。在一些实施例中，第一功函数层43与第二功函数层44可分别为不同导电型态的功函数层，例如第一功函数层43可为P型功函数层而第二功函数层44可为N型功函数层，而第二功函数层44可包括铝钛合金(titanium aluminide，TiAl)、碳化钛铝(titanium aluminum carbide，TiAlC)或其他适合的N型功函数材料，但并不以此为限。
然后，如图5与图6所示，在金属导电层50形成之前，移除位于第一沟槽TR1中的栅极介电层41、第一阻障层42、第一功函数层43以及第二功函数层44，且移除位于接触结构CS上的保护层24，使得形成于第一沟槽TR1中金属导电层50可与接触结构CS接触而形成电连接。如图6与图7所示，金属导电层50可还填入第三沟槽TR3，用以于第三沟槽TR3中形成一第二金属栅极结构50C。在一些实施例中，可通过一化学机械研磨制作工艺移除位于第一沟槽TR1、第二沟槽TR2以及第三沟槽TR3之外的材料层，用以分别形成位线金属结构50A、第一金属栅极结构50B以及第二金属栅极结构50C，并形成如图7所示的半导体存储装置101。在半导体存储装置101中，位于第一沟槽TR1中的位线金属结构50A可当作存储单元中的位线而具有低电阻抗的优势。此外，位于第二沟槽TR2与第三沟槽TR3中的第一金属栅极结构50B与第二金属栅极结构50C可搭配于第二沟槽TR2与第三沟槽TR3中不同的功函数层堆叠状况而当作不同导电型态或/及具有不同临界电压的晶体管的栅极结构。换句话说，存储单元区R1中的位线金属结构50A与周围区R2中的金属栅极结构可通过取代金属栅极制作工艺一并形成，故可达到制作工艺整合与制作工艺简化的效果。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同的部分进行详述，而不再对相同的部分作重复赘述。此外，本发明的各实施例中相同的元件是以相同的标号进行标示，用以方便在各实施例间互相对照。
请参阅图8以及图9。图8与图9所绘示为本发明第二实施例的半导体存储装置102的制作方法示意图。如图8与图9所示，本实施例的制作方法与上述第一实施例不同的地方在于，本实施例的栅极介电层41于形成第一沟槽TR1与第二沟槽TR2的步骤之前形成，故栅极介电层41可位于虚置栅极31B与半导体基底10之间。因此，本实施例的制作方式可被视为一高介电常数先制(high-k first)制作工艺，而上述第一实施例的制作方式可被视为一高介电常数后制(high-k last)制作工艺，但并不以此为限。
请参阅图10至图13。图10至图13所绘示为本发明第三实施例的半导体存储装置103的制作方法示意图。本实施例的制作方法与上述第一实施例不同的地方在于，如图10所示，本实施例的虚置位线31A与虚置栅极31B形成时，接触开孔以及接触结构仍未形成。如图11所示，本实施例的第一沟槽TR1、第二沟槽TR2以及第三沟槽TR3形成时，接触开孔以及接触结构也仍未形成。如图11至图12所示，本实施例的接触开孔V于形成第一沟槽TR1以及第二沟槽TR2的步骤之后形成。接触开孔V可自第一沟槽TR1的底面向下掘入，故接触开孔V可与第一沟槽TR1直接相连。如图12至图13所示，在一些实施例中，金属导电层50可还填入接触开孔V，用以形成接触结构CS。换句话说，在一些实施例中，接触结构CS与位线金属结构50A材料相同且直接相连，但并不以此为限。在一些实施例中，也可在接触开孔V于第一沟槽TR1之后形成的状况下，以不同的材料分别形成接触结构CS与位线金属结构50A。此外，在一些实施例中，可于金属导电层50形成之前，在半导体基底10上形成一第二阻障层51，而第二阻障层51可部分形成于第一沟槽TR1与接触开孔V中。因此，形成于第一沟槽TR1与接触开孔V中的金属导电层50均可形成于第二阻障层51上，而第二阻障层51可用以避免当金属导电层50直接接触半导体基底10时所可能造成的负面影响，例如金属导电层50的成分扩散至主动区10A中而造成元件劣化的问题。第二阻障层51可包括一金属氮化物层例如氮化钽或其他适合的金属化合物阻障材料。此外，在一些实施例中，第二阻障层51也可部分形成于第二沟槽TR2与第三沟槽TR3中，但并不以此为限。
综上所述，在本发明的半导体存储装置的制作方法中，存储单元区的位线金属结构与周围区的金属栅极结构可通过取代金属栅极制作工艺而同时形成。存储单元区的位线金属结构可用以降低位线的电阻抗，周围区的金属栅极结构可用以提升位于周围区的元件的操作表现，而以取代金属栅极制作工艺同时形成位线金属结构以及金属栅极结构则可达到制作工艺整合与制作工艺简化的效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (13)

1.一种半导体存储装置的制作方法，包括：
提供一半导体基底，该半导体基底上定义有一存储单元区以及一周围区；
在该半导体基底上形成一介电层；
在该存储单元区形成一第一沟槽，该第一沟槽贯穿该介电层；
在该周围区形成一第二沟槽，该第二沟槽贯穿该介电层；
形成一金属导电层填入该第一沟槽与该第二沟槽，用以于该第一沟槽中形成一位线金属结构且于该第二沟槽中形成一第一金属栅极结构，
在该存储单元区中形成一接触开孔，其中该接触开孔暴露出部分的该半导体基底，其中该接触开孔于形成该第一沟槽以及该第二沟槽的步骤之后形成；以及
在该接触开孔中形成一接触结构，其中该接触结构位于该位线金属结构与该半导体基底之间，
其中形成该第一沟槽与该第二沟槽的方法包括：
在形成该介电层之前，在该半导体基底的该存储单元区上形成一虚置位线，并于该半导体基底的该周围区上形成一虚置栅极，该虚置位线与该虚置栅极是利用对一材料层进行图案化后而一并形成；以及
在形成该介电层之后，将该虚置位线移除而形成该第一沟槽，并将该虚置栅极移除而形成该第二沟槽。
2.如权利要求1所述的半导体存储装置的制作方法，还包括：
在该金属导电层形成之前，在该半导体基底上形成一第一阻障层，其中该第一阻障层部分形成于该第一沟槽中且部分形成于该第二沟槽中；以及
在该金属导电层形成之前，移除位于该第一沟槽中的该第一阻障层。
3.如权利要求2所述的半导体存储装置的制作方法，还包括：
在该金属导电层形成之前，在该第一阻障层上形成一第一功函数层，其中该第一功函数层部分形成于该第一沟槽中且部分形成于该第二沟槽中；以及
在该金属导电层形成之前，移除位于该第一沟槽中的该第一功函数层。
4.如权利要求3所述的半导体存储装置的制作方法，还包括：
在该周围区形成一第三沟槽，该第三沟槽贯穿该介电层，其中该金属导电层还填入该第三沟槽，用以于该第三沟槽中形成一第二金属栅极结构。
5.如权利要求4所述的半导体存储装置的制作方法，其中该第一阻障层与该第一功函数层还部分形成于该第三沟槽中，且该半导体存储装置的该制作方法还包括：
在该金属导电层形成之前，移除位于该第三沟槽中的该第一功函数层。
6.如权利要求5所述的半导体存储装置的制作方法，还包括：
在该金属导电层形成之前以及移除位于该第三沟槽中的该第一功函数层之后，在该半导体基底上形成一第二功函数层，其中该第二功函数层部分形成于该第一沟槽、该第二沟槽以及该第三沟槽中；以及
在该金属导电层形成之前，移除位于该第一沟槽中的该第二功函数层。
7.如权利要求1所述的半导体存储装置的制作方法，还包括：
在该半导体基底上形成一栅极介电层，其中该栅极介电层至少部分形成于该周围区中，且至少部分的该栅极介电层位于该第一金属栅极结构与该半导体基底之间。
8.如权利要求7所述的半导体存储装置的制作方法，其中该栅极介电层于形成该第一沟槽与该第二沟槽的步骤之前形成。
9.如权利要求7所述的半导体存储装置的制作方法，其中该栅极介电层部分形成于该第一沟槽中且部分形成于该第二沟槽中，且该半导体存储装置的该制作方法还包括：
在该金属导电层形成之前，移除位于该第一沟槽中的该栅极介电层。
10.如权利要求1所述的半导体存储装置的制作方法，其中该金属导电层还填入该接触开孔，用以形成该接触结构。
11.如权利要求10所述的半导体存储装置的制作方法，其中该接触结构与该位线金属结构材料相同且直接相连。
12.如权利要求1所述的半导体存储装置的制作方法，还包括于该金属导电层形成之前，在该半导体基底上形成一第二阻障层，其中该第二阻障层部分形成于该第一沟槽与该接触开孔中。
13.如权利要求12所述的半导体存储装置的制作方法，其中该第二阻障层还部分形成于该第二沟槽中。
CN201710560153.5A 2017-07-11 2017-07-11 半导体存储装置的制作方法 Active CN109244090B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710560153.5A CN109244090B (zh) 2017-07-11 2017-07-11 半导体存储装置的制作方法
US15/987,919 US10600790B2 (en) 2017-07-11 2018-05-24 Manufacturing method of semiconductor memory device
US16/789,435 US11069689B2 (en) 2017-07-11 2020-02-13 Manufacturing method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710560153.5A CN109244090B (zh) 2017-07-11 2017-07-11 半导体存储装置的制作方法

Publications (2)

Publication Number Publication Date
CN109244090A CN109244090A (zh) 2019-01-18
CN109244090B true CN109244090B (zh) 2022-04-19

Family

ID=64999164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710560153.5A Active CN109244090B (zh) 2017-07-11 2017-07-11 半导体存储装置的制作方法

Country Status (2)

Country Link
US (2) US10600790B2 (zh)
CN (1) CN109244090B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110223982B (zh) * 2018-03-01 2021-07-27 联华电子股份有限公司 动态随机存取存储器及其制作方法
US10991702B2 (en) * 2019-05-15 2021-04-27 Nanya Technology Corporation Semiconductor device and method of preparing the same
US11114536B1 (en) * 2020-02-26 2021-09-07 Nanya Technology Corporation Semiconductor device having multiple dimensions of gate structures and method for fabricating the same
CN114121812A (zh) * 2020-08-28 2022-03-01 长鑫存储技术有限公司 存储器的制造方法和存储器
CN114121813A (zh) 2020-08-31 2022-03-01 长鑫存储技术有限公司 一种存储器制作方法
CN111968977B (zh) * 2020-08-31 2022-04-22 福建省晋华集成电路有限公司 半导体存储装置及其形成方法
US11974427B2 (en) 2020-09-09 2024-04-30 Changxin Memory Technologies, Inc. Manufacturing method of a memory and a memory
US11985815B2 (en) 2020-09-24 2024-05-14 Changxin Memory Technologies, Inc. Method for manufacturing memory and same
US11856758B2 (en) 2020-09-24 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing memory and same
CN115188760B (zh) * 2021-04-02 2024-05-21 长鑫存储技术有限公司 半导体结构的形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005296A (ko) * 1999-06-30 2001-01-15 김영환 반도체소자의 제조방법
KR101077290B1 (ko) * 2009-04-24 2011-10-26 주식회사 하이닉스반도체 반도체 기억 장치 및 그의 제조 방법
KR101161750B1 (ko) * 2010-07-06 2012-07-02 에스케이하이닉스 주식회사 반도체장치 제조 방법
KR101129922B1 (ko) * 2010-07-15 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그 형성방법
KR101205118B1 (ko) * 2011-03-11 2012-11-26 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8609457B2 (en) * 2011-05-03 2013-12-17 Globalfoundries Inc. Semiconductor device with DRAM bit lines made from same material as gate electrodes in non-memory regions of the device, and methods of making same
US8847333B2 (en) * 2011-09-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing metal gate devices with multiple barrier layers
US8597995B2 (en) * 2011-09-24 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate device with low temperature oxygen scavenging
CN103187367B (zh) * 2011-12-29 2017-06-23 联华电子股份有限公司 具有金属栅极的半导体元件的制作方法
KR101935007B1 (ko) * 2012-03-30 2019-01-04 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20140010815A (ko) * 2012-07-17 2014-01-27 에스케이하이닉스 주식회사 Ｍｏｓ 커패시터, 그 형성 방법 및 그를 이용한 반도체 장치
US9082837B2 (en) 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate
KR102087078B1 (ko) * 2013-11-04 2020-03-10 삼성전자주식회사 반도체 소자
US9524904B2 (en) * 2014-10-21 2016-12-20 Sandisk Technologies Llc Early bit line air gap formation
KR102447178B1 (ko) * 2015-09-01 2022-09-26 삼성전자주식회사 반도체 장치의 제조 방법
US10290509B2 (en) * 2016-07-27 2019-05-14 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices using a multilayer lithography process
US10128251B2 (en) * 2016-09-09 2018-11-13 United Microelectronics Corp. Semiconductor integrated circuit structure and method for forming the same
CN108010883B (zh) * 2016-11-01 2020-07-14 华邦电子股份有限公司 动态随机存取存储器结构及其制造方法
CN109494222B (zh) * 2017-09-13 2020-10-09 联华电子股份有限公司 半导体存储装置
US10854459B2 (en) * 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
US10290739B2 (en) * 2017-09-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer

Also Published As

Publication number Publication date
US20200185391A1 (en) 2020-06-11
CN109244090A (zh) 2019-01-18
US20190019805A1 (en) 2019-01-17
US11069689B2 (en) 2021-07-20
US10600790B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN109244090B (zh) 半导体存储装置的制作方法
CN108573926B (zh) 半导体存储装置以及其制作方法
US20180374926A1 (en) Semiconductor device and method of manufacturing the same
US11742351B2 (en) Semiconductor device and method of manufacturing the same
CN1173404C (zh) 一种半导体装置及其形成方法
US20190273083A1 (en) Dynamic random access memory structure and method for forming the same
US10553591B2 (en) Semiconductor memory device
US11444087B2 (en) Semiconductor memory device with air gaps for reducing capacitive coupling and method for preparing the same
CN116133375A (zh) 存储器件及其形成方法
CN107591402B (zh) 集成电路及其制作方法
US10665594B2 (en) Semiconductor memory device including gate structure
CN110544617B (zh) 周边电路区内的氧化层的制作方法
US20240114681A1 (en) Semiconductor device and method for fabricating the same
CN110707045A (zh) 一种制作半导体元件的方法
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
CN218998732U (zh) 存储器件
US11832432B2 (en) Method of manufacturing memory device having word lines with reduced leakage
US20240032273A1 (en) Memory device and manufacturing method thereof
CN221043671U (zh) 半导体结构
US20240074148A1 (en) Semiconductor device
US20230197771A1 (en) Memory device having word lines with reduced leakage
US20240014278A1 (en) Semiconductor device having buried gate structure
US20240015947A1 (en) Method for manufacturing semiconductor device having buried gate structure
CN117677187A (zh) 包括不同导电线的半导体装置
CN116266575A (zh) 存储器元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant