CN108010883B - 动态随机存取存储器结构及其制造方法 - Google Patents

动态随机存取存储器结构及其制造方法 Download PDF

Info

Publication number
CN108010883B
CN108010883B CN201610967723.8A CN201610967723A CN108010883B CN 108010883 B CN108010883 B CN 108010883B CN 201610967723 A CN201610967723 A CN 201610967723A CN 108010883 B CN108010883 B CN 108010883B
Authority
CN
China
Prior art keywords
substrate
dielectric layer
random access
dynamic random
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610967723.8A
Other languages
English (en)
Other versions
CN108010883A (zh
Inventor
林志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610967723.8A priority Critical patent/CN108010883B/zh
Priority to US15/588,713 priority patent/US10453848B2/en
Publication of CN108010883A publication Critical patent/CN108010883A/zh
Priority to US16/565,519 priority patent/US10741561B2/en
Application granted granted Critical
Publication of CN108010883B publication Critical patent/CN108010883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种动态随机存取存储器结构及其制造方法，所述方法包括下列步骤。提供基底，其中基底包括存储单元区与周边电路区。于存储单元区中形成动态随机存取存储器。动态随机存取存储器包括耦接至电容结构的电容接触窗。于周边电路区中形成具有金属栅极结构的晶体管结构。金属栅极结构是通过使用虚拟栅极的制程所形成。电容接触窗与虚拟栅极是由同一层导体层所形成。所述方法可有效地将动态随机存取存储器的制程与具有金属栅极结构的晶体管结构的制程进行整合。

Description

动态随机存取存储器结构及其制造方法
技术领域
本发明是有关于一种存储器结构及其制造方法，且特别是有关于一种动态随机存取存储器结构及其制造方法。
背景技术
在传统的动态随机存取存储器结构的周边电路区中，晶体管元件的栅极材料采用掺杂多晶硅，因此容易产生多晶硅空乏效应(poly depletion effect)，而降低元件效能。
因此，目前发展出一种以金属栅极结构来取代掺杂多晶硅栅极的晶体管元件，其可有效地防止多晶硅空乏效应产生。
然而，如何有效地将动态随机存取存储器的制程与具有金属栅极结构的晶体管结构的制程进行整合为目前业界亟待解决的课题。此外，如何有效地降低动态随机存取存储器的制程复杂度也是目前业界不断努力的目标。
发明内容
本发明提供一种动态随机存取存储器结构的制造方法，其可有效地将动态随机存取存储器的制程与具有金属栅极结构的晶体管结构的制程进行整合。
本发明提供一种动态随机存取存储器结构，其可有效地防止存储单元区中的构件在形成过程中造成周边电路区的晶体管结构受到损害。
本发明提出一种动态随机存取存储器结构的制造方法，包括下列步骤。提供基底，其中基底包括存储单元区与周边电路区。于存储单元区中形成动态随机存取存储器。动态随机存取存储器包括耦接至电容结构的电容接触窗。于周边电路区中形成具有金属栅极结构的晶体管结构。金属栅极结构是通过使用虚拟栅极的制程所形成。电容接触窗与虚拟栅极是由同一层导体层所形成。
本发明提出一种动态随机存取存储器结构，包括基底、动态随机存取存储器与护环结构。基底包括存储单元区。动态随机存取存储器位于存储单元区中。动态随机存取存储器包括耦接至电容结构的电容接触窗。护环结构围绕存储单元区的边界。电容接触窗与护环结构是源自于同一层导体层。
基于上述，在本发明所提出的动态随机存取存储器结构的制造方法中，由于电容接触窗与虚拟栅极是由同一层导体层所形成，因此可有效地将动态随机存取存储器的制程与具有金属栅极结构的晶体管结构的制程进行整合，且可有效地降低制程复杂度。
此外，由于本发明所提出的动态随机存取存储器结构具有围绕存储单元区边界的护环结构，因此可有效地防止存储单元区中的构件在形成周边电路区的晶体管结构的过程中受到损害。另外，由于电容接触窗与护环结构是源自于同一层导体层，因此可有效地降低制程复杂度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1H为本发明一实施例的动态随机存取存储器结构的制造流程剖面图。
图2为图1C的上视图。
图3为本发明另一实施例的动态随机存取存储器结构的剖面图。
附图标号说明：
100：基底；
102：隔离结构；
104：埋入式导线；
104a：埋入式导体层；
104b：顶盖层；
104c、106a、106b、114、136、150、152：介电层；
108：导线结构；
108a、108b、160b：导体层；
108c、160a：阻障层；
110：顶盖层；
112：阻挡层；
116a、116b：介电层结构；
118a、118b、118c、126、138：开口；
120a：电容接触窗；
120b：虚拟栅极；
120c：护环结构；
122：阻止层；
128、132：间隙壁；
130：轻掺杂区；
134：掺杂区；
140：金属栅极结构；
142：栅介电层；
144：高介电常数介电层；
146、146a：功函数金属层；
148：金属栅极；
154：电容结构；
156a～156d：内连线结构；
160：接触窗；
162：导线；
R1：存储单元区；
R2：周边电路区；
R21：第一导电型晶体管区；
R22：第二导电型晶体管区。
具体实施方式
图1A至图1H为本发明一实施例的动态随机存取存储器结构的制造流程剖面图。
请参照图1A，提供基底100，其中基底100包括存储单元区R1与周边电路区R2。此外，可于基底100中形成隔离结构102。隔离结构102例如是浅沟渠隔离结构(STI)。
于基底100中形成埋入式导线104。埋入式导线104可用以作为动态随机存取存储器的字线使用。在图1A的剖面图中，位于存储单元区R1中的埋入式导线104可位于隔离结构102之间。埋入式导线104的形成方法例如是组合使用沉积制程、微影制程与蚀刻制程。埋入式导线104包括埋入式导体层 104a，且还可包括顶盖层104b与介电层104c。埋入式导体层104a设置于基底100中。埋入式导体层104a的材料例如是钨等金属材料。顶盖层104b设置于埋入式导体层104a上。顶盖层104b的材料例如是氮化硅。介电层104c 设置于埋入式导体层104a与基底100之间。介电层104c的材料例如是氧化硅。
部分埋入式导线104可位于周边电路区R2中。举例来说，埋入式导线 104的导体层104a与顶盖层104b可设置于周边电路区R2的隔离结构102中。
可于存储单元区R1的基底100上形成介电层106a。介电层106a的材料例如是氧化硅。可于周边电路区R2的基底100上形成介电层106b。介电层 106b的材料例如是氧化硅。介电层106a与介电层106b的形成方法例如是热氧化法或化学气相沉积法。介电层106a的厚度例如是大于介电层106b的厚度，但本发明并不以此为限。
于存储单元区R1的基底100上形成导线结构108。导线结构108可作为动态随机存取存储器的位线使用。在图1A的剖面图中，导线结构108可位于埋入式导线104之间，且部分导线结构108可位于介电层106a中。导线结构 108的形成方法例如是组合使用沉积制程与图案化制程。导线结构108可为多层结构或单层结构。在此实施例中，导线结构108是以多层结构为例来进行说明，但本发明并不以此为限。导线结构108可包括导体层108a、导体层108b与阻障层108c。导体层108a设置于基底100上，且可位于介电层106a 中。导体层108a的材料例如是掺杂多晶硅。导体层108b设置于导体层108a 上。导体层108b的材料例如是钨等金属材料。阻障层108c设置于导体层108a 与导体层108b之间。阻障层108c的材料例如是Ti/TiN。
此外，可于导线结构108上形成顶盖层110。顶盖层110的材料例如是氮化硅。顶盖层110的形成方法例如是组合使用沉积制程与图案化制程。
请参照图1B，可于介电层106a、介电层106b与顶盖层110上共形地形成阻挡层(blocking layer)112。阻挡层112的材料例如是氮化硅。阻挡层112 的形成方法例如是化学气相沉积法。
可于阻挡层112上形成介电层114，而于存储单元区R1的基底100上形成介电层结构116a，且于周边电路区R2的基底100上形成介电层结构116b。介电层结构116a包括依序设置于基底100上的介电层106a、阻挡层112与介电层114。介电层结构116b包括依序设置于基底100上的介电层106b、阻挡层112与介电层114。在存储单元区R1中，介电层114暴露出顶盖层110上方的阻挡层112。介电层114的材料例如是氧化硅。介电层114的形成方法例如是先于阻挡层112上形成介电材料层，再对介电材料层进行平坦化制程 (如，化学机械研磨制程)。
图2为图1C的上视图，其中图1C为沿着图2中的I-I’剖面线(存储单元区R1)与II-II’剖面线(周边电路区R2)的剖面图。此外，在图2中，为了清楚地进行说明，省略示出存储单元区R1中的介电层结构116a、顶盖层110 以及存储单元区R1与周边电路区R2中的顶盖层104b。
请同时参照图1C与图2，移除部分介电层结构116a与部分介电层结构 116b，而于存储单元区R1中的介电层结构116a中形成暴露出基底100的开口118a，且于周边电路区R2中的介电层结构116b中形成暴露出阻挡层112 的开口118b。此外，还可移除部分介电层结构116a，而于所述存储单元区 R1中的介电层结构116a中形成暴露出基底100的开口118c，其中开口118c 围绕存储单元区R1的边界。开口118a、开口118b与开口118c的形成方法例如是对介电层结构116a与介电层结构116b进行图案化制程。
分别于开口118a与开口118b中形成电容接触窗120a与虚拟栅极120b。电容接触窗120a与导线结构108分别位于于埋入式导体层104a的一侧与另一侧。此外，还可于开口118c中形成护环结构120c。护环结构120c围绕存储单元区R1的边界。电容接触窗120a、虚拟栅极120b与护环结构120c的形成方法例如是先形成填满开口118a、开口118b与开口118c的导体层，再对导体层进行平坦化制程(如，化学机械研磨制程)。
由此可知，电容接触窗120a与虚拟栅极120b是由同一层导体层所形成，因此可有效地将动态随机存取存储器的制程与具有金属栅极结构的晶体管结构的制程进行整合，且可有效地降低制程复杂度。此外，电容接触窗120a与护环结构120c可由同一层导体层所形成，因此可有效地降低制程复杂度。
请参照图1D，于存储单元区R1中形成覆盖电容接触窗120a、护环结构 120c与介电层结构116a的阻止层(stopper layer)122。阻止层122的材料例如是与介电层114的材料不同。举例来说，介电层114的材料例如是氧化硅，而阻止层122的材料例如是氮化硅。阻止层122的形成方法例如是于存储单元区R1与周边电路区R2中全面性地形成阻止材料层(未示出)，再对阻止材料层进行图案化制程，以移除周边电路区R2中的阻止材料层。
移除周边电路区R2中的介电层114，而形成开口126。介电层114的移除法例如是湿式蚀刻法。此时，护环结构120c与阻止层122可用以保护存储单元区R1中的介电层114，以避免存储单元区R1中的介电层114受到损坏。
请参照图1E，可于虚拟栅极120b的侧壁上形成间隙壁128。间隙壁128 的材料例如是氧化硅。间隙壁128的形成方法例如是先于虚拟栅极120b上形成共形的间隙壁材料层(未示出)，再对间隙壁材料层进行回蚀刻制程。
可于虚拟栅极120b两侧的基底100中形成轻掺杂区130。轻掺杂区130 的形成方法例如是离子植入法。
于间隙壁128上形成间隙壁132。间隙壁132的材料例如是氧化硅。间隙壁132的形成方法例如是先于虚拟栅极120b与间隙壁128上形成共形的间隙壁材料层(未示出)，再对间隙壁材料层进行回蚀刻制程。
此外，在形成间隙壁128与间隙壁132的过程中，会移除未被虚拟栅极 120b、间隙壁128与间隙壁132所覆盖的阻挡层112与介电层106b。
于虚拟栅极120b两侧的基底100中形成掺杂区134，其中轻掺杂区130 位于虚拟栅极120b与掺杂区134之间。掺杂区134的形成方法例如是离子植入法。
于开口126中形成介电层136。介电层136的材料例如是氧化硅。介电层136的形成方法例如是先形成填满开口126的介电材料层(未示出)，再对介电材料层进行平坦化制程(如，化学机械研磨制程)。此外，在对介电材料层进行平坦化制程的过程中，可能会移除部分阻止层122，而使得阻止层122厚度变薄。
请参照图1F，移除位于介电层136中的虚拟栅极120b，而于介电层136 中形成开口138。虚拟栅极120b可通过自对准的方式来进行移除。虚拟栅极 120b的移除方法例如是干式蚀刻法。
移除由开口138所暴露出的阻挡层112与介电层106b。由开口138所暴露出的阻挡层112与介电层106b的移除方法例如是干式蚀刻法。
请参照图1G，于开口138中形成金属栅极结构140。金属栅极结构140 包括依序设置于基底100上的栅介电层142、高介电常数介电层144、功函数金属层146与金属栅极148。栅介电层142的材料例如是氧化硅。高介电常数介电层144的材料例如是氧化铪(HfOx)。功函数金属层146可为P型功函数金属层或N型功函数金属层，依据所要形成的晶体管元件为P型或N型而定。P型功函数金属层的材料例如是TiN。N型功函数金属层的材料例如是 TiAlN或氧化镧(La2O3)。金属栅极148的材料例如是钨、TiAl/TiN/W的复合层或掺杂多晶硅/TiN/W的复合层。
金属栅极结构140的形成方法例如是先依序于开口138中形成栅介电材料层、高介电常数介电材料层、功函数金属材料层与金属栅极材料层(未示出)，再通过平坦化制程(如，化学机械研磨制程)移除开口138以外的栅介电材料层、高介电常数介电材料层、功函数金属材料层与金属栅极材料层。栅介电材料层的形成方法例如是热氧化法。高介电常数介电材料层的形成方法例如是原子层沉积法(ALD)。功函数金属材料层的形成方法例如是原子层沉积法。金属栅极材料层的形成方法例如是物理气相沉积法或化学气相沉积法。
由上述可知，金属栅极结构140是通过使用虚拟栅极120b的栅极后制制程(gatelast process)所形成。此外，虽然金属栅极结构140是通过上述实施例的栅极后制制程所形成，但用以形成金属栅极结构140的制程并不限于上述实施例所举例的方法。
请参照图1H，于存储单元区R1与周边电路区R2中形成介电层150与介电层152，且于存储单元区R1的介电层150与介电层152中形成电容结构 154，于周边电路区R2的介电层150与介电层152中形成内连线结构 156a～156d。电容结构154耦接至电容接触窗120a。此外，电容结构154还可耦接至护环结构120c。介电层150的材料例如是氮化硅。介电层152的材料例如是氧化硅。在图1H中，电容结构154仅为示意性的示出，本发明并不以此为限。所属技术领域具有通常知识者可依据实际需求对电容结构154进行设计与调整。
内连线结构156a穿过介电层136与顶盖层104b而连接至埋入式导体层 104a。内连线结构156b、156c穿过介电层136而分别连接至所对应的掺杂区 134。内连线结构156d连接至图1H中最左侧的金属栅极结构140。内连线结构156a～156d分别包括彼此连接的接触窗160与导线162。接触窗160包括阻障层160a与导体层160b，其中导体层160b设置于阻障层160a上。在图 1H的剖面图中，仅示出在此剖面图中的内连线结构156a～156d，然而于此技术领域具有通常知识者应可理解本实施例还可包括其他内连线结构。
通过上述实施例的方法可于所述存储单元区R1中形成动态随机存取存储器200，且可于周边电路区R2中形成具有金属栅极结构140的晶体管结构 300。动态随机存取存储器200包括耦接至电容结构154的电容接触窗120a。金属栅极结构140是通过使用虚拟栅极120b的制程所形成。此外，虽然动态随机存取存储器200与晶体管结构300是通过上述实施例的方法所形成，但本发明并不以此为限。
基于上述实施例可知，由于电容接触窗120a与虚拟栅极120b是由同一层导体层所形成，因此可有效地将动态随机存取存储器200的制程与具有金属栅极结构140的晶体管结构300的制程进行整合，且可有效地降低制程复杂度。
以下，通过图1H来说明本实施例的动态随机存取存储器结构。
请参照图1H与图2，动态随机存取存储器结构包括基底100、动态随机存取存储器200与护环结构120c。基底100包括存储单元区R1。动态随机存取存储器200位于存储单元区R1中，其中动态随机存取存储器200包括耦接至电容结构154的电容接触窗120a。护环结构120c围绕存储单元区R1的边界，因此可有效地防止存储单元区R1中的构件(如，介电层114)在形成周边电路区R2的晶体管结构300的过程中受到损害。电容接触窗120a与护环结构120c是源自于同一层导体层，因此可有效地降低制程复杂度。
在此实施例中，动态随机存取存储器200可包括埋入式导线104、介电层结构116a、导线结构108、电容接触窗120a、电容结构154与阻止层122。埋入式导线104设置于基底100中。埋入式导线104可包括埋入式导体层 104a，且还可包括顶盖层104b与介电层104c。埋入式导体层104a设置于基底100中。顶盖层104b设置于埋入式导体层104a上。介电层104c设置于埋入式导体层104a与基底100之间。介电层结构116a设置于基底100上。介电层结构116a包括依序设置于基底100上的介电层106a、阻挡层112与介电层114。导线结构108设置于基底100上，且位于介电层结构116a中。导线结构108可包括导体层108a、导体层108b与阻障层108c。导体层108a设置于基底100上，且可位于介电层106a中。导体层108b设置于导体层108a上。阻障层108c设置于导体层108a与导体层108b之间。电容接触窗120a设置于介电层结构116a中，且连接至基底100。电容结构154设置于电容接触窗 120a上。阻止层122设置于护环结构120c上且覆盖存储单元区R1。护环结构120c与阻止层122可用以保护存储单元区R1中的介电层114，以避免介电层114在形成周边电路区R2的晶体管结构300的过程中受到损害。
此外，基底100还包括周边电路区R2。动态随机存取存储器结构还包括位于周边电路区R2中的晶体管结构300。晶体管结构300可为P型晶体管结构或N型晶体管结构。在此实施例中，晶体管结构300是以P型晶体管结构为例来进行说明。
晶体管结构300包括金属栅极结构140与两个掺杂区134。金属栅极结构140设置于基底100上。金属栅极结构140包括依序设置于基底100上的栅介电层142、高介电常数介电层144、功函数金属层146与金属栅极148。掺杂区134设置于金属栅极结构140两侧的基底100中。另外，晶体管结构 300还可包括间隙壁128、轻掺杂区130与间隙壁132中的至少一者。间隙壁 128与间隙壁132依序设置于金属栅极结构140的侧壁上。轻掺杂区130设置于基底100中且位于金属栅极结构140与掺杂区134之间。
此外，在动态随机存取存储器结构中，动态随机存取存储器200与晶体管结构300的各构件的材料、设置方式、形成方法与功效已于前文中进行详尽地说明，故于此不再重复说明。
基于上述实施例可知，由于上述动态随机存取存储器结构具有围绕存储单元区R1边界的护环结构120c，因此可有效地防止存储单元区R1中的构件在形成周边电路区R2的晶体管结构140的过程中受到损害。另外，由于电容接触窗120a与护环结构120c是源自于同一层导体层，因此可有效地降低制程复杂度。
图3为本发明另一实施例的动态随机存取存储器结构的剖面图。
请同时参照图1H与图3，图3与图1H中的动态随机存取存储器结构的差异如下。在图3的动态随机存取存储器结构中，基底100的周边电路区R2 可包括第一导电型晶体管区R21与第二导电型晶体管区R22。第一导电型晶体管区R21与第二导电型晶体管区R22分别为P型晶体管区与N型晶体管区中的一者与另一者。此外，动态随机存取存储器结构包括具有不同导电型的晶体管结构300与晶体管结构300a。晶体管结构300与晶体管结构300a分别位于第一导电型晶体管区R21与第二导电型晶体管区R22中。晶体管结构300 与晶体管结构300a的差异在于晶体管结构300a还包括功函数金属层146a。功函数金属层146a设置于高介电常数介电层144与功函数金属层146之间。此外，图3与图1H中其他相似的构件使用相同的符号表示并省略其说明。
在此实施例中，第一导电型晶体管区R21与第二导电型晶体管区R22分别是以P型晶体管区与N型晶体管区为例来进行说明，但本发明并不以此为限。在此情况下，晶体管结构300与晶体管结构300a分别为P型晶体管结构与N型晶体管结构，且功函数金属层146与功函数金属层146a分别为P型功函数金属层与N型功函数金属层。
综上所述，上述实施例所提出的动态随机存取存储器结构的制造方法可有效地将动态随机存取存储器的制程与具有金属栅极结构的晶体管结构的制程进行整合，且可有效地降低制程复杂度。此外，上述实施例所提出的动态随机存取存储器结构可有效地防止存储单元区中的构件在形成周边电路区的晶体管结构的过程中受到损害，且可有效地降低制程复杂度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种动态随机存取存储器结构的制造方法，包括：
提供基底，其中所述基底包括存储单元区与周边电路区；
于所述存储单元区中形成动态随机存取存储器，其中所述动态随机存取存储器包括耦接至电容结构的电容接触窗；以及
于所述周边电路区中形成具有金属栅极结构的晶体管结构，其中所述金属栅极结构是通过使用虚拟栅极的制程所形成，其中
所述电容接触窗与所述虚拟栅极是由同一层导体层所形成。
2.根据权利要求1所述的动态随机存取存储器结构的制造方法，还包括于所述基底中形成埋入式导线，且所述电容接触窗位于所述埋入式导线的一侧。
3.根据权利要求2所述的动态随机存取存储器结构的制造方法，还包括于所述基底上形成导线结构，其中所述导线结构位于所述埋入式导线的另一侧。
4.根据权利要求1所述的动态随机存取存储器结构的制造方法，其中所述电容接触窗与所述虚拟栅极的形成方法包括：
于所述基底上形成介电层结构；
移除部分所述介电层结构，而于所述存储单元区中的所述介电层结构中形成暴露出所述基底的第一开口，且于所述周边电路区中的所述介电层结构中形成第二开口；以及
分别于所述第一开口与所述第二开口中形成所述电容接触窗与所述虚拟栅极。
5.根据权利要求4所述的动态随机存取存储器结构的制造方法，还包括：
移除部分所述介电层结构，而于所述存储单元区中的所述介电层结构中形成暴露出所述基底的第三开口，其中所述第三开口围绕所述存储单元区的边界；以及
于所述第三开口中形成护环结构，其中
所述电容接触窗与所述护环结构是由同一层导体层所形成。
6.根据权利要求1所述的动态随机存取存储器结构的制造方法，其中所述金属栅极结构的形成方法包括：
移除位于介电层中的所述虚拟栅极，而于所述介电层中形成第四开口；以及
于所述第四开口中形成所述金属栅极结构。
7.一种动态随机存取存储器结构，包括：
基底，包括存储单元区；
动态随机存取存储器，位于所述存储单元区中，其中所述动态随机存取存储器包括耦接至电容结构的电容接触窗；以及
护环结构，围绕所述存储单元区的边界，其中
所述电容接触窗与所述护环结构是源自于同一层导体层。
8.根据权利要求7所述的动态随机存取存储器结构，还包括阻止层，其中所述阻止层设置于所述护环结构上且覆盖所述存储单元区。
9.根据权利要求7所述的动态随机存取存储器结构，其中所述动态随机存取存储器包括：
埋入式导线，设置于所述基底中；
介电层结构，设置于所述基底上；
导线结构，设置于所述基底上，且位于所述介电层结构中；
所述电容接触窗，设置于所述介电层结构中，且连接至所述基底；以及
所述电容结构，设置于所述电容接触窗上。
10.根据权利要求7所述的动态随机存取存储器结构，其中所述基底还包括周边电路区，且所述动态随机存取存储器结构还包括位于所述周边电路区中的晶体管结构，其中所述晶体管结构包括：
金属栅极结构，设置于所述基底上；以及
两个掺杂区，设置于所述金属栅极结构两侧的所述基底中。
CN201610967723.8A 2016-11-01 2016-11-01 动态随机存取存储器结构及其制造方法 Active CN108010883B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610967723.8A CN108010883B (zh) 2016-11-01 2016-11-01 动态随机存取存储器结构及其制造方法
US15/588,713 US10453848B2 (en) 2016-11-01 2017-05-08 Dynamic random access memory structure along with guard ring structure and manufacturing method thereof
US16/565,519 US10741561B2 (en) 2016-11-01 2019-09-10 Dynamic random access memory structure including guard ring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610967723.8A CN108010883B (zh) 2016-11-01 2016-11-01 动态随机存取存储器结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108010883A CN108010883A (zh) 2018-05-08
CN108010883B true CN108010883B (zh) 2020-07-14

Family

ID=62022169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610967723.8A Active CN108010883B (zh) 2016-11-01 2016-11-01 动态随机存取存储器结构及其制造方法

Country Status (2)

Country Link
US (2) US10453848B2 (zh)
CN (1) CN108010883B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538839B (zh) * 2017-03-01 2019-08-23 联华电子股份有限公司 半导体结构、用于存储器元件的半导体结构及其制作方法
CN108630698B (zh) * 2017-03-24 2019-10-18 联华电子股份有限公司 半导体存储装置及其形成方法
CN109244090B (zh) * 2017-07-11 2022-04-19 联华电子股份有限公司 半导体存储装置的制作方法
US11133321B2 (en) * 2019-09-26 2021-09-28 Nanya Technology Corporation Semiconductor device and method of fabricating the same
TWI725767B (zh) * 2020-03-12 2021-04-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof
TWI737282B (zh) * 2020-04-29 2021-08-21 力晶積成電子製造股份有限公司 半導體元件及其製造方法
US11121135B1 (en) * 2020-05-15 2021-09-14 Winbond Electronics Corp. Structure of memory device
US11315932B2 (en) 2020-05-27 2022-04-26 Winbond Electronics Corp. Memory structure and method for forming the same
CN114420642A (zh) * 2020-10-28 2022-04-29 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构
US11956944B2 (en) 2020-10-28 2024-04-09 Changxin Memory Technologies, Inc. DRAM semiconductor structure formation method and DRAM semiconductor structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346736B1 (en) * 1996-11-26 2002-02-12 Matsushita Electric Industrial Co., Ltd. Trench isolated semiconductor device
CN1401139A (zh) * 2000-12-14 2003-03-05 索尼公司 半导体器件和该器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4025605B2 (ja) * 2002-08-30 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US8720476B2 (en) * 2009-08-05 2014-05-13 National Oilwell Varco, L.P. Portable ram block changer
JP2011142214A (ja) * 2010-01-07 2011-07-21 Elpida Memory Inc 半導体装置およびその製造方法
JP2011233765A (ja) * 2010-04-28 2011-11-17 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8552490B2 (en) * 2010-06-18 2013-10-08 United Microelectronics Corp. Nonvolatile memory device with a high-K charge storage layer having a U-shaped,cross-sectional structure
US8609457B2 (en) 2011-05-03 2013-12-17 Globalfoundries Inc. Semiconductor device with DRAM bit lines made from same material as gate electrodes in non-memory regions of the device, and methods of making same
US9564676B2 (en) * 2011-06-30 2017-02-07 Google Technology Holdings LLC System and methods for adaptive antenna optimization
TWI447857B (zh) * 2011-08-22 2014-08-01 Inotera Memories Inc 動態隨機存取記憶體的製作方法
US20130049123A1 (en) 2011-08-23 2013-02-28 Globalfoundries Inc. Semiconductor Device with DRAM Word Lines and Gate Electrodes in Non-Memory Regions of the Device Comprised of a Metal, and Methods of Making Same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346736B1 (en) * 1996-11-26 2002-02-12 Matsushita Electric Industrial Co., Ltd. Trench isolated semiconductor device
CN1401139A (zh) * 2000-12-14 2003-03-05 索尼公司 半导体器件和该器件的制造方法

Also Published As

Publication number Publication date
US20180122809A1 (en) 2018-05-03
US10741561B2 (en) 2020-08-11
CN108010883A (zh) 2018-05-08
US20200006347A1 (en) 2020-01-02
US10453848B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
CN108010883B (zh) 动态随机存取存储器结构及其制造方法
KR101674398B1 (ko) 반도체 소자 및 그 제조 방법
US8193582B2 (en) Semiconductor device and method of manufacturing the same
CN106960847B (zh) 用于制造存储器装置的方法
US7442998B2 (en) Non-volatile memory device
US8377720B2 (en) Method of manufacturing a semiconductor device including an insulating film beside an element isolation film
US6784054B2 (en) Method of manufacturing semiconductor device
US8853700B2 (en) Cross-coupling of gate conductor line and active region in semiconductor devices
US20150194314A1 (en) Semiconductor device and method of fabricating the same
KR20120074850A (ko) 반도체 소자의 제조 방법
KR20120035017A (ko) 반도체 소자의 제조 방법
US20070221976A1 (en) Trench capacitor and fabrication method thereof
KR20120003422A (ko) 트랜지스터의 매몰 게이트 전극 및 그 형성방법
KR20140112935A (ko) 반도체 장치 및 그 제조 방법
CN111370422B (zh) 存储器结构及其制造方法
US6509216B2 (en) Memory structure with thin film transistor and method for fabricating the same
JP2008066715A (ja) 半導体装置及びその製造方法
TWI590419B (zh) 動態隨機存取記憶體結構及其製造方法
JP2007141889A (ja) 半導体装置およびその製造方法
US6670254B1 (en) Method of manufacturing semiconductor device with formation of a heavily doped region by implantation through an insulation layer
US11456304B2 (en) Semiconductor structure and forming method thereof
US11094795B2 (en) Semiconductor device and method for manufacturing the same
CN109585377B (zh) 半导体结构及其形成方法
CN100490057C (zh) 沟渠式电容器及其制造方法
KR20000035224A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant