CN106960847B - 用于制造存储器装置的方法 - Google Patents

用于制造存储器装置的方法 Download PDF

Info

Publication number
CN106960847B
CN106960847B CN201610240090.0A CN201610240090A CN106960847B CN 106960847 B CN106960847 B CN 106960847B CN 201610240090 A CN201610240090 A CN 201610240090A CN 106960847 B CN106960847 B CN 106960847B
Authority
CN
China
Prior art keywords
forming
contacts
layer
air gap
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610240090.0A
Other languages
English (en)
Other versions
CN106960847A (zh
Inventor
吴铁将
王文杰
杨胜威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN106960847A publication Critical patent/CN106960847A/zh
Application granted granted Critical
Publication of CN106960847B publication Critical patent/CN106960847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种存储器装置及其制造方法，此存储器装置包含：闸极结构、两个接点及顶层。闸极结构置于基板之上。两个接点置于相邻的闸极结构之间。顶层两个接点之上，以在两个接点之间定义一空间。借此，本发明的存储器装置，能降低或消除两个接点之间的电容耦合或寄生电容效应。

Description

用于制造存储器装置的方法
技术领域
本发明涉及一种存储器装置及其制造方法，且特别涉及一种具有介电层于接点之间的存储器装置及其制造方法。
背景技术
动态随机存储器(Dyanmic Random Access Memory，DRAM)是许多电子产品内的必要元件。为了增加组件密度以及提升动态随机存储器的整体性能，工业制造商不断地努力以缩小用于动态随机存储器的电晶体的尺寸。
随着电晶体的尺寸下降，元件之间的电容性耦合效应或单一接点中来自不同主动区域的信号之间的交互影响，将损坏储存的数据。因此，有必要发展出新颖的结构及其制造方法，以解决上述的问题。
发明内容
本发明的目的在于提供一种存储器装置及其制造方法，能降低或消除两个接点之间的电容耦合或寄生电容效应。
本发明提供一种存储器装置，其包含闸极结构置于基板之上、两个接点置于相邻的闸极结构之间，以及顶层置于两个接点上方。此顶层用以定义空间于两个接点之间。
根据本发明的一些实施例，空间填入气态材料，此气态材料包含空气、氧气、氮气、氩气、氦气或其任意的组合。
根据本发明的一些实施例，空间是真空。
根据本发明的一些实施例，空间填入介电材料。
根据本发明的一些实施例，基板包含具有第一主动区域及第二主动区域于其中的储存格单元。
根据本发明的一些实施例，闸极结构电气连接至第一主动区域。
根据本发明的一些实施例，每个接点各自电气连接至不同储存格单元的不同的第二主动区域。
根据本发明的一些实施例，存储器装置还包含气隙于接点与闸极结构之间。
根据本发明的一些实施例，存储器装置还包含介电层于接点的侧壁上。
根据本发明的一些实施例，存储器装置还包含第二介电层于闸极结构的侧壁上。
本发明提供一种制造存储器装置的方法，其包含：形成多个具有沟渠于其间的导电线；形成接点层于沟渠之中；以及形成垂直插入接点层的介电层。此介电层配置用以将接点层分成两个接点。
根据本发明的一些实施例，形成垂直插入于接点层之中的介电层，包含：在接点层之上形成具有开孔的硬遮罩层；通过开孔图案化接点层，以形成通孔于接点层之中；以及填入介电材料于通孔之中。
根据本发明的一些实施例，制造存储器装置的方法还包含在接点之间形成气隙。
根据本发明的一些实施例，在接点之间形成气隙，包含：去除介电层；以及在接点之上形成顶层，以形成气隙于接点之间。
根据本发明的一些实施例，去除介电层是借由干蚀刻、湿蚀刻、电浆蚀刻或其任意的组合的方式来进行。
根据本发明的一些实施例，制造存储器装置的方法还包含形成蚀刻停止层于介电层与接点之间。
根据本发明的一些实施例，制造存储器装置的方法还包含在导电线与接点之间形成第二气隙。
根据本发明的一些实施例，在导电线与接点之间形成第二气隙，包含：在导电线与接点之间形成氧化层；去除氧化层；以及在导电线及接点之上形成第二顶层，以在导电线与接点之间形成第二气隙。
根据本发明的一些实施例，制造存储器装置的方法还包含在氧化层的侧壁上形成第二蚀刻停止层。
与现有技术相比，本发明具有如下有益效果：本发明的存储器装置及其制造方法，能降低或消除两接点间的电容耦合或寄生电容效应。此外，具有气态材料的空隙所提供的应力松弛功能，可以改进记忆体装置的性能。
附图说明
当结合随附图式阅读时，自以下详细描述将很好地理解本发明的实施例。应注意，根据工业中的标准实务，图式中各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小图示特征的尺寸。
图1是根据一些实施例，一种用于制造存储器装置的方法的示意流程图。
图2至图11是根据一些实施例，在制造过程中不同阶段的存储器装置的示意横截面视图。
具体实施方式
以下公开内容提供许多不同实施例或实例，以便实施本发明的不同特征。下文描述组件及排列的特定实例以简化本发明。当然，此等实例仅为示例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且也可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本发明可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。
进一步地，为了便于描述，本文可使用空间相对性术语(诸如之下、下方、下部、上方、上部及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且因此可同样解读本文所使用的空间相对性描述词。
随着存储器装置尺寸的缩小，各种与存储器装置相关的特征也跟着缩小。其中一个特征是位于两个与主动区域(例如：源极或汲极)电器连接的接点间的接点间介电层。此接点间介电层为相邻的接点提供电气绝缘，且降低或阻止可能造成信号品质下降或损坏储存数据的电容耦合效应或寄生电容。然而，随着接点间介电层尺寸的下降，需要更低介电常数的层间介电层以提供上述的功能。
为了解决由与具有高介电常数的接点间介电层相关的元件特性所造成的上述问题，一个预防上述寄生电容效应是降低接点间介电层的介电常数。空气具有甚低于二氧化硅的介电常数。其中，二氧化硅的介电常数是3.9，而空气的介电常数约为1。因此，由空气所组成的接点间介电层可于两个接点之间，提供更佳的电气绝缘及更低的寄生电容效应。包含由空气所组成的接点介电层的存储器装置及其制造方法将于后详述之。
请参照图1，其是根据本发明内容的实施例，一种制造存储器装置的示意流程图。此流程图仅绘示完整制造过程的某些相关部分。可在图1所示的步骤进行前、进行期间与进行后提供额外的步骤，且如下所述的一些步骤可由本方法中额外的实施例所取代、删除或变动。步骤的顺序可自由交换。
如图1所示，提供一种制造具有接点间气隙的存储器装置的方法1000。在步骤1002中，提供基板，其包含第一闸极结构于其上和第二闸极结构于其中。在步骤1004中，在第一闸极结构的侧壁上形成氧化层。在步骤1006中，在氧化层的侧壁上形成间隔层。在步骤1008中，在间隔层之间形成凹陷接点层。在步骤1010中，在凹陷接点层之上并沿着间隔层的上部的外边缘形成硬遮罩。在步骤1012中，移除一部分无硬遮罩覆盖的凹陷接点层。在步骤1014中，沉积蚀刻停止层。在步骤1016中，进行平坦化工艺以暴露氧化层。在步骤1018中，移除氧化层以形成空间。在步骤1020中，沉积顶层以密封空间形成气隙。在另一方法2000中，添加额外的步骤于方法1000之中，此额外步骤包含步骤2015、步骤2017及步骤2019。在步骤2015中，沉积第二氧化层。在步骤2017中，进行平坦化工艺以暴露氧化层及第二氧化层。在步骤2019中，移除氧化层及第二氧化层以形成空间。现在，先讨论方法1000如下。
请参照图1及图2，方法1000起始于步骤1002，其是提供基板110，其具有第一闸极结构170于其上和第二闸极结构120于其中。基板110可包含主体硅基板(bulk siliconsubstrate)。或者，基板110可能包含基本半导体(例如：晶体结构的硅或锗)或化合物半导体，例如：锗化硅、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟和/或其任意的组合。基板110也可包含绝缘层覆硅(silicon-on-insulator，SOI)基板。一般来说，SOI基板包含一层具有半导体材料(例如：硅、锗、锗化硅、绝缘层覆锗化硅或其任意的组合)的层。可借由氧离子植入硅晶隔离法(SIMOX)、晶圆贴合(bonding)和/或其他适合的方法来制造绝缘层覆硅(SOI)基板。
此外，基板110可能包含第一主动区域130、第二主动区域140及浅沟槽隔离112。第一主动区域130及第二主动区域140是交错置于基板110中，且由浅沟槽隔离112及第二闸极结构120所隔离。第二闸极结构120将于后描述之。可借由任何适合的工艺，在第一主动区域130及第二主动区域140中掺杂一个或多个杂质，以形成N型掺杂区域或P型掺杂区域，其种类依照设计需求而定。举例来说，N型掺杂区域可能包含N型掺杂质，例如：磷(P)、砷(As)、锑(Sb)、铋(Bi)、硒(Se)、碲(Te)及其任意的组合。而P型掺杂区域可能包含P型掺杂质，例如：硼(B)、二氟化硼(BF2)及其任意的组合。在一些实施例中，第一主动区域130及第二主动区域140可包含淡掺杂汲极(LDD)区域。
请再参照图2，第二闸极结构120置于基板110中，且位于第一主动区域130及第二主动区域140之间。由于第二闸极结构120置于基板110之中，以上描述的实施例中的存储器装置也可称作凹槽存取元件(recess access device，RAD)。当一偏压被施加于第二闸极结构120时，通道可形成于基板110内并且位于第二闸极结构120的周围。电流可以经由通道在第一主动区域130与第二主动区域140之间流动。第二闸极结构120可为单层或多层结构。在本实施例中，第二闸极结构120是多层结构，且包含第一部分122、第二部分124及选择性的第二介电柱126。第一部分122及第二部分124可各自含有一材料选自一组合，其包含但不局限于：银(Ag)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、铝(Al)、镍(Ni)、钌(Ru)、钯(Pd)、铂(Pt)、锰(Mn)、氮化钨(WN)、氮化钛(TiN)、氮化钽(TaN)、氮化铝(AlN)、硅化钨(WSi)、氮化钼(MoN)、硅化镍(Ni2Si)、硅化钛(TiSi2)、铝化钛(TiAl)、砷(As)掺杂的多晶硅、氮化锆(ZrN)、TaC、TaCN、TaSiN、TiAlN及其任意的组合。第二闸极结构120可借由原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其他适合的工艺来形成。在一些实施例中，存储器装置可能应用双闸极系统。在一些实施例中，第二介电柱126可选择性形成于第二闸极结构120的上部。第二介电柱126用作一绝缘层或一隔离层，以将第二闸极结构120的导电部分自第一闸极结构170隔离开来。第一闸极结构将于后叙述之。第二介电柱126可包含氧化物、氮化物、氮氧化物或其他适合的材料。在一些实施例中，第二介电柱126包含气隙，以降低介电常数并提供更佳的电性绝缘效果。
第二闸极结构120可能还包含第二闸极介电层128，其置于第二闸极结构120的周围且空间上将第二闸极结构120隔离自第一主动区域130及第二主动区域140。更详细地说，第二闸极介电层128配置用以隔离第二闸极结构120，以避免漏电流自第二闸极结构120流入第一主动区域130、第二主动区域140及基板110。因此，第二闸极介电层128用作绝缘层或隔离层，且可包含任何适合的绝缘材料。举例来说，但不局限于：氧化镧(LaO)、一氧化铝(AlO)、氧化锆(ZrO)、氧化钛(TiO)、氧化钽(Ta2O5)、氧化钇(Y2O3)、钛酸锶(SrTiO3，STO)、钛酸钡(BaTiO3，BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、((Ba,Sr)TiO3，BST)、氧化铝(Al2O3、氮化硅(Si3N4)、氮氧化硅(silicon oxynitrides，SiON)、二氧化硅(SiO2)、低介电常数材料及其任意的组合。此处所称的低介电常数材料是指其介电常数(K)低于3.9(二氧化硅的K值)。在一些实施例中，第二闸极介电层128可借由原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)或其他适合的工艺来形成。
此外，浅沟槽隔离112可形成于基板110之中，且介于两个相邻记忆单元(未图示)之间。在一些实施例中，浅沟槽隔离112可能包含介电材料，例如：二氧化硅、氮化物、氮氧化物或类似于前述的第二闸极介电层128的材料。在一些实施例中，浅沟槽隔离112可能借由任何氧化工艺所形成，例如：在含有氧气、水气、一氧化氮或其组合的气氛中进行湿氧化或干氧化。或是借由使用四乙氧基硅烷(TEOS)及氧作为作为反应源的化学气相沉积(CVD)技术。
请再参照图2，第一闸极结构170形成于基板110之上，且与第一主动区域130电气相连。第一闸极结构170可能为导电线，例如：数位线(digital line)、字元线(word line)或位元线(bit line)。在一些实施例中，第一闸极结构170可为单层结构或由多晶硅、金属和介电材料的堆叠所组成的多层结构。在本实施例中，第一闸极结构170包含多晶硅层171、多个金属层172、173、174及介电帽盖175。介电帽盖175是选择性形成于金属层174的顶表面上。在一些实施例中，第一闸极结构170仅简单包含多晶硅层、金属层及选择性的介电帽盖。金属层172、173、174可能包含类似于前述的第一部分122的材料。介电帽盖175可能包含类似于前述的第二闸极介电层128的材料，且用作绝缘层，以阻止漏电流自金属层174流出。
此外，侧壁间隔物178可能形成于第一闸极结构170的侧壁上。在一些实施例中，侧壁间隔物178可能覆盖第一闸极结构170的顶表面，如图2所示。侧壁间隔物178可能由氧化物、氮化物、氮氧化物或其他适合的材料所制成，且用作第一闸极结构170的绝缘层或蚀刻停止层。除此之外，选择性形成由氧化物、氮化物、氮氧化物或其他适合的材料所组成的第一介电柱190于第一闸极结构170之上，以形成设计中的结构或应用于特殊的工艺里。
请参照图1及图3，方法1000进行至步骤1004，其是沿着侧壁间隔物178的侧壁，形成氧化层220。如图3所示，氧化层220可能借由下述的一系列工艺所形成。首先，沉积氧化层(未标示)于基板110之上，此氧化层填满位于两侧壁间隔物178间的沟渠202，并覆盖第一介电柱190的顶表面。接着，进行光蚀刻微影技术。此光蚀刻微影技术包含沉积光阻层(未标示)于氧化层之上、图案化此光阻层和去除部分的光阻层以形成开孔(未标示)。然后，借由适合的工艺(例如但不局限于：干蚀刻、湿蚀刻或电浆蚀刻)，通过开孔以去除一部分未由图案化的光阻层所覆盖的氧化层。因而形成氧化层220于侧壁间隔物178的侧壁上。氧化层220可能包含二氧化硅或其他适合的材料。值得注意的是，将在后详述的步骤中，去除氧化层220以形成空间。在其他实施例中，氧化层220可能于沟渠202的范围内，形成于一部分的基板110的顶表面之上。在又另一实施力中，氧化层220可能形成于第一介电柱190的顶表面之上。在一些实施例中，在沉积氧化层220之前，借由选择性移除第二介电柱126，以形成氧化层220于第二介电柱126之中。换句话说，借由调整氧化层220的位置及形状，可调整后述步骤中将形成的空间(气隙的前驱结构)的位置及形状。
请参照图1及图4，方法1000进行至步骤1006，其是形成间隔物层230于氧化层220的侧壁上。如图4所示，间隔物层230可能借由下述的一系列工艺所形成。首先，沉积间隔物层(未标示)于基板110之上，此间隔物层填满位于两氧化层220间的沟渠202，并覆盖第一介电柱190的顶表面。接着，进行光蚀刻微影技术。此光蚀刻微影技术包含沉积光阻层(未标示)于间隔物层之上、图案化此光阻层和去除部分的光阻层以形成开孔(未标示)。然后，借由适合的工艺(例如但不局限于：干蚀刻、湿蚀刻或电浆蚀刻)，通过开孔以去除一部分未由图案化的光阻层所覆盖的间隔物层。因而形成间隔物层230于氧化层220的侧壁上。间隔物层230可能包含氮化物或类似于前述的侧壁间隔物178的材料。值得注意的是，间隔物层230在后述的去除氧化层220的蚀刻工艺中，用作保护层或蚀刻停止层。
请参照图1及图5，方法1000进行至步骤1008，其是形成凹陷接点层240于沟渠202之中。如图5所示，可借由沉积接点层(未标示)于沟渠202之中并凹陷此接点层以形成凹陷接点层240。在本实施例中，过度填满接点层于沟渠202之中，接着进行去除工艺，例如但不局限于：化学机械研磨(CMP)、湿蚀刻、干蚀刻、电浆蚀刻或其组合，以暴露第一介电柱190、氧化层220及间隔物层230。然后，沉积光阻层(未标示)并通过光蚀刻微影技术，图案化此光阻层以形成开孔(未标示)。最后，借由适合的工艺(如：干蚀刻、湿蚀刻或电浆蚀刻)，通过开孔，凹陷接点层以形成凹陷接点层240。凹陷接点层240可能包含多晶硅或其他适合的材料。在一些实施例中，具有多晶硅的凹陷接点层240可能掺杂N型掺杂质(如：P、As、Sb、Bi、Se或Te)或P型掺杂质(如：B或BF2)，以提升其电导度。
请参照图1及图6，方法1000进行至步骤1010，其是在凹陷接点层240之上形成硬罩幕250，且沿着间隔物层230的上部的外边缘。如图6所示，硬罩幕250可由下列方式形成。可在沟渠202范围内，沉积硬罩幕层(未标示)于凹陷接点层240之上。接着，沉积光阻层(未标示)于硬罩幕层之上。通过光蚀刻微影技术，图案化此光阻层，以形成开孔(未标示)。接着通过此开孔，去除部分的硬罩幕层以暴露凹陷接点层240。值得注意的是，硬罩幕250的厚度W定义将于后叙述的接点的厚度。而硬罩幕250间的距离则定义将于后叙述的第二气隙的最大厚度。如在该领域具通常知识者所知，接点的厚度及接点间介电层的厚度(即第二气隙的厚度)对于存储器装置的性能具有重大的影响。举例来说，不足的接点间介电层的厚度(即第二气隙的厚度)可能导致两接点间产生寄生电容。而不足的接点厚度可能导致其电阻率上升。因此，借由适当调整硬罩幕250的厚度W以得到理想的接点厚度及接点间介电层的厚度(即第二气隙的厚度)，进而达到更佳的存储器装置性能。
请参照图1及图7，方法1000进行至步骤1012，其是移除部分的凹陷接点层240以暴露基板110，并形成接点242。如图7所示，在沟渠202内，借由适合的工艺(如：干蚀刻、湿蚀刻或电浆蚀刻)，去除部分的凹陷接点层240，以暴露基板110。因而形成接点242于间隔物层230的侧壁上，且位于硬罩幕250的正下方。换句话说，接点242与硬罩幕250成一直线，并具有相同的厚度W。在本实施例中，每个接点242各别与不同记忆单元的不同的第二主动区域140电气相连。在其他实施例中，依照设计需求，接点242可能与不同类型的主动区域电气相连。值得注意的是，每个接点242是彼此分开，使得每个接点242能独立运作，而不受与不同记忆单元的不同主动区域电气相连的接点间的交互影响的干扰。因此，能改善不同记忆单元的信号传输或数据储存的状况。
请参照图1及图8，方法1000进行至步骤1014，其是沉积蚀刻停止层260于基板110之上。如图8所示，蚀刻停止层260覆盖着基板110、第一介电柱190、氧化层220、间隔物层230及硬罩幕250的顶表面，同时也覆盖接点242及硬罩幕250的侧壁。蚀刻停止层260在后述的蚀刻工艺中，提供保护作用予基板110及接点242。此外，蚀刻停止层260也定义形成于沟渠202的接点间介电层(即第二气隙)的厚度。在本实施例中，适当选择蚀刻停止层260的厚度以在后述的蚀刻工艺中，提供足够的保护效果予基板110及接点242。在一些实施例中，在后述的蚀刻工艺中，不移除蚀刻停止层260填满沟渠202，而将其用作接点间介电层。蚀刻停止层260可由氧化物、氮化物、氮氧化物或其他适合的材料所组成。在一些实施例中，蚀刻停止层260可包含介电材料，且可视为介电层。
请参照图1及图9C，方法1000进行至步骤1016，其是将存储器装置的上部去除掉以暴露氧化层220。在本实施例中，可借由进行适合的工艺(如：化学机械研磨或蚀刻工艺)，暴露氧化层220及介电帽盖175。在一些实施例中，依照设计的需求，可能暴露一部分的金属层172、173、174或多晶硅层171。将在后述的工艺中，移除氧化层220以形成气隙。
请参照图1及图10，方法1000进行至步骤1018，其是移除氧化层220以形成空间304。如图10所示，可借由选择性蚀刻工艺，直接移除氧化层220。其中，此选择性蚀刻相对于其他元件(如介电帽盖175)，对氧化层220具选择性。去除氧化层220之后，便形成空间304。且前述的沟渠202称作空间302。空间304及302将在后述的工艺中，形成气隙，其将在后详述之。在本实施例中，在去除氧化层220之前，进行光蚀刻微影技术。此光蚀刻微影技术包含沉积光阻层(未标示)并图案化此光阻层，以形成具有开孔(未标示)于氧化层的正上方的图案化光阻层。接着进行选择性干蚀刻或选择性湿蚀刻，以选择性蚀刻氧化层220。值得注意的是，前述的蚀刻停止层260保护接点242免于蚀刻掉。值得注意的是，进行CMP工艺以暴露氧化层220并随后去除此氧化层220，提供一种简单且易于控制的气隙形成方法，而无须高复杂度的多步骤工艺。此外，形成的气隙具有预定的形状(如：在剖面图中呈长方形)，且可简易且精准地控制此形状。
请参照图1及图11，方法1000进行至步骤1020，其是沉积顶层262，以密封空间304及302而形成气隙404及第二气隙402。如图11所示，第二气隙402隙形成于接点242之间，而气隙404则形成于接点242及第一闸极结构170之间。在本实施例中，顶层262、间隔物层230及侧壁间隔物178是由相同的材料所组成，故无明显的界线于顶层262、间隔物层230及侧壁间隔物178之间。在其他实施例中，依照设计需求，顶层262、间隔物层230及侧壁间隔物178可包含不同的材料。形成的气隙404及第二气隙402包含空气于其中。具有气态材料的气隙404及第二气隙402所提供的应力松弛功能，较填充固态材料的通常结构为佳。在一些实施例中，可在沉积顶层262前，填满介电材料于空间302之中，以形成接点间介电层。在一些实施例中，可在沉积顶层262前，填入氮气、氦气、氩气或其他适合的气体于空间302和304之中，或将其抽为真空。此外，仅需顶层262而无须其他可能具有不规则形状或突出角于其上部的密封层，便可密封且定义出气隙。换句话说，形成的气隙具有完整的形状(如：在剖面图上呈长方形)，而无任何的突出角或不规则的侧壁，因而能增加存储器装置的稳定度并简化工艺步骤。
另一方面，另一方法2000新增有关额外氧化层的额外步骤在前述的方法1000中。方法2000起始于图8中的存储器装置，并接续于方法1000的步骤1014之后。
请参照图1及图9A，方法2000进行至步骤2015，其是在形成蚀刻停止层260后，在蚀刻停止层260之上沉积第二氧化层280，并填满沟渠202。在本实施例中，第二氧化层280具有与氧化层220相同的材料。在其他实施例中，第二氧化层280可能包含与氧化层220不同的材料。在其他实施例中，第二氧化层280可包含其他介电材料。
请参照图1及图9B，方法2000进行至步骤2017，其是进行平坦化工艺以暴露第二氧化层280及氧化层220。如前所述，平坦化工艺可能包含化学机械研磨(CMP)、干蚀刻、湿蚀刻、电浆蚀刻或其任意的组合。如前所述，本发明内容的制造方法提供一种简单且易于控制的方法，以形成气隙于存储器装置中。在本发明内容中，在形成所有的层和结构之后，借由平坦化工艺以暴露已计划移除并形成气隙的部分。因此，随后的去除工艺能简单且直接地移除此暴露的部分以形成气隙。借由使用本发明内容的方法，可提升存储器装置的稳定性，并扩大工艺视窗。
请参照图1及图10，方法2000进行至步骤2019，其是去除第二氧化层280及氧化层220。如图10所示，可借由前述步骤1018中的选择性蚀刻工艺，移除氧化层220及第二氧化层280，以形成空间302及304。如前所述，第二氧化层280形成第二气隙402，而氧化层220则形成气隙404。值得注意的是，在方法2000中，沟渠202内的第二氧化层280提供更佳的保护予沟渠202内的蚀刻停止层260。换句话说，在步骤1018的移除氧化层220的工艺中，沟渠202范围内的蚀刻停止层260可能会过度蚀刻而暴露基板110和/或浅沟槽隔离112，将对存储器装置造成损坏。因此，第二氧化层280提供更均匀的蚀刻速率并扩大工艺视窗。在本实施例中，借由方法2000所制造出的存储器装置，与方法1000所制造出的存储器装置具有相同的结构，如图11所示。值得注意的是，可借由在沉积另一蚀刻停止层于第二氧化层280之上，以保留而不去除第二氧化层280。借由保留第二氧化层280而使其形成接点242间的介电层。
值得注意的是，在现实的应用中，图11的存储器装置可能包含各种其他的层、结构、特征等。也就是说，图11的基本且示意性的存储器装置仅提供用于说明本发明。因此，不应从图11所架构及描述的存储器装置来限制本发明内容的范围。
以上所讨论的本发明内容的各实施例具有现有存储器装置与工艺所没有的优点，其优点总结如下。本发明的存储器装置是一新颖的结构，其应用接点间介电层于相邻的接点之间，以降低来自不同记忆单元的不同主动区域的信号间的交互影响，进而避免储存数据的损坏或运作效率的降低。此外，本发明内容更将接点间介电层的固态介电材料取代为气态材料的空隙或使其为真空状态，以增加其电绝缘性质。因而能降低或消除两个接点间的电容耦合或寄生电容效应。此外，具有气态材料的空隙所提供的应力松弛功能，较填充固态材料的通常结构为佳。因此，可以改进存储器装置的性能。
上文概述若干实施例的特征，使得熟习本领域技术人员可更好地理解本发明的是实力。熟习本领域技术人员应了解，可轻易使用本发明作为设计或修改其他工艺及结构的基础，以便实施本文所介绍的实施例的相同目的及/或实现相同优势。熟习本领域技术人员也应认识到，此类等效结构并未脱离本发明的精神及范畴，且可在不脱离本发明的精神及范畴的情况下产生本文的各种变化、替代及更改。

Claims (13)

1.一种制造存储器装置的方法，所述方法包含：
在基板中形成浅沟槽隔离区域；
在所述基板中形成至少一个凹陷闸极结构，所述凹陷闸极结构与所述浅沟槽隔离区域横向相邻且在其外部；
在所述基板上形成导电线，所述导电线具有在其间横向延伸的沟渠；
在形成所述浅沟槽隔离区域后，在所述沟渠之中形成接点材料；
移除所述接点材料的一部分以形成开孔以暴露所述基板；
在移除所述接点材料的所述部分之后，形成介电材料，所述介电材料在所述浅沟槽隔离区域上方且在所述接点材料的相对的部分之间垂直延伸，所述介电材料经配置以将所述接点材料分隔成两个分开的接点，其中所述导电线的上表面和所述两个分开的接点实质上彼此共面；
在所述导电线的所述上表面和所述两个分开的接点上方直接形成单一的顶层材料；
形成第一气隙，所述第一气隙在所述浅沟槽隔离区域中的一者的上方且在所述两个分开的接点之间，其中在所述两个分开的接点之间形成所述第一气隙包含将所述介电材料全部去除；以及
形成第二气隙，所述第二气隙在所述导电线中的一个导电线和所述两个分开的接点中的一个接点之间，其中所述第二气隙与所述至少一个凹陷闸极结构直接物理接触。
2.如权利要求1所述的方法，其中形成在所述接点材料的所述相对的部分之间垂直延伸的所述介电材料包含：
在所述接点材料之上形成具有开孔的硬遮罩；
通过所述硬遮罩的所述开孔图案化所述接点材料以在所述接点材料之中形成所述开孔；以及
在所述开孔之中填入所述介电材料。
3.如权利要求1所述的方法，其中在所述两个分开的接点之间形成所述第一气隙包含：
在所述两个分开的接点之上形成所述单一的顶层材料以在所述两个分开的接点之间形成所述第一气隙。
4.如权利要求3所述的方法，其中去除所述介电材料是借由干蚀刻、湿蚀刻、电浆蚀刻或其组合的方式来进行。
5.如权利要求1所述的方法，其进一步包括在所述介电材料与所述两个分开的接点中的一个接点之间形成蚀刻停止材料。
6.如权利要求1所述的方法，其中在所述导电线与所述接点之间形成所述第二气隙包含：
在所述导电线与所述接点之间形成氧化材料；
去除所述氧化材料；以及
在所述导电线及所述接点之上形成所述单一的顶层材料以在所述导电线与所述接点之间形成所述第二气隙。
7.如权利要求6所述的方法，其进一步包括在所述氧化材料的侧壁上形成第二蚀刻停止材料。
8.一种形成微电子装置的方法，所述方法包括：
在基板中形成浅沟槽隔离区域；
在所述基板上形成第一闸极结构和在所述基板中形成第二闸极结构，所述第二闸极结构与所述浅沟槽隔离区域横向相邻且在其外部；
在此之后，在位于所述基板上的导电线之间横向延伸的沟渠中形成接触材料；
移除所述接触材料的一部分以暴露所述基板并形成两个接点，所述两个接点中的每一个接点经定位以接近相应导电线，且所述导电线的上表面和所述两个接点实质上彼此共面；
在移除所述接触材料的所述部分之后，在所述两个接点之间垂直插入介电材料以将所述两个接点彼此分开，所述介电材料形成在所述浅沟槽隔离区域上方；且
在所述导电线和所述两个接点上方直接形成单一的顶层材料以形成在所述两个接点之间的第一气隙和在所述两个接点中的一个接点与所述相应导电线之间的第二气隙，其中位于所述两个接点之间的所述第一气隙在所述浅沟槽隔离区域中的一者的上方，其中形成位于分开的所述两个接点之间的所述第一气隙包含将所述介电材料全部去除，并且其中所述第二气隙与所述第二闸极结构直接物理接触。
9.如权利要求8所述的方法，其中形成所述第一闸极结构和所述第二闸极结构包括形成单层结构或多层结构中的至少一者。
10.如权利要求8所述的方法，其中形成所述第一闸极结构包括形成字线或位线中的至少一者。
11.如权利要求8所述的方法，其中在所述两个接点之间垂直插入所述介电材料包括在所述基板的至少一部分上形成所述介电材料。
12.如权利要求8所述的方法，其进一步包括在所述介电材料与分开的所述两个接点中的一个接点之间形成另一介电材料。
13.如权利要求12所述的方法，其进一步包括在形成所述单一的顶层材料之前选择性地移除所述另一介电材料的至少一部分以形成开孔。
CN201610240090.0A 2016-01-12 2016-04-18 用于制造存储器装置的方法 Active CN106960847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/993,099 US10388564B2 (en) 2016-01-12 2016-01-12 Method for fabricating a memory device having two contacts
US14/993,099 2016-01-12

Publications (2)

Publication Number Publication Date
CN106960847A CN106960847A (zh) 2017-07-18
CN106960847B true CN106960847B (zh) 2022-01-04

Family

ID=59275098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610240090.0A Active CN106960847B (zh) 2016-01-12 2016-04-18 用于制造存储器装置的方法

Country Status (3)

Country Link
US (2) US10388564B2 (zh)
CN (1) CN106960847B (zh)
TW (1) TWI619229B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510860B2 (en) 2017-08-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
CN107546226A (zh) * 2017-09-29 2018-01-05 睿力集成电路有限公司 存储器及其制造方法
EP3762968A1 (en) * 2018-03-06 2021-01-13 ABB Power Grids Switzerland AG High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same
US10707215B2 (en) * 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems
CN109712975B (zh) * 2019-01-22 2020-12-04 上海华虹宏力半导体制造有限公司 多级连半导体结构及其形成方法
TWI692078B (zh) * 2019-03-29 2020-04-21 華邦電子股份有限公司 記憶體結構及其製造方法
CN112885833B (zh) * 2019-11-29 2022-09-27 长鑫存储技术有限公司 半导体器件及其制作方法
US11227865B2 (en) * 2020-02-05 2022-01-18 Nanya Technology Corporation Semiconductor device having buried word line and method of manufacturing the same
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void
US20220384191A1 (en) * 2021-05-27 2022-12-01 Fujian Jinhua Integrated Circuit Co., Ltd. Dynamic random access memory and method for forming the same
KR20230069477A (ko) * 2021-11-12 2023-05-19 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489866A (zh) * 2012-06-07 2014-01-01 爱思开海力士有限公司 具有用于覆盖气隙的间隔件的半导体器件及其制造方法
US20150262860A1 (en) * 2014-03-14 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Semiconductor Integrated Circuit Fabrication
US20150371946A1 (en) * 2013-02-08 2015-12-24 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6150687A (en) * 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6875660B2 (en) * 2003-02-26 2005-04-05 Powerchip Semiconductor Corp. Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode
US7772702B2 (en) * 2006-09-21 2010-08-10 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
EP2374152A1 (en) 2008-12-08 2011-10-12 Nxp B.V. Method of manufacturing a tunnel transistor and ic comprising the same
KR101570044B1 (ko) * 2009-03-17 2015-11-20 삼성전자주식회사 저저항의 매립형 금속 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법
JP5506036B2 (ja) * 2010-03-02 2014-05-28 古河電気工業株式会社 半導体トランジスタ
US8778749B2 (en) 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
US20120199886A1 (en) 2011-02-03 2012-08-09 International Business Machines Corporation Sealed air gap for semiconductor chip
KR20120123943A (ko) * 2011-05-02 2012-11-12 에스케이하이닉스 주식회사 반도체 소자, 반도체 모듈, 반도체 시스템 및 반도체 소자의 제조 방법
US8471343B2 (en) * 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild
US8637930B2 (en) * 2011-10-13 2014-01-28 International Business Machines Company FinFET parasitic capacitance reduction using air gap
KR101912947B1 (ko) * 2011-11-09 2018-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR101917815B1 (ko) 2012-05-31 2018-11-13 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140086645A (ko) 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102037063B1 (ko) * 2013-03-15 2019-11-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2014222699A (ja) 2013-05-13 2014-11-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
KR102076060B1 (ko) 2013-06-10 2020-02-11 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 이의 제조 방법
JP6422241B2 (ja) * 2013-07-30 2018-11-14 株式会社山田製作所 オイルポンプ
KR102251816B1 (ko) * 2014-01-28 2021-05-13 삼성전자주식회사 랜딩 패드를 구비하는 반도체 소자
US9768058B2 (en) 2015-08-10 2017-09-19 Globalfoundries Inc. Methods of forming air gaps in metallization layers on integrated circuit products
KR20170082732A (ko) * 2016-01-07 2017-07-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9419001B1 (en) * 2016-01-15 2016-08-16 Inotera Memories, Inc. Method for forming cell contact

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489866A (zh) * 2012-06-07 2014-01-01 爱思开海力士有限公司 具有用于覆盖气隙的间隔件的半导体器件及其制造方法
US20150371946A1 (en) * 2013-02-08 2015-12-24 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing same
US20150262860A1 (en) * 2014-03-14 2015-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Semiconductor Integrated Circuit Fabrication

Also Published As

Publication number Publication date
US10388564B2 (en) 2019-08-20
US10854514B2 (en) 2020-12-01
US20190252251A1 (en) 2019-08-15
US20170200722A1 (en) 2017-07-13
CN106960847A (zh) 2017-07-18
TWI619229B (zh) 2018-03-21
TW201725701A (zh) 2017-07-16

Similar Documents

Publication Publication Date Title
CN106960847B (zh) 用于制造存储器装置的方法
US8765546B1 (en) Method for fabricating fin-shaped field-effect transistor
CN106803484B (zh) 半导体元件及其制作方法
US9704970B2 (en) Semiconductor device and fabricating method thereof
CN106684041B (zh) 半导体元件及其制作方法
US9059090B2 (en) Semiconductor device and method for fabricating the same
JP2007505482A (ja) 集積回路のトランジスタにおける金属ゲート構造および形成方法（高性能デバイスの金属置換ゲートのための構造および方法）
US9117886B2 (en) Method for fabricating a semiconductor device by forming and removing a dummy gate structure
CN105826174B (zh) 半导体装置及其制作方法
US10283617B1 (en) Hybrid spacer integration for field-effect transistors
CN109643716B (zh) 三维存储设备及其制造方法
US11152213B2 (en) Transistor device with ultra low-k self aligned contact cap and ultra low-k spacer
TW201543679A (zh) 半導體裝置結構及其製造方法
US20240170536A1 (en) Semiconductor device and method
US10978574B2 (en) Floating gate prevention and capacitance reduction in semiconductor devices
CN109037046B (zh) 金属栅极、半导体器件及其制造方法
CN108666267B (zh) 半导体结构及其形成方法
KR102611247B1 (ko) 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법
CN110828377B (zh) 一种具有不对称功函数金属层的半导体元件
CN115997275A (zh) 半导体结构及其形成方法
US20230299075A1 (en) Semiconductor structure and method for forming same
US11855186B2 (en) Semiconductor device and manufacturing method thereof
US10388570B2 (en) Substrate with a fin region comprising a stepped height structure
US20220059539A1 (en) Semiconductor structure and method for preparaing same
US20240088263A1 (en) Manufacturing method of integrated circuit device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant