ITUB20155503A1 - Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica - Google Patents

Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica Download PDF

Info

Publication number
ITUB20155503A1
ITUB20155503A1 ITUB2015A005503A ITUB20155503A ITUB20155503A1 IT UB20155503 A1 ITUB20155503 A1 IT UB20155503A1 IT UB2015A005503 A ITUB2015A005503 A IT UB2015A005503A IT UB20155503 A ITUB20155503 A IT UB20155503A IT UB20155503 A1 ITUB20155503 A1 IT UB20155503A1
Authority
IT
Italy
Prior art keywords
layer
heterojunction structure
semiconductor body
hemt transistor
barrier layer
Prior art date
Application number
ITUB2015A005503A
Other languages
English (en)
Inventor
Ferdinando Iucolano
Andrea Severino
Maria Concetta Nicotra
Alfonso Patti
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A005503A priority Critical patent/ITUB20155503A1/it
Priority to US15/156,740 priority patent/US9882040B2/en
Priority to CN201620488509.XU priority patent/CN206059396U/zh
Priority to CN201610355310.4A priority patent/CN106711038A/zh
Priority to DE102016109876.0A priority patent/DE102016109876B4/de
Publication of ITUB20155503A1 publication Critical patent/ITUB20155503A1/it
Priority to US15/832,680 priority patent/US10032898B2/en
Priority to US16/020,807 priority patent/US10396192B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: "METODO DI FABBRICAZIONE DI UN TRANSISTORE HEMT E TRANSISTORE HEMT CON MIGLIORATA MOBILITA' ELETTRONICA"
La presente invenzione è relativa ad un metodo di fabbricazione di un dispositivo elettronico , in particolare un transistore HEMT , e al dispositivo elettronico così ottenuto ,
Sono noti transistori HEMT con eterostruttura, in particolare in nitruro di gallio (GaN) e nitruro di gallio e alluminio (AlGaN) . Ad esempio, dispositivi HEMTs sono apprezzati per l' utilizzo come interruttori di potenza ( "power switches" ) grazie alla loro elevata soglia di rottura ("breakdown") . Inoltre, 1'elevata densità di corrente nel canale conduttivo del transistore HEMT consente di ottenere una bassa resistenza del canale conduttivo in stato acceso ( "ON-state resistance" o semplicemente R0N)
Per favorire 1'utilizzo di transistori HEMTs in applicazioni ad alta potenza, sono stati introdotti transistori HEMTs a canale normalmente spento ( "normallyoff "). Dispositivi HEMT con terminale di porta recesso ("recessed-gate") si sono dimostrati particolarmente vantaggiosi per l'uso come transistori a canale normalmente spento. Un dispositivo di guesto tipo è ad esempio noto da Wantae Lim et al., "Normally-Gff Operation of Recessed-Gate AlGaN/GaN HFETs for High Power Applications", Electrochem. Solid-State Lett. 2011, volume 14, issue 5, H205-H207.
Questo transistore HEMT presenta una trincea di gate che si estende in profondità nell'eterostruttura fino a raggiungere lo strato di GaN. In tale trincea si estende la metallizzazione di gate, che è separata dagli strati di AlGaN/GaN formanti 1'eterostruttura mediante uno strato di dielettrico di gate. La formazione della trincea di gate avviene mediante fasi note di attacco chimico (etching) e genera difettosità morfologiche di vario tipo, guali ad esempio corrugamenti superficiali anche estesi o in generali danni generati dalla fase di etching (guali, ad esempio, depressioni o protuberanze),
Uno dei passi critici nella fabbricazione di transistori HEMT con terminale di gate recesso risiede proprio nella minimizzazione delle difettosità all'interfaccia tra lo strato semiconduttore di GaN appartenente all'eterostruttura e il dielettrico di gate. La presenza di tali difettosità, infatti, è causa di svariati problemi tra cui ridotta tensione di soglia, elevato segnale di rumore, elevata resistenza in stato acceso, ed in generale una riduzione delle prestazioni del dispositivo.
Al fine di ridurre le summenzionate difettosità di interfaccia, sono riportate in letteratura numerose tecniche, tra cui una pulizia della trincea precedentemente alla fase di deposito del dielettrico e della metallizzazione di gate.
La pulizia della trincea può avvenire mediante 1'uso di una soluzione Piranha e di acido fluoridrico (HF), come insegnato da Neeraj Nepal in "Assessment of GaN Surface Pretreatment for Atomic Layer Deposited Highie Dielectrics", Applied Physics Express, Volume 4, Number 5, 2011.
Un altro metodo di tipo noto prevede l'utilizzo di TMAH (idrossido di tetrametilammonio), come suggerito da Ki-Won Kim et al., "Effects of TMAH Treatment on Device Performance of Normally Off A1203/GaN MOSFET" , IEEE Electron Device Letters, Volume 32, Issue 10, october 2011, con la finalità di ridurre la rugosità della superficie esposta nella trincea e eliminare i danni superficiali derivanti da un attacco aggressivo mediante plasma durante la fase di formazione della trincea stessa.
Sebbene i metodi sopra indicati consentano di ottenere un miglioramento delle prestazioni, la mobilità per effetto di campo ( "field-effect mobility" ) è relativamente bassa (<60 cm<2>/Vs).
Altri metodi proposti prevedono un trattamento termico ad elevata temperatura (600-900 °C) della superficie di GaN esposta attraverso la trincea, per limitare 1'assorbimento di contaminanti , quali ossigeno e carbonio . Un risultato ottimo, in termini di mancato assorbimento, è ottenuto con temperature pari a 950 °C. Tuttavia, un trattamento termico a questa temperatura può causare seri danni alla superficie esposta di GaN.
E quindi sentita la necessità di fornire un metodo di fabbricazione di un transistore HEMT , ed un transistore HEMT , alternativi a quanto proposto nello stato della tecnica, e che superino gli inconvenienti sopra esposti.
Secondo la presente invenzione sono quindi forniti ( "provided") un metodo di fabbricazione di un transistore HEMT , ed un transistore HEMT, come definiti nelle rivendicazioni allegate ,
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite , a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
la figura 1 mostra un transistore HEMT tipo normalmente acceso ( "normally on"), secondo una forma di realizzazione della presente divulgazione;
- la figura 2 mostra un transistore HEMT tipo normalmente spento ( "normally off "), secondo una ulteriore forma di realizzazione della presente divulgazione;
- le figure 3A-3G mostrano fasi di fabbricazione del transistore HEMT di figura 1;
- le figure 4A-4F mostrano fasi di fabbricazione del transistore HEMT di figura 2;
- la figura 5 mostra 1'andamento della mobilità elettronica nel transistore HEMT di figura 2; e
- la figura 6 mostra un transistore HEMT tipo normalmente spento ( "normally off "), secondo una ulteriore forma di realizzazione della presente divulgazione.
La figura 1 mostra, in un sistema triassiale di assi X, Y, Z ortogonali tra loro, un dispositivo HEMT 1 di tipo normalmente acceso ( "normally-on"), basato su nitruro di gallio, include un substrato 2, ad esempio di silicio, o carburo di silicio (SiC) o zaffiro (AI2O3) ;uno strato di canale 4, di nitruro di gallio (GaN) intrinseco, estendentesi sopra il substrato 2 e avente spessore compreso tra circa 10 nm e 10 μιτι, es. pari a circa 1 pm (ma è comungue possibile avere spessori pari a 100 pm, o superiori); uno strato di barriera 6, di nitruro di alluminio e gallio (AlGaN) intrinseco o, più in generale, di composti basati su leghe ternarie, guaternarie del nitruro di gallio, guali AlxGai_xN, AlInGaN, InxGai_xN, AlxIni_xAl, estendentesi sopra lo strato di canale 4 e avente spessore compreso tra circa 5 nm e 400 nm, es. pari a circa 15 nm; uno strato di isolamento 7, di materiale dielettrico guaie nitruro di silicio (SÌ3N4 )o ossido di silicio (SÌO2 ), estendentesi su un lato superiore 6a dello strato di barriera 6 ; ed una regione di porta 8 estendentesi nel corpo semiconduttore 3 tra regioni di sorgente ("source") 10 e pozzo ("drain") 12.
Lo strato di canale 4 e lo strato di barriera 6 formano una eterostruttura 3. Il substrato 2, lo strato di canale 4 e lo strato di barriera 6 sono nel seguito definiti, nel complesso, con il termine corpo semiconduttore 5. L'eterostruttura 3 si estende guindi tra un lato inferiore 4a dello strato di canale 4, che è parte dell'interfaccia con il substrato 2 sottostante, e un lato superiore 6a dello strato di barriera 6. Il corpo semiconduttore 5 alloggia una regione attiva 3a, che costituisce la parte attiva del dispositivo HEMT.
La regione di porta 8 è separata lateralmente (ossia, lungo X) dalle regioni di sorgente 10 e pozzo 12 mediante rispettive porzioni dello strato di isolamento 7. La regione di porta 8 è di tipo recesso, ossia si estende in profondità attraverso lo strato di isolamento 7, fino a raggiungere lo strato di barriera 6. In altre parole, la regione di porta 8 è formata in una trincea 9 scavata attraverso lo strato di isolamento 7; opzionalmente, la trincea 9 si estende attraverso una parte dello strato di barriera 6 (ad esempio per una profondità di 1-10 nm).
La trincea 9 è parzialmente riempita mediante uno strato di interfaccia 11, di un materiale guaie ad esempio AlxGai-χΝ, o, in generale, di un composto ( "compound") semiconduttore del gruppo III-V, in particolare contenente nitruro. Lo strato di interfaccia 11 si estende sul fondo e sulle pareti laterali interne della trincea 9. Uno strato dielettrico di porta 8a si estende nella trincea 9 sullo strato di interfaccia 11, affacciato al fondo e alle pareti laterali della trincea 9. Una metallizzazione di porta 8b completa il riempimento della trincea 9 e si estende sullo strato dielettrico di porta 8a. Lo strato dielettrico di porta 8a e la metallizzazione di porta 8b formano la regione di porta ( "gate") del dispositivo HEMT 1.
Lo strato di interfaccia 11 può essere alternativamente di tipo intrinseco oppure drogato (N o P). L'utilizzo di un drogaggio di tipo N consente di migliorare il valore di resistenza in stato acceso (diminuisce la R0N) a discapito della tensione di soglia (VTH), mentre un drogaggio di tipo P consente di migliorare il valore di tensione di soglia (aumenta la VTH)a discapito della R0N.
1/utilizzo di un drogaggio di tipo intrinseco è una soluzione intermedia che consente un bilanciamento tra la RON e la VTH-Secondo ulteriori forme di realizzazione (non mostrate), il corpo semiconduttore 5, così come la regione attiva 3a da esso alloggiata, può comprendere, secondo necessità, uno solo o più strati di GaN, o leghe di GaN, opportunamente drogati o di tipo intrinseco.
Le regioni di sorgente 10 e pozzo 12, di materiale conduttivo, ad esempio metallico, si estendono in profondità nel corpo semiconduttore 5, completamente attraverso lo strato di barriera 6 e parzialmente attraverso lo strato di canale 4, e terminano nello strato di canale 4.
La regione di porta 8 si estende in corrispondenza della regione attiva 3a. Inoltre, si nota che lo strato di interfaccia 11 si prolunga lungo le pareti della trincea 9, ossia lateralmente alla regione di porta 8, tra lo strato dielettrico di porta 8a e lo strato di isolamento 7, nonché al di sopra dello strato di isolamento 7. Opzionalmente, è possibile rimuovere, almeno parzialmente, le porzioni della regione di riempimento 11 che si estendono al di sopra dello strato di isolamento 7 e/o tra lo strato dielettrico di porta 8a e lo strato di isolamento 7.
Indifferentemente, la trincea 9 può terminare in corrispondenza della superficie 6a dello strato di barriera 6 oppure penetrare in parte nello strato di barriera 6, anche solo minimamente, ad esempio per una profondità compresa tra 1 nm ad alcune decine di nanometri.
La figura 2 mostra, secondo una ulteriore forma di realizzazione della presente divulgazione, un dispositivo HEMT 1' di tipo normalmente spento ( "normally-off "). Elementi comuni del dispositivo HEMT 1 di figura 2 e del dispositivo HEMT 1 di figura 1 sono mostrati con gli stessi numeri di riferimento e non sono ulteriormente descritti.
Il dispositivo HEMT 1' di figura 2 presenta una trincea 19 che si estende in profondità, completamente attraverso lo strato di barriera 6, fino a raggiungere lo strato di canale 4; la trincea 19 alloggia una regione di porta 18 recessa.
Il fondo e le pareti laterali della trincea 19 sono coperti da uno strato di interfaccia 21, che riempie solo parzialmente la trincea 19. Lo strato di interfaccia 21 è di un materiale guale ad esempio GaN, AlGaN, AlxGai_xN, o di un composto semiconduttore del gruppo III-V, in particolare contenente nitruro. Uno strato dielettrico di porta 18a si estende sullo strato di interfaccia 21 ed è dungue affacciato al fondo e alle pareti laterali della trincea 19. Una metallizzazione di porta 18b completa il riempimento della trincea 19 e si estende sullo strato dielettrico di porta 18a. Lo strato dielettrico di porta 18a e la metallizzazione di porta 18b formano la regione di porta ("gate") del dispositivo HEMT 1'.
Lo strato di interfaccia 21 può essere alternativamente di tipo intrinseco oppore drogato (N o P)-In particolare, uno strato di interfaccia drogato di tipo P (ad esempio mediante atomi di magnesio) consegue il vantaggio di aumentare la tensione di soglia.
La regione di porta 18 si estende al di sopra della, e verticalmente allineata lungo la direzione Z alla, regione attiva 3a, e raggiunge una profondità massima, lungo Z, inferiore alla profondità massima raggiunta dalle regioni di sorgente e pozzo 10, 12. Inoltre, la regione di riempimento 21 si estende lungo le pareti laterali della trincea 19, ossia lateralmente alla regione di porta 18, tra lo strato dielettrico di porta 18a e lo strato di isolamento 7, nonché al di sopra dello strato di isolamento 7. Opzionalmente, è possibile rimuovere, almeno parzialmente, le porzioni della regione di riempimento 21 che si estendono al di sopra dello strato di isolamento 7 e/o tra lo strato dielettrico di porta 18a e lo strato di isolamento 7.
Indifferentemente, la trincea 19 può terminare in corrispondenza della superficie 4a dello strato di canale 4 oppure essa può estendersi , in parte, nello strato di canale 4, anche solo minimamente, ad es. per una profondità compresa tra 1 nm e alcune centinaia di nanometri .
Verranno nel seguito, con riferimento alle figure 3A-3G, fasi di fabbricazione del dispositivo HEMT 1 di figura 1.
La figura 3A mostra, in vista in sezione, una porzione di una fetta ( "wafer") 30 durante una fase di fabbricazione di un dispositivo HEMT, secondo una forma di realizzazione della presente invenzione . Elementi della fetta 30 comuni a guanto già descritto con riferimento alla figura 1, e mostrati in tale figura 1, sono indicati con gli stessi numeri di riferimento e non sono ulteriormente descritti in dettaglio .
In particolare, figura 3A, viene disposta la fetta 30 comprendente il substrato 2, ad esempio di silicio (Si) o carburo di silicio (SiC) o ossido di alluminio (AI2O3), avente un lato fronte 2a e un lato retro 2b opposti tra loro lungo una direzione Z ; lo strato di canale 4, di nitruro di gallio (GaN) , avente il proprio lato inferiore 4a che si estende adiacente e sovrapposto ( "overlap") al lato fronte 2a del substrato 2; e lo strato di barriera 6, di nitruro di gallio e alluminio (AlGaN), estendentesi sullo strato di canale 4. Lo strato di barriera 6 e lo strato di canale 4 formano 1'eterostruttura 3.
Secondo la presente divulgazione, sul lato fronte dello strato di barriera 6 viene formato uno strato di passivazione, o strato dielettrico, 32, di materiale dielettrico o isolante quale nitruro di silicio (SiN), ossido di silicio (SiC1⁄2), o altro materiale ancora. Lo strato di passivazione 32 ha spessore compreso tra 5 nm e 300 nm, ad esempio pari a 100 nm, ed è formato mediante deposizione CVD o deposizione a strato atomico ALD ( "atomic layer deposition") e, al termine delle fasi di fabbricazione, formerà lo strato di isolamento 7.
Quindi, figura 3B, lo strato di passivazione 32 viene selettivamente rimosso, ad esempio mediante fasi di litografia e attacco, in modo da rimuovere porzioni selettive dello stesso in corrispondenza della regione della fetta 30 in cui, in fasi successive, si desidera formare una regione di porta ( "gate") del dispositivo HEMT (ovvero, in corrispondenza di una parte dell'area attiva 3a).
La fase di attacco può arrestarsi in corrispondenza dello strato di barriera 6 sottostante, oppure proseguire parzialmente all'interno dello strato di barriera 6 (quest'ultima soluzione è mostrata in figura 3B). In entrambi i casi, si espone una porzione superficiale 6' dello strato di barriera 6 sottostante. L'attacco dello strato di barriera 6 è ad esempio eseguito mediante attacco secco . La porzione dello strato di barriera 6 rimossa genera una cavità avente profondità compresa tra, ad esempio, 0-5 nm lungo Z.
Si forma così la trincea 9 estendentesi per 1'intero spessore dello strato di passivazione 32 e per una porzione dello strato di barriera 6 sottostante.
Quindi, figura 3C, si esegue una fase di deposizione, 0 crescita, dello strato di interfaccia 11, in particolare di nitruro di gallio e alluminio (AlxGai_xN), in corrispondenza della porzione superficiale 6 dello strato di barriera 6. In generale, è possibile crescere uno strato di un composto semiconduttore appartenente al gruppo III-V della tavola periodica degli elementi tramite 1'utilizzo di precursori met allorgani ci che contengano atomi di alluminio, guali trimetilalluminio (TMA1) e composti simili , e gallio, guali trimetilgallio (TMGa), trietilgallio (TEGa) e composti simili. Più in generale, ogni composto appartenente alla famiglia di composti , gli alchi io-metalli , contenenti gallio (Ga), alluminio (Al) e/o 1 droganti di nitruro di gallio e nitruro di gallio e alluminio . Questi sono fatti reagire a temperature superiori ai 500 °C ma inferiori ai 1000°C con composti gassosi guali ammoniaca (N3⁄4 ) in ambienti (gas carrier) di idrogeno (3⁄4 ) e/o azoto (N≤) molecolare all'interno di reattori CVD .
Questa fase è eseguita in un reattore CVD, in particolare MQCVD ( "Metal Organic Chemical Vapor Deposition" ) , in un ambiente che presenta, come precursore metan organico, gallio trimetilico (Trimethyl-gallium TMGa) e/o alluminio trimetilico (Trimethyl-aluminum TMA1) , come composto gassoso contenente 1'azoto, ammoniaca (NH3), e, come portatore di gas, azoto (N2) oppure idrogeno (3⁄4 ) molecolare. La temperatura nel reattore è compresa tra circa 500°C e 1000<0>C , preferibilmente tra 650 °C e 850 °C, in particolare tra 700 °C e 800<0>C. Questi intervalli di temperature consentono di ottenere una buona qualità dello strato diinterfaccia 11 e, allo stesso tempo, non danneggiano gli strati del dispositivo già formati.
Il processo di reazione viene eseguito nel seguente modo . La temperatura è portata, in una fase iniziale del processo di crescita, al valore di lavoro desiderato (es.
750 °C); durante 1'incremento di temperatura, viene immesso nel reattore gas azoto (N2), in assenza di idrogeno, al fine di preservare la superficie 6' da fenomeni di desorbimento ( "desorption") o rilascio di atomi di N e/o di Ga e/o di Al dalla superficie da fase solida a fase gassosa che si verificherebbero in un ambiente presentante idrogeno alle temperature di lavoro suddette.
Insieme all' azoto, nella camera di reazione viene opzionalmente introdotta ammoniaca (NH3), in un rapporto con 1'azoto del tipo 5<N2/NH3<15, preferibilmente 8<N2/NH3<12, ad esempio N2/NH3=10.
Un precursore contenente alluminio (Al), ad es. TMA1, ed un precursore contenente gallio (Ga), ad esempio TMGa, vengono introdotti nella camera di reazione al raggiungimento della temperatura di lavoro desiderata . Il rapporto tra le due specie di precursori (Ga e Al) è, preferibilmente , a favore del gallio nel caso di deposizione di strati di AlGaN. Precursori metallorgani ci, quali ad esempio altri al chilo-metalli contenenti Ga e/o Al, possono altresì essere introdotti nella camera di reazione dopo il raggiungimento della temperatura di lavoro. Il tasso di flusso di introduzione di tali precursori met allorgani ci è scelto minore di 100 pinoli/min, preferibilmente minore di 75 pinoli/min, in particolare tra 35 e 65 pinoli/min.
La crescita dello strato di interfaccia 11 è eseguita secondo il protocollo sopra riportato fino a ottenere uno strato di spessore inferiore a 10 nm, preferibilmente inferiore a 5 nm, ad esempio compreso tra 1 e 3 nm .
Quindi, figura 3D, viene formato, ad esempio mediante deposizione , lo strato di dielettrico di porta 8a, ad esempio di un materiale scelto tra nitruro di alluminio (A1N), nitruro di silicio (SiN), ossido di alluminio (A1203), ossido di silicio (Si02)- Lo strato di dielettrico di porta 8a ha uno spessore scelto tra 1 e 50 nm, ad esempio pari a 20 nm.
Quindi, figura 3E, si esegue una fase di deposito di materiale conduttivo sulla fetta 30, per formare uno strato conduttivo 38 sullo strato dielettrico di porta 8a, in particolare al fine di riempire la trincea 9. Ad esempio, lo strato conduttivo 38 è di materiale metallico, guaie tantalio (Ta), nitruro di tantalio (TaN), nitruro di titanio (TiN), palladio (Pa), tungsteno (W), siliciuro di tungsteno (WS12), titanio alluminio (Ti/Al), nichel oro (Ni/Au).
Lo strato conduttivo 38 viene guindi selettivamente rimosso mediante fasi di per sé note di litografia e attacco, in modo da eliminare lo strato conduttivo 38 dalla fetta 30 ad eccezione della porzione dello stesso che si estende nella trincea 9, formando la metallizzazione di porta 8b. La metallizzazione di porta 8b e il dielettrico di porta 8a formano, nel complesso, la regione di porta 8 recessa del dispositivo HEMT di figura 1.Quindi, figura 3F, si esegue una o più ulteriori fasi di attacco mascherato del dielettrico di porta 8a, dello strato di passivazione 32, dello strato di interfaccia 11, dello strato di barriera 6 e dello strato di canale 4, per rimuovere porzioni selettive degli stessi che si estendono in corrispondenza di regioni della fetta 30 in cui si desidera formare le regioni di sorgente e porta 10, 12 del dispositivo HEMT 1. La rimozione di porzioni dello strato di passivazione 32 porta alla formazione dello strato di isolamento 7 come illustrato in figura 1.
In particolare, vengono formate aperture 34a e 34b su lati opposti, lungo X, della regione di porta 8, e a distanza dalla regione di porta 8. strato di passivazione 32
Quindi, figura 3G, si esegue una fase di formazione di contatti ohmici per realizzare le regioni di sorgente e pozzo 10, 12, depositando materiale conduttivo, in particolare metallo guaie titanio (Ti) o alluminio (Al), o loro leghe o composti, mediante sputter o evaporatore, sulla fetta 30 e in particolare all'interno delle aperture 34a, 34b. Si esegue guindi una successiva fase di attacco dello strato di metallo così depositato, per rimuovere tale strato metallico dalla fetta 30 ad eccezione delle porzioni metalliche estendentisi all'interno delle aperture 34a e 34b, formando in tali aperture 34a e 34b la regione di sorgente 10 e, rispettivamente, di pozzo 12.
Quindi, una fase di trattamento termico rapido (RTA -"Rapid Thermal Annealing"), ad esempio a temperatura tra circa 500 e 900 °C per un tempo da 20 secondi a 5 minuti, consente di formare contatti ohmici elettrodi delle regioni di sorgente 10 e pozzo 12 con la regione sottostante (presentante il gas bidimensionale 2DEG).
Si forma così il dispositivo HEMT 1 mostrato in figura 1.
Le figure 4A-4D mostrano fasi di fabbricazione di un dispositivo HEMT secondo una forma di realizzazione della presente invenzione , alternativa a guella delle figure 3A-3G, in particolare per fabbricare il dispositivo HEMT 1' di figura 2.
In maggior dettaglio, figura 4 A, dopo aver lavorato una fetta 50 secondo guanto già descritto con riferimento alla figura 3A (e guindi gui non riportato), si esegue un attacco dello strato di passivazione 32 e dello strato di barriera 6, fino a raggiungere lo strato di canale 4. L'attacco può inoltre proseguire , come mostrato in figura 4A, per una porzione dello strato di canale 4, ad esempio mediante attacco a strato atomico (ALE). La porzione dello strato di canale 4 rimossa ha un valore nell'intervallo tra 1 e 400 nm, ad esempio pari a 10 nm lungo Z.
Si forma così la trincea 1 9, estendentesi in profondità nella fetta 50 , completamente attraverso lo strato di passivazione 32 e lo strato di barriera 6 , e terminante in corrispondenza della superficie superiore dello strato di canale 4, oppure nello strato di canale 4. Attraverso la trincea 19 è dungue esposta una regione 4' dello strato di canale 4.
Quindi, figura 4B, si esegue una fase di deposizione o crescita dello strato di interfaccia 21, di nitruro di gallio (GaN), in corrispondenza della porzione superficiale 4 dello strato di canale 4. Più in generale, lo strato di interfaccia è di un composto semiconduttore del gruppo III-V della tavola periodica degli elementi, in particolare contenente nitruro. Questa fase è eseguita in un reattore CVD, in particolare MOCVD ( "Metal Qrganincs Chemical Vapor Deposition"), in un ambiente che presenta, come precursore, almeno uno tra: gallio trimetilico (Trimethyl-gallium -TMGa), alluminio trimetilico (Trimethyl-aluminum - TMA1), e ammonia (N3⁄4) e, come portatore di gas, azoto (N2 ). La temperatura nella camera di crescita è compresa tra circa 500°C e 1000°C , preferibilmente tra 600 °C e 900 °C, in particolare tra 700 °C e 850 °C, Questi intervalli di temperature consentono una buona qualità dello strato di interfaccia 21 formato e, allo stesso tempo, non danneggiano gli strati del dispositivo già formati.
Il reattore viene operato nel seguente modo. La temperatura è portata, in una fase iniziale del processo di crescita, al valore di lavoro desiderato (es. 775 °C); durante 1'incremento di temperatura, gas azoto (N2 )viene immesso nel reattore. Questa fase è preferibilmente eseguita in assenza di idrogeno, al fine di preservare la superficie 4 (nonché le porzioni dello strato di barriera 6 esposte attraverso la trincea 19) da fenomeni di desorbimento ( "desorption") o di rilascio di atomi di N e/o di Ga e/o di Al dalla superficie da fase solida a fase gassosa che si verificherebbero in un ambiente presentante idrogeno alle temperature di lavoro suddette.
Insieme all' azoto, nella camera di reazione viene opzionalmente introdotta ammoniaca (Ν3⁄4 ), in un rapporto con 1'azoto del tipo K Ns/NfUCl0, preferibilmente 3<N2/<'>NH3<7, ad esempio Ns/NH3=5.
Un precursore contenente gallio (Ga) , ad esempio TMGa, viene introdotto nella camera di reazione al raggiungimento della temperatura di lavoro desiderata. Il tasso di flusso di introduzione del precursore di gallio è scelto minore di 100 pinoli/'min, preferibilmente minore di 75 pinoli/min, in particolare tra 35 e 65 pmoli/min. Il rapporto tra N3⁄4 ed 11 precursore contenente gallio, noto come rapporto V/111, è scelto in un intervallo 2000<V/IIK 8QQ0, in particolare in un intervallo 4000<V/IIK 6000, ad esempio V/III=5000.
La crescita dello strato di interfaccia 21 è eseguita secondo il protocollo sopra riportato fino a ottenere uno strato di spessore inferiore a 10 nm, preferibilmente inferiore a 5 nm, ad esempio compreso tra 1 e 3 nm .
Quindi, figura 4C, viene formato, ad esempio mediante deposizione , lo strato di dielettrico di porta 18a, ad esempio di un materiale scelto tra nitruro di alluminio (A1N), nitruro di silicio (SiN), ossido di alluminio (AI2O3), ossido di silicio (SiO≤). Lo strato di dielettrico di porta 18a ha uno spessore scelto tra 1 e 50 ran, ad esempio pari a 20 nm. Quindi, figura 4D, si esegue una fase di deposito di materiale conduttivo sulla fetta 50, per formare uno strato conduttivo 48 sullo strato dielettrico di porta 18a, in particolare riempiendo completamente la trincea 19. Ad esempio, lo strato conduttivo 48 è di materiale metallico, guaie tantalio (Ta), nitruro di tantalio (TaN), nitruro di titanio (TiN), palladio (Pa), tungsteno (W), siliciuro di tungsteno (WS12), titanio alluminio (Ti/Al), nichel oro (Ni/Au).
Lo strato conduttivo 48 viene guindi selettivamente rimosso mediante fasi di per sé note di litografia e attacco, in modo da eliminare lo strato conduttivo 48 dalla fetta 50 ad eccezione della porzione dello stesso che si estende nella trincea 19, formando la metallizzazione di porta 18b. La metallizzazione di porta 18b e il dielettrico di porta 18a formano, nel complesso, la regione di porta 18 recessa del dispositivo HEMT di figura 2.
Quindi, figura 4E, si eseguono una o più ulteriori fasi di attacco mascherato dello strato dielettrico 18a, dello strato di interfaccia 21, dello strato di passivazione 32, dello strato di barriera 6 e dello strato di canale 4, per rimuovere porzioni selettive degli stessi che si estendono in corrispondenza di regioni della fetta 50 in cui si desidera formare le regioni di sorgente e porta 10, 12 del dispositivo HEMT 1', La rimozione di porzioni dello strato di passivazione 32 porta alla formazione dello strato di isolamento 7 come illustrato in figura 2.
In particolare, vengono formate aperture 54a e 54b su lati opposti, lungo X, della regione di porta 18, e a distanza dalla regione di porta 18.
Quindi, figura 4F, si esegue una fase di formazione di contatti ohmici per realizzare le regioni di sorgente e pozzo 10, 12, depositando materiale conduttivo, in particolare metallo guaie titanio (Ti) o alluminio (Al), o loro leghe o composti, mediante sputter o evaporatore, sulla fetta 50 e in particolare all'interno delle aperture 54a, 54b. Si esegue guindi una successiva fase di attacco dello strato di metallo così depositato, per rimuovere tale strato metallico dalla fetta 50 ad eccezione delle porzioni metalliche estendentisi all'interno delle aperture 54a e 54b, formando in tali aperture 54a e 54b la regione di sorgente 10 e, rispettivamente, di pozzo 12.
Si forma così il dispositivo HEMT 1' mostrato in figura 2.
Con riferimento nuovamente al dispositivo HEMT 1 secondo la forma di realizzazione delle figure 3A-3G, esso prevede, secondo un aspetto della presente invenzione, la formazione dello strato di interfaccia 11 prima della fase di formazione della regione di porta 8. Lo strato di interfaccia il è, in particolare, dello stesso materiale utilizzato per lo strato di barriera 6; tuttavia, questa condizione non è necessaria in quanto è sufficiente che lo strato di interfaccia il sia di un composto basato su leghe ternarie, quaternarie del nitruro di gallio, quali ad esempio AlxGai_xN, AlInGaN, InxGai_xN, Α1χΙηχ-χΑ1. La formazione dello strato di interfaccia 11 consente di eliminare, o almeno ridurre, le problematiche legate alle imperfezioni di interfaccia presenti nella tecnica nota e generate dalla fase di attacco (etching) per la formazione della trincea di gate. Infatti, la crescita dello strato di interfaccia il elimina le difettosità causate dall'attacco precedente (es., riempiendo eventuali vuoti o avvallamenti), ed elimina così le cause di intrappolamento dei portatori di carica.
Analoghi vantaggi sono riscontrabili nel dispositivo HEMT 1' realizzato secondo le fasi delle figure 4A-4F.
Di conseguenza, secondo la presente divulgazione, le caratteristiche operative e funzionali (in particolare Vth e/o RON) del dispositivo HEMT 1, 1' sono migliorate rispetto a quanto disponibile secondo la tecnica nota.
Un dispositivo HEMT realizzato secondo la presente invenzione mostra elevati valori di mobilità elettronica, prossimi a 350 cm<2>/Vs, come mostrato in figura 5.
Inoltre, secondo la presente invenzione, non ci sono vincoli di spessore per la regione di barriera 6, né vincoli relativi alla concentrazione di alluminio nello strato di barriera 6, al fine di modulare il valore di tensione di soglia Vthe/o resistenza in stato acceso R0N, come invece previsto dall'arte nota. Di conseguenza, lo strato di barriera 6 può essere scelto dello spessore desiderato per ottimizzare il generale funzionamento del dispositivo HEMT, così come la relativa concentrazione di alluminio.
Infine, il procedimento di fabbricazione della presente invenzione consente di realizzare eterostrutture tramite crescita epitassiale con elevata flessibilità di progetto, senza limitare in alcun modo la scelta della migliore metodologia di crescita di strati di AlGaN e GaN (o sue leghe) ed i relativi spessori.
Risulta infine chiaro che a guanto gui descritto ed illustrato possono essere apportate modifiche e varianti senza per guesto uscire dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio, all'interfaccia tra il substrato 2 e lo strato di canale 4 possono essere presenti ulteriori uno o più strati di transizione (non mostrati) di nitruro di gallio e sui composti, come ad esempio AlGaN, o di A1N, aventi la funzione di interfaccia per ridurre il disallineamento reticolare tra il substrato 2 e lo strato di canale 4.
Inoltre, la regione attiva 3a comprende, come detto, uno o più strati di GaN, o leghe di GaN, che costituiscono la parte attiva del dispositivo, con spessore, concentrazione di barriera e tipologia di lega (ad esempio, GaN e/o AlxGayN) scelti opportunamente a seconda del dispositivo da realizzare (ad esempio, ma non solo, HEMTs, diodi Schottky, MESFET, eco).
Le metallizzazioni dei contatti di sorgente e pozzo, possono altresì essere realizzate sul fronte della fetta in contatto ohmico con la faccia superiore 6a dello strato 6, o parzialmente recesse all'interno del solo strato 6.
Le metallizzazioni dei contatti di sorgente, pozzo, e porta essere effettuate utilizzando un gualsiasi materiale atto allo scopo, come ad esempio formazione di contatti in AlSiCu/Ti, Al/Ti, o W-plug, o altri ancora.
Secondo una ulteriore variante della presente invenzione, mostrata in figura 6, un dispositivo HEMT 1" è realizzato analogamente a guanto già descritto con riferimento alle figure 4A-4Fm, e comprende inoltre uno strato di buffer 60, di nitruro di alluminio e gallio (AlGaN) o di nitruro di gallio e indio (InGaN), estendentesi tra il substrato 2 e lo strato di canale 4. In questo caso, il corpo semiconduttore 5 comprende altresì lo strato di buffer 60. Questo strato di buffer 60 permette un miglior svuotamento ( "depletion") del gas elettronico bidimensionale (2DEG) nel canale conduttivo in corrispondenza della regione di porta. Se è presente lo strato di buffer, la regione di porta 18 recessa secondo la forma di realizzazione di figura 2, può estendersi completamente attraverso lo strato di canale 4 e terminare all'interfaccia tra lo strato di canale 4 e lo strato di buffer 60 sottostante (in modo non mostrato in figura), oppure terminare all'interno dello strato di buffer 60 sottostante (come illustrato in figura 6).

Claims (16)

  1. RIVENDICAZIONI 1. Metodo di fabbricazione di un transistore HEMT (1; 1' ; 1") comprendente le fasi di: - disporre ( "providing") una fetta ( "wafer") (30; 50) comprendente un corpo semiconduttore (5) includente una struttura a eterogiunzione (3) formata da materiali semiconduttori includenti elementi del gruppo III-V della tavola periodica, e uno strato dielettrico (32, 7) sul corpo semiconduttore ; - attaccare ( "eteh") porzioni selettive del corpo semiconduttore (5), in corrispondenza della struttura a eterogiunzione (3), formando un recesso (9; 19) avente pareti laterali ed una parete di fondo; - formare uno strato di interfaccia (11; 21), di un composto semiconduttore formato da elementi del gruppo III-V della tavola periodica, sulle pareti laterali e sulla parete di fondo del recesso; e - formare un elettrodo di porta ( "gate") (8; 18), includente un dielettrico di porta (8a; 18a) ed una regione conduttiva di porta (8b; 18b), nel recesso (9; 19) sopra lo strato di interfaccia (11; 21).
  2. 2. Metodo secondo la rivendicazione 1, in cui la fase di attaccare porzioni selettive del corpo semiconduttore (5) include attaccare lo strato dielettrico (32, 7) e parte della struttura a eterogiunzione (3), in modo tale che il recesso (9; 19) termini all' interno della struttura a eterogiunzione .
  3. 3. Metodo secondo la rivendicazione 2, in cui la struttura a eterogiunzione è formata da uno strato di barriera (6), di un primo materiale, che si estende su uno strato di canale (4) di un secondo materiale, il primo ed il secondo materiale avendo diversa banda proibita ( "band gap") , e in cui la fase di attaccare la struttura a eterogiunzione (3) comprende rimuovere esclusivamente una porzione superficiale dello strato di barriera (6) per una profondità pari o superiore ad 1 nm ma inferiore allo spessore dello strato di barriera stesso.
  4. 4. Metodo secondo la rivendicazione 2, in cui la struttura a eterogiunzione è formata da uno strato di barriera (6), di un primo materiale, che si estende su uno strato di canale (4) di un secondo materiale, il primo ed il secondo materiale avendo diversa banda proibita ( "band gap") , e in cui la fase di attaccare la struttura a eterogiunzione (3) comprende attaccare lo strato di barriera (6) per 1'intero spessore , e attaccare porzioni superficiali dello strato di canale (4) per una profondità pari o superiore ad 1 nm ma inferiore allo spessore dello strato di canale stesso.
  5. 5. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui la struttura ad eterogiunzione è formata da composti di nitruro di gallio, la fase di formare lo strato di interfaccia (il; 21) comprendendo formare uno strato includente inoltre nitruro.
  6. 6. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui il corpo semiconduttore (5) include uno strato di buffer (60), di un materiale conduttivo includente elementi del gruppo III-V della tavola periodica, estendentesi inferiormente alla struttura ad eterogiunzione (3), e in cui la fase di attaccare porzioni selettive del corpo semiconduttore (5) include rimuovere porzioni selettive dell'eterostruttura per 1'intero spessore della stessa, esponendo una porzione dello strato di buffer (60).
  7. 7. Metodo secondo una qualsiasi delle rivendicazioni precedenti, in cui formare lo strato di interfaccia (il; 21) comprende le fasi di: - generare, in una camera di crescita alloggiante detta fetta (30; 50), una a temperatura compresa tra 500°C e 1000°C in un ambiente con azoto N2e ammoniaca N3⁄4, con un rapporto 5<N2/NH3<15; - immettere, in detta camera di crescita, almeno un gas precursore della famiglia degli alchilo-metalli basato su gallio e/o alluminio, con un flusso inferiore a 100 pino1/min; e - crescere lo strato di interfaccia fino ad ottenere uno spessore pari o inferiore a 10 nm.
  8. 8. Metodo secondo una qualsiasi delle rivendicazioni precedenti , comprendente inoltre le fasi di: - rimuovere porzioni selettive dello strato dielettrico (32) su rispettivi lati dell'elettrodo di porta (8; 18) e a distanza da esso, formando rispettive trincee (34a, 34b; 44a, 44b) estendentisi completamente attraverso lo strato dielettrico (32) per esporre porzioni della struttura a eterogiunzione (3); - depositare materiale metallico in dette trincee così da formare rispettivi contatti ohmici con la struttura a eterogiunzione (3), detti contatti ohmici essendo rispettivamente un elettrodo di sorgente (10) ed un elettrodo di pozzo (12) del transistore HEMT.
  9. 9. Metodo secondo una qualsiasi delle rivendicazioni precedenti , in cui la fase di formare lo strato di interfaccia (il; 21) comprende alternativamente : realizzare lo strato di interfaccia di tipo intrinseco, drogare lo strato di interfaccia con specie droganti di tipo P, drogare lo strato di interfaccia con specie droganti di tipo N.
  10. 10. Transistore HEMT (1; 1'; 1"), comprendente: un corpo semiconduttore (5) includente una struttura a eterogiunzione (3) formata da materiali semiconduttori includenti elementi del gruppo III-V della tavola periodica; uno strato dielettrico (32, 7) sul corpo semiconduttore ; un elettrodo di porta ( "gate") (8; 18), includente un dielettrico di porta (8a; 18a) ed una regione conduttiva di porta (8b; 18b), presentante una porzione recessa che si estende nel corpo semiconduttore (5) in corrispondenza della struttura a eterogiunzione , caratterizzato dal fatto di comprendere inoltre uno strato di interfaccia (11; 21), di un composto semiconduttore formato da elementi del gruppo III-V della tavola periodica, circondante la porzione recessa dell' elettrodo di porta (8; 18) in modo tale per cui 1'elettrodo di porta è separato dal corpo semiconduttore (5) mediante lo strato di interfaccia (11; 21).
  11. 11. Transistore HEMT secondo la rivendicazione 10, in cui la struttura a eterogiunzione (3) comprende: uno strato di canale (4), di un primo materiale, ed uno strato di barriera (6), di un secondo materiale , estendentesi sullo strato di canale (4), il primo ed il secondo materiale avendo diversa banda proibita ( "band gap"), detto elettrodo di porta (8; 18)estendendosi nello strato di barriera (6) per una profondità pari o superiore ad 1 nm ma inferiore allo spessore dello strato di barriera ,
  12. 12. Transistore HEMT secondo la rivendicazione 10, in cui la struttura a eterogiunzione (3) comprende: uno strato di canale (4), di un primo materiale, ed uno strato di barriera (6), di un secondo materiale , estendentesi sullo strato di canale (4), il primo ed il secondo materiale avendo diversa banda proibita ( "band gap"), detto elettrodo di porta (8; 18)estendendosi per 1'intero spessore dello strato di barriera (6) e nello strato di canale (4) per una profondità pari o superiore ad 1 nm ma inferiore allo spessore dello strato di canale.
  13. 13. Transistore HEMT secondo la rivendicazione 10, in cui il corpo semiconduttore (5) include uno strato di buffer (60), di un materiale conduttivo includente elementi del gruppo III-V della tavola periodica, estendentesi inferiormente alla struttura ad eterogiunzione (3), detto elettrodo di porta (8; 18) estendendosi per 1' intero spessore della struttura a eterogiunzione (3) fino a raggiungere lo strato di buffer (60).
  14. 14. Transistore HEMT secondo una qualsiasi delle rivendicazioni 10-13, in cui la struttura ad eterogiunzione comprende composti di nitruro di gallio, e lo strato di interfaccia (11; 21) include inoltre nitruro di gallio.
  15. 15. Transistore HEMT secondo la rivendicazione 14, in cui detti composti di nitruro di gallio includono GaN e AlGaN .
  16. 16. Transistore HEMT secondo una gualsiasi delle rivendicazioni 10-15, in cui lo strato di interfaccia (11; 21) è alternativamente di tipo intrinseco, drogato di tipo P, o drogato di tipo N.
ITUB2015A005503A 2015-11-12 2015-11-12 Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica ITUB20155503A1 (it)

Priority Applications (7)

Application Number Priority Date Filing Date Title
ITUB2015A005503A ITUB20155503A1 (it) 2015-11-12 2015-11-12 Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
US15/156,740 US9882040B2 (en) 2015-11-12 2016-05-17 Method for manufacturing a HEMT transistor and HEMT transistor with improved electron mobility
CN201620488509.XU CN206059396U (zh) 2015-11-12 2016-05-25 Hemt晶体管
CN201610355310.4A CN106711038A (zh) 2015-11-12 2016-05-25 制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管
DE102016109876.0A DE102016109876B4 (de) 2015-11-12 2016-05-30 Verfahren zum Herstellen eines HEMT-Transistors und HEMT-Transistor mit verbesserter Elektronenmobilität
US15/832,680 US10032898B2 (en) 2015-11-12 2017-12-05 Method for manufacturing a HEMT transistor and HEMT transistor with improved electron mobility
US16/020,807 US10396192B2 (en) 2015-11-12 2018-06-27 HEMT transistors with improved electron mobility

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A005503A ITUB20155503A1 (it) 2015-11-12 2015-11-12 Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica

Publications (1)

Publication Number Publication Date
ITUB20155503A1 true ITUB20155503A1 (it) 2017-05-12

Family

ID=55315668

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A005503A ITUB20155503A1 (it) 2015-11-12 2015-11-12 Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica

Country Status (4)

Country Link
US (3) US9882040B2 (it)
CN (2) CN206059396U (it)
DE (1) DE102016109876B4 (it)
IT (1) ITUB20155503A1 (it)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
US10574187B2 (en) * 2015-12-21 2020-02-25 Intel Corporation Envelope-tracking control techniques for highly-efficient RF power amplifiers
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
US10388753B1 (en) 2017-03-31 2019-08-20 National Technology & Engineering Solutions Of Sandia, Llc Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
CN109755308B (zh) * 2017-11-08 2022-04-29 世界先进积体电路股份有限公司 半导体结构和高电子迁移率晶体管的制造方法
US10153273B1 (en) * 2017-12-05 2018-12-11 Northrop Grumman Systems Corporation Metal-semiconductor heterodimension field effect transistors (MESHFET) and high electron mobility transistor (HEMT) based device and method of making the same
CN109935630B (zh) * 2017-12-15 2021-04-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US11121229B2 (en) 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US10692857B2 (en) * 2018-05-08 2020-06-23 Vanguard International Semiconductor Corporation Semiconductor device combining passive components with HEMT
TWI740058B (zh) * 2018-08-17 2021-09-21 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN110875383B (zh) * 2018-08-30 2023-03-24 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10700189B1 (en) 2018-12-07 2020-06-30 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
US11757027B2 (en) * 2018-12-13 2023-09-12 Intel Corporation E-D mode 2DEG FET with gate spacer to locally tune VT and improve breakdown
TWI717133B (zh) * 2019-12-06 2021-01-21 財團法人工業技術研究院 鈣鈦礦層的形成方法以及包含鈣鈦礦層的結構的形成方法
CN112640127B (zh) * 2020-11-30 2022-09-06 英诺赛科(苏州)半导体有限公司 半导体装置及其制造方法
CN114220869B (zh) * 2021-11-24 2023-11-07 山东大学 一种具有沟槽结构的垂直型氮化镓肖特基二极管及其制备方法
TWI808715B (zh) * 2022-04-08 2023-07-11 睿緒應用材料股份有限公司 電晶體的製作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP5071377B2 (ja) * 2006-03-16 2012-11-14 富士通株式会社 化合物半導体装置及びその製造方法
JP2008053448A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008098455A (ja) * 2006-10-13 2008-04-24 Eudyna Devices Inc 半導体装置
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2008112868A (ja) 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP2008153330A (ja) 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5468768B2 (ja) * 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2010135640A (ja) 2008-12-05 2010-06-17 Panasonic Corp 電界効果トランジスタ
US8344418B2 (en) * 2009-12-23 2013-01-01 Intel Corporation Materials for interfacing high-K dielectric layers with III-V semiconductors
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP2011187623A (ja) * 2010-03-08 2011-09-22 Furukawa Electric Co Ltd:The 半導体素子、および半導体素子の製造方法
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP5648523B2 (ja) * 2011-02-16 2015-01-07 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US8653559B2 (en) 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US9543391B2 (en) * 2011-10-19 2017-01-10 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP5899879B2 (ja) * 2011-12-05 2016-04-06 富士通セミコンダクター株式会社 化合物半導体装置及びその製造方法
JP6343807B2 (ja) * 2012-12-20 2018-06-20 パナソニックＩｐマネジメント株式会社 電界効果トランジスタおよびその製造方法
TWI549297B (zh) * 2014-11-06 2016-09-11 國立交通大學 高電子遷移率電晶體及其製造方法
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
JP6462393B2 (ja) * 2015-02-10 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9536984B2 (en) * 2015-04-10 2017-01-03 Cambridge Electronics, Inc. Semiconductor structure with a spacer layer
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione

Also Published As

Publication number Publication date
US10032898B2 (en) 2018-07-24
US20170141218A1 (en) 2017-05-18
US10396192B2 (en) 2019-08-27
CN106711038A (zh) 2017-05-24
DE102016109876B4 (de) 2023-06-22
DE102016109876A1 (de) 2017-05-18
US20180108767A1 (en) 2018-04-19
US9882040B2 (en) 2018-01-30
CN206059396U (zh) 2017-03-29
US20180323296A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
ITUB20155503A1 (it) Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita&#39; elettronica
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US8895992B2 (en) High electron mobility transistor and method of forming the same
TWI525814B (zh) 具有多個閘極電介質層的異質結構電晶體
US10026808B2 (en) Semiconductor device including insulating film that includes negatively charged microcrystal
US8803158B1 (en) High electron mobility transistor and method of forming the same
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
JP2021044556A (ja) ノーマリーオフｉｉｉ−窒化物トランジスタ
US10707322B2 (en) Semiconductor devices and methods for fabricating the same
CN104022148A (zh) 具有AlSiN钝化层的异质结构功率晶体管
EP2602827A2 (en) Enhancement mode III-nitride device and method for manufacturing thereof
KR20150070001A (ko) 반도체 장치
ITUB20155862A1 (it) Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US8384089B2 (en) Nitride semiconductor device and method of manufacturing the same
JP2011146613A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
CN103050511B (zh) 半导体结构及形成半导体结构的方法
TW201901750A (zh) 半導體裝置之製造方法及半導體裝置
CN114175268B (zh) 氮化物基半导体装置及其制造方法
IT201800007920A1 (it) Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt
CN112837999A (zh) 制造半导体器件的方法和半导体器件
CN109950152A (zh) 半导体结构及其形成方法
JP2011210781A (ja) 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法
TWI623967B (zh) 半導體裝置及其製造方法
CN117293020A (zh) 晶体管及其制备方法