TWI623967B

TWI623967B - 半導體裝置及其製造方法

Info

Publication number: TWI623967B
Application number: TW106128924A
Authority: TW
Inventors: 邱建維; 林鑫成; 林永豪
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2017-08-25
Filing date: 2017-08-25
Publication date: 2018-05-11
Also published as: TW201913735A

Abstract

半導體裝置包含設置於半導體基底上的第一氮化鎵層，其中第一氮化鎵層具有第一導電類型，設置於第一氮化鎵層上的第二氮化鎵層，其中第二氮化鎵層具有第一導電類型，且第一氮化鎵層的摻質濃度高於第二氮化鎵層的摻質濃度，設置於第二氮化鎵層上的陽極電極，設置於第一氮化鎵層上且直接接觸第一氮化鎵層的陰極電極，以及設置於第一氮化鎵層上且直接接觸第一氮化鎵層的絕緣區，其中絕緣區位於陰極電極與第二氮化鎵層之間。

Description

半導體裝置及其製造方法

本發明是關於半導體裝置，特別是關於半垂直式(semi-vertical)的半導體裝置及其製造方法。

在半導體產業中，根據電流的方向可將半導體裝置區分為水平式或垂直式的結構，相較於垂直式的半導體裝置，水平式結構的半導體裝置具有晶粒(die)成本較低的優勢，然而卻容易因電流擁擠效應(current crowding)的影響，使得單位面積的電流密度下降。

此外，過去數十年間半導體裝置與製造技術的進步使得電路越來越小也越來越複雜，為了在縮小元件尺寸的同時節省製程成本，如何提高半導體裝置之單位面積的電流密度是目前需努力的方向。

本發明提供了半導體裝置的實施例及其製造方法的實施例，特別是半垂直式的蕭特基二極體(Schottky diode)。以往水平式的氮化鎵蕭特基二極體容易因電流擁擠效應的影響，使得單位面積電流密度下降。為了提升氮化鎵蕭特基二極體的單位面積電流密度，本發明的實施例在半導體基底上設置第一氮化鎵層，在第一氮化鎵層上設置第二氮化鎵層，第一氮化鎵層和第二氮化鎵層具有相同的導電類型，例如為N型，且第一氮化鎵層的摻質濃度高於第二氮化鎵層的摻質濃度。

此外，本發明的實施例在氮化鎵蕭特基二極體中，將陰極電極之底面設置為低於陽極電極之底面，使得整體的氮化鎵蕭特基二極體具有半垂直式的結構，不同於以往藉由異質材料之能隙(band gap)差而產生的二維電子氣(two-dimensional electron gas，2DEG)，本發明的實施例係藉由摻質濃度的差異，使得氮化鎵蕭特基二極體的電流垂直向下，再流入底面位置較低的陰極電極。因此，本發明的實施例藉由此半垂直式的結構以克服水平式結構之電流擁擠效應的問題，以有效提升單位面積的電流密度。

再者，本發明的實施例係使用氮化鎵來製造蕭特基二極體，相較於碳化矽的蕭特基二極體，本發明的實施例具有晶粒(die)成本較低的優勢。

根據一些實施例，提供半導體裝置。半導體裝置包含設置於半導體基底上的第一氮化鎵層，其中第一氮化鎵層具有第一導電類型。半導體裝置也包含設置於第一氮化鎵層上的第二氮化鎵層，其中第二氮化鎵層具有第一導電類型，且第一氮化鎵層的摻質濃度高於第二氮化鎵層的摻質濃度。半導體裝置更包含設置於第二氮化鎵層上的陽極電極，以及設置於第一氮化鎵層上且直接接觸第一氮化鎵層的陰極電極。此外，半導體裝置包含設置於第一氮化鎵層上且直接接觸第一氮化鎵層的絕緣區，其中絕緣區位於陰極電極與第二氮化鎵層之間。

根據一些實施例，提供半導體裝置的製造方法。半導體裝置的製造方法包含形成第一氮化鎵層於半導體基底上，其中第一氮化鎵層具有第一導電類型。半導體裝置的製造方法也包含形成第二氮化鎵層於第一氮化鎵層上，其中第二氮化鎵層具有第一導電類型，且該第一氮化鎵層的摻質濃度高於該第二氮化鎵層的摻質濃度。半導體裝置的製造方法更包含形成陽極電極於第二氮化鎵層上，以及形成陰極電極於第一氮化鎵層上且直接接觸第一氮化鎵層。此外，半導體裝置的製造方法包含形成絕緣區於第一氮化鎵層上且直接接觸第一氮化鎵層，其中絕緣區位於陰極電極與第二氮化鎵層之間。

本發明的半導體裝置可應用於多種類型的半導體裝置，為讓本發明之特徵和優點能更明顯易懂，下文特舉出應用於氮化鎵蕭特基二極體之實施例，並配合所附圖式，作詳細說明如下。

100、200、300‧‧‧半導體裝置

101、201、301‧‧‧半導體基底

103、203、303‧‧‧緩衝層

105‧‧‧氮化鎵層

107‧‧‧氮化鋁鎵層

109‧‧‧蓋層

111‧‧‧鈍化層

113、213、313‧‧‧陰極電極

115、215、315‧‧‧陽極電極

205、305‧‧‧第一氮化鎵層

207、307‧‧‧第二氮化鎵層

209、309‧‧‧絕緣材料

209’、309’‧‧‧絕緣區

210‧‧‧開口

308‧‧‧第一凹陷

310‧‧‧第二凹陷

A‧‧‧區域

t1、t2‧‧‧厚度

藉由以下的詳述配合所附圖式，我們能更加理解本發明實施例的觀點。值得注意的是，根據工業上的標準慣例，一些部件(feature)可能沒有按照比例繪製。事實上，為了能清楚地討論，不同部件的尺寸可能被增加或減少。

第1圖是顯示比較例之半導體裝置的剖面示意圖；第2A-2D圖是根據本發明的一些實施例，顯示形成半導體裝置之各個階段的剖面示意圖；第3A-3D圖是根據本發明的另一些實施例，顯示形成半導體裝置之各個階段的剖面示意圖。

以下揭露提供了很多不同的實施例或範例，用於實施所提供的半導體裝置之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例及/或形態之間的關係。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的參考數字被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的操作，且一些敘述的操作可為了該方法的其他實施例被取代或刪除。

第1圖是顯示比較例之半導體裝置100的剖面示意圖。如第1圖所示，半導體裝置100，例如水平式結構的氮化鎵蕭特基二極體，包含半導體基底101，設置在半導體基底101上的緩衝層103，設置在緩衝層103上的氮化鎵層105，設置在氮化鎵層105上的氮化鋁鎵層107，設置在氮化鋁鎵層107上的蓋層109，以及設置在蓋層109上的鈍化層111。此外，半導體裝置100也包含設置在氮化鋁鎵層107上的陰極電極113和陽極電極115，其中陰極電極113和陽極電極115延伸至氮化鋁鎵層107內，亦即，陰極電極113和陽極電極115的底面低於氮化鋁鎵層107的頂面。

如第1圖所示，半導體裝置100的電流自陽極電極115流出，經陽極電極115下方的氮化鋁鎵層107流至氮化鎵層105(氮化鎵層105相當於半導體裝置100的通道層)，接著，電流水平式的流經氮化鎵層105靠近氮化鋁鎵層107的表面，再經陰極電極113下方的氮化鋁鎵層107流入陰極電極113。

半導體裝置100係藉由異質材料，例如氮化鎵層105和氮化鋁鎵層107，之間的能隙差，以產生二維電子氣(two-dimensional electron gas，2DEG)的電流，前述水平式的結構容易在陰極電極113靠近陽極電極115與氮化鋁鎵層107該側的角落，亦即第1圖所示之A區域，產生電流擁擠效應。因此，半導體裝置100，例如水平式結構的氮化鎵蕭特基二極體，需克服單位面積電流密度低的問題。

第2A-2D圖是根據本發明的一些實施例，顯示形成半導體裝置200之各個階段的剖面示意圖。

根據一些實施例，如第2A圖所示，提供半導體基底201。一些實施例中，半導體基底201可由矽(Si)、碳化矽(SiC)、氮化鎵(GaN)、二氧化矽(SiO₂)、藍寶石(Sapphire)或前述之組合所形成。此外，半導體基底201可為輕摻雜之P型或N型基底。

接著，在半導體基底201上形成晶種層(未繪示)，在晶種層上形成緩衝層203。一些實施例中，晶種層和緩衝層203是藉由金屬有機化學氣相沉積(metal organic chemical vapor deposition，MOCVD)、分子束磊晶(molecular beam epitaxy，MBE)或前述之組合所形成。晶種層可由氮化鋁(AlN)、氧化鋁(Al₂O₃)、氮化鋁鎵(AlGaN)、碳化矽(SiC)、鋁(Al)或前述之組合所形成，且晶種層可為單一或多層結構。

另外，緩衝層203的材料是由晶種層的材料和磊晶製程時通入的氣體所決定。一些實施例中，緩衝層203可由氮化鋁(AlN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(InAlGaN)或前述之組合所形成。一些實施例中，緩衝層203可為摻雜碳、矽、鎂或鐵的多層結構。一些實施例中，緩衝層203的厚度在約1微米至約20微米的範圍內。

再參見第2A圖，在緩衝層203上形成第一氮化鎵層205，且在第一氮化鎵層205上形成第二氮化鎵層207。值得注意的是，在第一氮化鎵層205和第二氮化鎵層207內植入N型摻雜物，例如磷(P)或砷(As)，且第一氮化鎵層205之摻質濃度高於第二氮化鎵層207之摻質濃度。一些實施例中，第一氮化鎵層205之摻質濃度在約1x10¹⁹原子/立方公分(atom/cm³)以上，而第二氮化鎵層207之摻質濃度在約1x10¹⁵原子/立方公分(atom/cm³)至約1x10¹⁸原子/立方公分(atom/cm³)的範圍內。

一些實施例中，第二氮化鎵層207之厚度t₂大於第一氮化鎵層205之厚度t₁。在其他實施例中，第二氮化鎵層207之厚度t₂可小於或等於第一氮化鎵層205之厚度t₁。

根據一些實施例，如第2B圖所示，實施佈植隔離(implant isolation)製程，將氧離子佈植於第二氮化鎵層207的一部份中，使得此部分的第二氮化鎵層207轉換為絕緣材料 209。一些實施例中，絕緣材料209為第二氮化鎵層207的材料摻雜氧離子。在其他實施例中，佈植隔離製程可使用其他的重離子，例如氬(Ar)離子。

接續前述，如第2C圖所示，在絕緣材料209內形成開口210以暴露第一氮化鎵層205之一部分。一些實施例中，開口210可藉由微影和蝕刻的製程形成，蝕刻製程可包含乾式蝕刻或濕式蝕刻。在開口210形成之後，剩餘的絕緣材料209即為絕緣區209’。

根據一些實施例，如第2D圖所示，在開口210內形成陰極電極213，陰極電極213位於第一氮化鎵層205上且直接接觸第一氮化鎵層205，以及在第二氮化鎵層207上形成陽極電極215。明確而言，絕緣區209’位於陰極電極213與第二氮化鎵層207之間，且絕緣區209’環繞陰極電極213，使得陰極電極213與第二氮化鎵層207隔開。此外，陰極電極213之底面低於陽極電極215之底面。

一些實施例中，如第2D圖所示，陰極電極213延伸至左右兩側之絕緣區209’上，且陰極電極213之頂面高於第二氮化鎵層207之頂面。在其他實施例中，陰極電極213未延伸至左右兩側之絕緣區209’上，且陰極電極213之頂面水平於第二氮化鎵層207之頂面。

一些實施例中，陰極電極213和陽極電極215係使用化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、電鍍(electroplating)、濺鍍(sputtering) 或其他合適的方法形成。此外，陰極電極213和陽極電極215可包含金屬材料。

值得注意的是，陽極電極215可選用功函數較陰極電極215高的金屬材料，使得陰極電極213與第一氮化鎵層205之間為歐姆接觸(Ohmic contact)，且陽極電極215與第二氮化鎵層207之間為蕭特基接觸(Schottky contact)。舉例而言，陰極電極213可由鈦(Ti)、鋁(Al)或前述之組合形成，陽極電極215可由鎳(Ni)、金(Au)或前述之組合形成。

再參見第2D圖，半導體裝置200的電流自陽極電極215流出，垂直式地流經陽極電極215下方的第二氮化鎵層207，接著，電流水平式的流經第一氮化鎵層205靠近第二氮化鎵層207的表面，再流入陰極電極213。由於半導體裝置200具有半垂直式的結構，可有效克服水平式結構之電流擁擠效應的問題，使得單位面積的電流密度得以提升。

第3A-3D圖是根據本發明的另一些實施例，顯示形成半導體裝置300之各個階段的剖面示意圖。

如第3A圖所示，在半導體基底301上依序設置緩衝層303、第一氮化鎵層305和第二氮化鎵層307，以及在第二氮化鎵層307內形成第一凹陷308，第一凹陷308暴露出第一氮化鎵層305之一部分。一些實施例中，第一凹陷308可藉由微影和蝕刻的製程形成，蝕刻製程可包含乾式蝕刻或濕式蝕刻。半導體基底301、緩衝層303、第一氮化鎵層305和第二氮化鎵層307的材料和製程可相似或相同於前述第2A圖之半導體基底201、緩衝層203、第一氮化鎵層205和第二氮化鎵層207，在此便不贅述。

根據一些實施例，如第3B圖所示，在第一凹陷308內填入絕緣材料309。絕緣材料309係使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDPCVD)製程、金屬有機化學氣相沉積(MOCVD)製程、電漿增強化學氣相沉積(PECVD)製程或前述之組合而形成。

值得注意的是，與半導體裝置200不同的是，半導體裝置300之絕緣材料309不是由第二氮化鎵層307的材料轉變而成。一些實施例中，絕緣材料309可包含氧化矽、氮化矽、氮氧化矽、前述之組合或其他合適之絕緣材料。另外，在將絕緣材料309填入第一凹陷308之後，可選擇性地實施平坦化製程，例如化學機械研磨(chemical mechanical polishing，CMP)製程，以移除位於第二氮化鎵層307上的絕緣材料309。

接續前述，如第3C圖所示，移除絕緣材料309之一部分，以在絕緣材料309內形成第二凹陷310，且第二凹陷310暴露出第一氮化鎵層305之一部分，剩餘的絕緣材料309形成絕緣區309'。一些實施例中，第二凹陷310的製程方式可相似或相同於第一凹陷308，在此便不贅述。

根據一些實施例，如第3D圖所示，在第二凹陷310內形成陰極電極313，陰極電極313位於第一氮化鎵層305上且直接接觸第一氮化鎵層305，以及在第二氮化鎵層307上形成陽極電極315。明確而言，絕緣區309’位於陰極電極313與第二氮化鎵層307之間，使得陰極電極313與第二氮化鎵層307 隔開。此外，陰極電極313之底面低於陽極電極315之底面。

一些實施例中，如第3D圖所示，陰極電極313延伸至絕緣區309’上，且陰極電極313之頂面高於第二氮化鎵層307之頂面。在其他實施例中，陰極電極313未延伸至絕緣區309’上，且陰極電極313之頂面水平於第二氮化鎵層307之頂面。

此外，陰極電極313和陽極電極315的材料與製程可相似或相同於前述之陰極電極213和陽極電極215，在此便不贅述。

再參見第3D圖，半導體裝置300的電流自陽極電極315流出，垂直式地流經陽極電極315下方的第二氮化鎵層307，接著，電流水平式的流經第一氮化鎵層305靠近第二氮化鎵層307的表面，再流入陰極電極313。由於半導體裝置300具有半垂直式的結構，可有效克服水平式結構之電流擁擠效應的問題，使得單位面積的電流密度得以提升。

以往水平式的氮化鎵蕭特基二極體容易因電流擁擠效應的影響，使得單位面積電流密度下降。為了提升氮化鎵蕭特基二極體的單位面積電流密度，本發明的實施例在半導體基底上設置第一氮化鎵層，在第一氮化鎵層上設置第二氮化鎵層，第一氮化鎵層和第二氮化鎵層具有相同的導電類型，例如為N型，且第一氮化鎵層的摻質濃度高於第二氮化鎵層的摻質濃度。

此外，本發明的實施例在氮化鎵蕭特基二極體中，將陰極電極之底面設置為低於陽極電極之底面，使得整體的氮化鎵蕭特基二極體具有半垂直式的結構，不同於以往藉由異質材料之能隙差而產生的二維電子氣(2DEG)，本發明的實施例係藉由摻質濃度的差異，使得氮化鎵蕭特基二極體的電流垂直向下，再流入底面位置較低的陰極電極。因此，本發明的實施例藉由此半垂直式的結構以克服水平式結構之電流擁擠效應的問題，以有效提升單位面積的電流密度。

以上概述數個實施例，以便在本發明所屬技術領域中具有通常知識者可以更理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

Claims

一種半導體裝置，包括：一第一氮化鎵層，設置於一半導體基底上，其中該第一氮化鎵層具有一第一導電類型；一第二氮化鎵層，設置於該第一氮化鎵層上，其中該第二氮化鎵層具有該第一導電類型，且該第一氮化鎵層的摻質濃度高於該第二氮化鎵層的摻質濃度；一陽極電極，設置於該第二氮化鎵層上；一陰極電極，設置於該第一氮化鎵層上且直接接觸該第一氮化鎵層；以及一絕緣區，設置於該第一氮化鎵層上且直接接觸該第一氮化鎵層，其中該絕緣區位於該陰極電極與該第二氮化鎵層之間。
如申請專利範圍第1項所述之半導體裝置，其中該第一導電類型為N型。
如申請專利範圍第1項所述之半導體裝置，其中該陰極電極延伸至該絕緣區上。
如申請專利範圍第1項所述之半導體裝置，其中該絕緣區環繞該陰極電極。
如申請專利範圍第1項所述之半導體裝置，其中該絕緣區的材料為該第二氮化鎵層的材料摻雜氧離子。
如申請專利範圍第1項所述之半導體裝置，其中該第二氮化鎵層的厚度大於該第一氮化鎵層的厚度。
如申請專利範圍第1項所述之半導體裝置，其中該陽極電極與該第二氮化鎵層之間為蕭特基接觸，且該陰極電極與該第一氮化鎵層之間為歐姆接觸。
如申請專利範圍第1項所述之半導體裝置，更包括：一緩衝層，設置於該半導體基底和該第一氮化鎵層之間。
如申請專利範圍第1項所述之半導體裝置，其中該陰極電極之底面低於該陽極電極之底面。
如申請專利範圍第1項所述之半導體裝置，其中該陰極電極之頂面水平於或高於該第二氮化鎵層之頂面。
一種半導體裝置的製造方法，包括：形成一第一氮化鎵層於一半導體基底上，其中該第一氮化鎵層具有一第一導電類型；形成一第二氮化鎵層於該第一氮化鎵層上，其中該第二氮化鎵層具有該第一導電類型，且該第一氮化鎵層的摻質濃度高於該第二氮化鎵層的摻質濃度；形成一陽極電極於該第二氮化鎵層上；形成一陰極電極於該第一氮化鎵層上且直接接觸該第一氮化鎵層；以及形成一絕緣區於該第一氮化鎵層上且直接接觸該第一氮化鎵層，其中該絕緣區位於該陰極電極與該第二氮化鎵層之間。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中該第一導電類型為N型。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中該陰極電極延伸至該絕緣區上。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中形成該陰極電極之步驟包括：形成一第一凹陷於該第二氮化鎵層內；將一絕緣材料填入該第一凹陷內；移除該絕緣材料之一部分，以在該絕緣材料內形成一第二凹陷，其中該第二凹陷暴露出該第一氮化鎵層，且剩餘的該絕緣材料形成該絕緣區；以及在該第二凹陷內形成該陰極電極。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中形成該陰極電極之步驟包括：實施一佈植隔離製程將該第二氮化鎵層之一部分轉換為一絕緣材料；在該絕緣材料內形成一開口，以暴露出該第一氮化鎵層且形成該絕緣區；以及在該開口內形成該陰極電極，其中該絕緣區環繞該陰極電極。
如申請專利範圍第15項所述之半導體裝置的製造方法，其中該佈植隔離製程係將氧離子佈植於該第二氮化鎵層的該部分中。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中該第二氮化鎵層的厚度大於該第一氮化鎵層的厚度。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中該陽極電極與該第二氮化鎵層之間形成蕭特基接觸，且該陰極電極與該第一氮化鎵層之間形成歐姆接觸。
如申請專利範圍第11項所述之半導體裝置的製造方法，更包括：形成一緩衝層於該半導體基底和該第一氮化鎵層之間。
如申請專利範圍第11項所述之半導體裝置的製造方法，其中該陰極電極之底面低於該陽極電極之底面，且該陰極電極之頂面水平於或高於該第二氮化鎵層之頂面。