TW201338130A - 垂直式半導體元件及其製造方法 - Google Patents
垂直式半導體元件及其製造方法 Download PDFInfo
- Publication number
- TW201338130A TW201338130A TW101107259A TW101107259A TW201338130A TW 201338130 A TW201338130 A TW 201338130A TW 101107259 A TW101107259 A TW 101107259A TW 101107259 A TW101107259 A TW 101107259A TW 201338130 A TW201338130 A TW 201338130A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- substrate
- vertical
- conductivity type
- Prior art date
Links
Abstract
本發明提出一種垂直式半導體元件及其製造方法。垂直式半導體元件包含：基板，其具有第一表面與第二表面，且第一表面與第二表面之間，具有貫穿基板之複數導電栓所形成之導電矩陣；半導體層，形成於第一表面上，其具有第三表面與第四表面，其中第四表面面向第一表面；第一電極，形成於第三表面上；以及第二電極，形成於第二表面上，用以電連接導電矩陣。
Description
本發明係有關一種垂直式半導體元件及其製造方法，特別是指一種改善電流擁擠(current crowding)之垂直式半導體元件及其製造方法。
一般碳化鎵(GaN)晶體磊晶成長於如碳化矽(SiC)或藍寶石(Sapphire)等基材上。由於藍寶石基板為絕緣體，因此，若需要將功率元件製作於藍寶石基板，則必須製作為橫向元件，也就是將電極形成於元件同側。如此一來，不但會增加元件面積，增加製造成本，亦會產生電流擁擠的問題。
有鑑於此，本發明即針對上述先前技術之不足，提出一種垂直式半導體元件及其製造方法，可減少半導體元件面積，降低製作成本，並且改善電流擁擠的問題。
本發明目的在提供一種垂直式半導體元件及其製造方法。
為達上述之目的，就其中一個觀點言，本發明提供了一種垂直式半導體元件，包含：一基板，其具有一第一表面與一第二表面，且該第一表面與第二表面之間，具有貫穿該基板之複數導電栓所形成之導電矩陣；一半導體層，形成於該第一表面上，其具有一第三表面與一第四表面，其中該第四表面面向該第一表面；一第一電極，形成於該第三表面上；以及一第二電極，形成於該第二表面上，用以電連接該導電矩陣。
就另一觀點言，本發明也提供了一種垂直式半導體元件製造方法，包含：提供一基板，其具有一第一表面與一第二表面；形成一半導體層於該第一表面上，且該半導體層具有一第三表面與一第四表面，其中該第四表面面向該第一表面；形成一第一電極於該第三表面上；形成複數穿孔貫穿該基板，且該複數穿孔形成一穿孔矩陣；形成複數導電栓於該複數穿孔中，以形成一導電矩陣；以及形成一第二電極於該第二表面上，用以電連接該導電矩陣。
在其中一種較佳實施型態中，該基板包括一碳化矽(SiC)基板或一藍寶石(sapphire)基板。
上述較佳實施型態中，該半導體層較佳地包含一氮化鎵(gallium nitride,GaN)層，且該第一電極、該GaN層、該導電矩陣、與該第二電極形成一垂直式蕭特基位障二極體(Schottky barrier diode,SBD)。
在另一種較佳實施型態中，該半導體層包含：一具有第一導電型雜質摻雜之氮化鎵(gallium nitride,GaN)層；一具有第二導電型雜質摻雜之基極區，形成於該第三表面下之該GaN層中，且該基極區與該第一電極電連接；以及一具有第一導電型雜質摻雜之射極區，形成於該第三表面下之該基極區中，且該射極區與一形成於該第三表面上之第三電極電連接；其中，該第一電極、該半導體層、該第三電極、該導電矩陣、與該第二電極形成一垂直式雙極接面電晶體(bipolar junction transistor,BJT)。
在又一種較佳實施型態中，該半導體層包含：一具有第一導電型雜質摻雜之氮化鎵(gallium nitride,GaN)層；一具有第二導電型雜質摻雜之本體區，形成於該第三表面下之該GaN層中，且該本體區與該第一電極電連接；一具有第一導電型雜質摻雜之射極區，形成於該第三表面下之該本體區中，且該射極區與該第一電極電連接；以及一具有第二導電型雜質摻雜之注入區，形成於該GaN層與該基板之間，並藉由該導電矩陣與該第二電極電連接；且該垂直式半導體元件更包含：一介電層，形成於該第三表面上；以及一閘極，形成於該介電層上，其中，該第一電極、該半導體層、該第三電極、該導電矩陣、該第二電極、該介電層、與該閘極形成一垂直式絕緣閘雙極性電晶體(insulated gate bipolar transistor,IGBT)。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
請參閱第1A-1D圖，顯示本發明的第一個實施例，垂直式蕭特基位障二極體(Schottky barrier diode,SBD)100的製造流程。如第1A圖所示，首先提供基板11，其具有上表面111與下表面112。基板11例如但不限於為碳化矽(SiC)基板或藍寶石(sapphire)基板。
接著請參閱第1B圖，形成半導體層13於上表面111上，且半導體層13具有上表面133與下表面134，其中下表面134面向上表面111。其中，半導體層13例如但不限於為氮化鎵(gallium nitride,GaN)層。接著形成陽極14於上表面133上，其中，陽極14與半導體層13之間，形成蕭特基接觸。
然後如第1C圖所示，在基板11上表面111與下表面112之間，以例如但不限於雷射蝕刻技術，貫穿基板11，形成複數穿孔12a，且複數穿孔12a由上視圖視之(未示出)，形成穿孔矩陣12。並且，形成複數導電栓16a於上述複數穿孔12a中，以形成導電矩陣16貫穿基板11。然後於下表面112上，形成陰極15，用以電連接導電矩陣16，並且導電矩陣16與半導體層13之間，形成歐姆接觸。如此一來，陽極14、半導體層13、導電矩陣16、與陰極15形成垂直式蕭特基位障二極體100。
第2A-2D圖顯示本發明的第二個實施例，垂直式雙極接面電晶體(bipolar junction transistor,BJT)200的製造流程。如第2A圖所示，與第一個實施例相似，首先提供基板11，其例如但不限於為碳化矽(SiC)基板或藍寶石(sapphire)基板。接著於上表面111上，形成半導體層23。且半導體層23具有上表面233與下表面234，其中下表面234面向上表面111。其中，半導體層23例如但不限於為氮化鎵(gallium nitride,GaN)層。與第一個實施例不同的是，半導體層23具有第一導電型雜質摻雜。其中第一導電型例如但不限於為N型。
接著請參閱第2B圖，於上表面233下之半導體層23中，形成具有第二導電型雜質摻雜之基極區27。其中第二導電型例如但不限於為P型。然後，形成基極24於上表面233上，以電連接至基極區27。並且，於上表面233下之基極區27中，形成具有第一導電型雜質(例如為N型)摻雜之射極區28。並且於上表面233上形成與射極區28電連接之射極29。
然後如第2C圖所示，在基板11上表面111與下表面112之間，以例如但不限於雷射蝕刻技術，貫穿基板11，形成複數穿孔12a，且複數穿孔12a由上視圖視之(未示出)，形成穿孔矩陣12。
接下來請參閱第2D圖，形成複數導電栓16a於上述複數穿孔12a中，以形成導電矩陣16貫穿基板11。然後於下表面112上，形成集極25，用以電連接導電矩陣16，並且，導電矩陣16與半導體層23之間，形成歐姆接觸。如此一來，基極區27、基極24、射極區28、射極29、半導體層23、導電矩陣16、與集極25形成垂直式雙極接面電晶體200。
第3A-3D圖顯示本發明的第三個實施例，垂直式絕緣閘雙極性電晶體(insulated gate bipolar transistor,IGBT)300的製造流程。如第3A圖所示，與第二個實施例相似，首先提供基板11，其例如但不限於為碳化矽(SiC)基板或藍寶石(sapphire)基板。接著於上表面111上，形成半導體層32與33。且半導體層33具有上表面333，而半導體層32具有下表面334，其中下表面334面向上表面111。其中，半導體層32與33例如但不限於為氮化鎵(gallium nitride,GaN)層。與第二個實施例不同的是，半導體層33具有第一導電型雜質摻雜，而半導體層32具有第二導電型摻雜。其中第一導電型例如但不限於為N型，當然亦可以為P型；而第二導電型例如但不限於為P型，當然亦可以為N型。
接著請參閱第3B圖，於上表面333下之半導體層33中，形成具有第二導電型雜質摻雜之本體區37。其中第二導電型例如但不限於為P型。然後，形成本體極34於上表面333上，以電連接至本體區37。並且，於上表面333下之本體區37中，形成具有第一導電型雜質(例如為N型)摻雜之射極區38，且射極區38亦與本體極34電連接。接著，於上表面333上形成介電層391，其分別與半導體層33、本體區37、以及射極區38連接。然後於介電層391上形成閘極39。
然後如第3C圖所示，在基板11上表面111與下表面112之間，以例如但不限於雷射蝕刻技術，貫穿基板11，形成複數穿孔12a，且複數穿孔12a由上視圖視之(未示出)，形成穿孔矩陣12。
接下來請參閱第3D圖，形成複數導電栓16a於上述複數穿孔12a中，以形成導電矩陣16貫穿基板11。然後於下表面112上，形成集極35，用以電連接導電矩陣16，並且，導電矩陣16與半導體層32之間，形成歐姆接觸。如此一來，本體極34、半導體層32與33、閘極39、介電層391、導電矩陣16、本體區37、射極區38、與集極35形成垂直式絕緣閘雙極性電晶體300。
需說明的是，由於本發明利用具有導電矩陣之基板，形成垂直式半導體元件，相較於橫向式半導體元件，不僅節省元件的面積，減少製作的成本；於元件操作時，由於載子主要於垂直的電極間流動，而非橫向的流動，更改善了電流擁擠的問題。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如在垂直式蕭特基位障二極體100中，於半導體層13與陽極14間，形成氮化鋁鎵(aluminum gallium nitride,AlGaN)層等；又如，垂直式蕭特基位障二極體100中，半導體層13亦可以為N型或P型等。本發明的範圍應涵蓋上述及其他所有等效變化。
11．．．基板
12．．．穿孔矩陣
12a．．．穿孔
13,23,32,33．．．半導體層
14．．．陽極
15．．．陰極
16．．．導電矩陣
16a．．．導電栓
24．．．基極
25,35．．．集極
27．．．基極區
28,38．．．射極區
29．．．射極
34．．．本體極
37．．．本體區
39．．．閘極
100．．．垂直式蕭特基位障二極體
111,113,233,333．．．上表面
112,134,234,334．．．下表面
200．．．垂直式雙極接面電晶體
300．．．垂直式絕緣閘雙極性電晶體
391．．．介電層
第1A-1D圖顯示本發明的第一個實施例。
第2A-2D圖顯示本發明的第二個實施例。
第3A-3D圖顯示本發明的第三個實施例。
11．．．基板
13．．．半導體層
14．．．陽極
15．．．陰極
16．．．導電矩陣
16a．．．導電栓
100．．．垂直式蕭特基位障二極體
133．．．上表面
Claims (10)
- 一種垂直式半導體元件，包含：一基板，其具有一第一表面與一第二表面，且該第一表面與第二表面之間，具有貫穿該基板之複數導電栓所形成之導電矩陣；一半導體層，形成於該第一表面上，其具有一第三表面與一第四表面，其中該第四表面面向該第一表面；一第一電極，形成於該第三表面上；以及一第二電極，形成於該第二表面上，用以電連接該導電矩陣。
- 如申請專利範圍第1項所述之垂直式半導體元件，其中該基板包括一碳化矽(SiC)基板或一藍寶石(sapphire)基板。
- 如申請專利範圍第2項所述之垂直式半導體元件，其中該半導體層包含一氮化鎵(gallium nitride,GaN)層，且該第一電極、該GaN層、該導電矩陣、與該第二電極形成一垂直式蕭特基位障二極體(Schottky barrier diode,SBD)。
- 如申請專利範圍第2項所述之垂直式半導體元件，其中該半導體層包含：一具有第一導電型雜質摻雜之氮化鎵(gallium nitride,GaN)層；一具有第二導電型雜質摻雜之基極區，形成於該第三表面下之該GaN層中，且該基極區與該第一電極電連接；以及一具有第一導電型雜質摻雜之射極區，形成於該第三表面下之該基極區中，且該射極區與一形成於該第三表面上之第三電極電連接；其中，該第一電極、該半導體層、該第三電極、該導電矩陣、與該第二電極形成一垂直式雙極接面電晶體(bipolar junction transistor,BJT)。
- 如申請專利範圍第2項所述之垂直式半導體元件，其中該半導體層包含：一具有第一導電型雜質摻雜之氮化鎵(gallium nitride,GaN)層；一具有第二導電型雜質摻雜之本體區，形成於該第三表面下之該GaN層中，且該本體區與該第一電極電連接；一具有第一導電型雜質摻雜之射極區，形成於該第三表面下之該本體區中，且該射極區與該第一電極電連接；以及一具有第二導電型雜質摻雜之注入區，形成於該GaN層與該基板之間，並藉由該導電矩陣與該第二電極電連接；且該垂直式半導體元件更包含：一介電層，形成於該第三表面上；以及一閘極，形成於該介電層上，其中，該第一電極、該半導體層、該導電矩陣、該第二電極、該介電層、與該閘極形成一垂直式絕緣閘雙極性電晶體(insulated gate bipolar transistor,IGBT)。
- 一種垂直式半導體元件製造方法，包含：提供一基板，其具有一第一表面與一第二表面；形成一半導體層於該第一表面上，且該半導體層具有一第三表面與一第四表面，其中該第四表面面向該第一表面；形成一第一電極於該第三表面上；形成複數穿孔貫穿該基板，且該複數穿孔形成一穿孔矩陣；形成複數導電栓於該複數穿孔中，以形成一導電矩陣；以及形成一第二電極於該第二表面上，用以電連接該導電矩陣。
- 如申請專利範圍第6項所述之垂直式半導體元件製造方法，其中該基板包括一碳化矽(SiC)基板或一藍寶石(sapphire)基板。
- 如申請專利範圍第7項所述之垂直式半導體元件製造方法，其中該形成該半導體層之步驟，包含形成一氮化鎵(gallium nitride,GaN)層，且該第一電極、該GaN層、該導電矩陣、與該第二電極形成一垂直式蕭特基位障二極體(Schottky barrier diode,SBD)。
- 如申請專利範圍第7項所述之垂直式半導體元件製造方法，其中該形成該半導體層之步驟包含：形成一具有第一導電型雜質摻雜之氮化鎵(gallium nitride,GaN)層；於該第三表面下之該GaN層中，形成一具有第二導電型雜質摻雜之基極區，且該基極區與該第一電極電連接；以及於該第三表面下之該基極區中，形成一具有第一導電型雜質摻雜之射極區，且該射極區與一形成於該第三表面上之第三電極電連接；其中，該第一電極、該半導體層、該第三電極、該導電矩陣、與該第二電極形成一垂直式雙極接面電晶體(bipolar junction transistor,BJT)。
- 如申請專利範圍第7項所述之垂直式半導體元件製造方法，其中該半導體層包括第一導電型雜質摻雜之氮化鎵(gallium nitride,GaN)層，且該形成該半導體層之步驟包含：形成該GaN層；於該GaN層中，形成一具有第二導電型雜質摻雜之本體區，且該本體區與該第一電極電連接；於該本體區中，形成一具有第一導電型雜質摻雜之射極區，且該射極區與該第一電極電連接；以及於該GaN層與該基板之間，形成一具有第二導電型雜質摻雜之注入區，該注入區藉由該導電矩陣與該第二電極電連接；且該垂直式半導體元件製造方法更包含：形成一介電層於該第三表面上；以及形成一閘極於該介電層上，其中，該第一電極、該半導體層、該導電矩陣、該第二電極、該介電層、與該閘極形成一垂直式絕緣閘雙極性電晶體(insulated gate bipolar transistor,IGBT)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101107259A TWI456737B (zh) | 2012-03-05 | 2012-03-05 | 垂直式半導體元件及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101107259A TWI456737B (zh) | 2012-03-05 | 2012-03-05 | 垂直式半導體元件及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201338130A true TW201338130A (zh) | 2013-09-16 |
| TWI456737B TWI456737B (zh) | 2014-10-11 |
Family
ID=49628015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101107259A TWI456737B (zh) | 2012-03-05 | 2012-03-05 | 垂直式半導體元件及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI456737B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI623967B (zh) * | 2017-08-25 | 2018-05-11 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| US10032938B1 (en) | 2017-10-03 | 2018-07-24 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003069019A (ja) * | 2001-08-29 | 2003-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7679104B2 (en) * | 2006-11-09 | 2010-03-16 | The Furukawa Electric Co., Ltd. | Vertical type semiconductor device and manufacturing method of the device |
| EP2432002A4 (en) * | 2009-05-11 | 2012-11-21 | Sumitomo Electric Industries | SILICON CARBIDE SUBSTRATE AND SEMICONDUCTOR ELEMENT |
| US8466060B2 (en) * | 2010-04-30 | 2013-06-18 | Alpha & Omega Semiconductor, Inc. | Stackable power MOSFET, power MOSFET stack, and process of manufacture |
-
2012
- 2012-03-05 TW TW101107259A patent/TWI456737B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI623967B (zh) * | 2017-08-25 | 2018-05-11 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| US10032938B1 (en) | 2017-10-03 | 2018-07-24 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI456737B (zh) | 2014-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210119042A1 (en) | Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby | |
| JP6280796B2 (ja) | ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法 | |
| TWI416740B (zh) | 氮化鎵異質結肖特基二極體 | |
| US8618557B2 (en) | Wide-band-gap reverse-blocking MOS-type semiconductor device | |
| JP2007287782A (ja) | メサ型バイポーラトランジスタ | |
| JP2008021689A (ja) | 半導体装置 | |
| US20170033098A1 (en) | GaN-BASED SCHOTTKY DIODE RECTIFIER | |
| JP2018049908A (ja) | 半導体装置及びその製造方法 | |
| US9035320B2 (en) | Semiconductor device | |
| TWI624872B (zh) | 氮化物半導體元件 | |
| KR101984698B1 (ko) | 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법 | |
| US9786776B2 (en) | Vertical semiconductor device and manufacturing method thereof | |
| TW201338130A (zh) | 垂直式半導體元件及其製造方法 | |
| US9466552B2 (en) | Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer | |
| TWI513010B (zh) | 接面能障蕭特基二極體及其製造方法 | |
| TWI688100B (zh) | 寬帶隙半導體裝置 | |
| JP5914097B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| CN106981508B (zh) | 具有垂直型跨接结构电极的水平式半导体元件 | |
| JP7144651B2 (ja) | 半導体装置 | |
| JP5429012B2 (ja) | 半導体装置およびその製造方法 | |
| US10615292B2 (en) | High voltage silicon carbide Schottky diode flip chip array | |
| US9450111B2 (en) | Schottky barrier diode | |
| CN117238945A (zh) | 横向氮化镓基功率器件及其制备方法 | |
| CN104916671A (zh) | 半导体装置 | |
| JP5171996B2 (ja) | パワーデバイス |