CN104916671A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104916671A
CN104916671A CN201410422733.4A CN201410422733A CN104916671A CN 104916671 A CN104916671 A CN 104916671A CN 201410422733 A CN201410422733 A CN 201410422733A CN 104916671 A CN104916671 A CN 104916671A
Authority
CN
China
Prior art keywords
mentioned
conductive portion
outside
exterior lateral
lateral area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410422733.4A
Other languages
English (en)
Inventor
关口秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104916671A publication Critical patent/CN104916671A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供使耐压提高的半导体装置。半导体装置包括基板、第一导电层、扩散层、第一绝缘层、第二导电层、第二绝缘层和第三绝缘层。基板具有主面，包括包含半导体元件的内侧区域和其周围的外侧区域。第一导电层设在外侧区域之上，包括第一外侧导电部和第一内侧导电部。扩散层设在外侧区域，包括当向主面投影时在内侧区域与第一外侧导电部间的外侧扩散部和内侧扩散部。第一绝缘层设在第一外侧导电部与外侧区域间，包括外侧绝缘部和当向主面投影时在外侧绝缘部与外侧扩散部间的内侧绝缘部。第二导电层设在外侧区域与第一外侧导电部间，包括内侧绝缘部与第一外侧导电部间的第二外侧导电部、外侧扩散部与第一内侧导电部间的第二内侧导电部和中间导电部。

Description

半导体装置
相关申请的引用：
本申请以2014年3月14日申请的在先日本专利申请2014－052565号为基础并要求其优先权，该在先申请的全部内容通过引用包含于此。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
例如，在IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)等利用高电压的半导体装置中，有时元件终端区域使用场板(field plate)构造。希望在这样的半导体装置中提高耐压。
发明内容
本实施方式提供一种使耐压提高的半导体装置。
根据一个实施方式，半导体装置包括基板、第一导电层、扩散层、第一绝缘层、第二导电层、第二绝缘层和第三绝缘层。上述基板具有主面，包括包含半导体元件的内侧区域和当向上述主面投影时设在上述内侧区域的周围的外侧区域，是第一导电型。上述第一导电层设在上述外侧区域之上，包括第一外侧导电部和当向上述主面投影时设在上述第一外侧导电部与上述内侧区域之间的第一内侧导电部。上述扩散层设在上述外侧区域，是第二导电型，包括外侧扩散部和内侧扩散部。上述外侧扩散部当向上述主面投影时设在上述内侧区域与上述第一外侧导电部之间。上述内侧扩散部当向上述主面投影时设在上述内侧区域与上述外侧扩散部之间。上述第一绝缘层设在上述第一外侧导电部与上述外侧区域之间，包括外侧绝缘部和内侧绝缘部。上述内侧绝缘部当向上述主面投影时设在上述外侧绝缘部与上述外侧扩散部之间。上述第二导电层设在上述外侧区域与上述第一外侧导电部之间，包括第二外侧导电部、第二内侧导电部和中间导电部。上述第二外侧导电部设在上述内侧绝缘部与上述第一外侧导电部之间。上述第二内侧导电部设在上述外侧扩散部与上述第一内侧导电部之间。上述中间导电部当向上述主面投影时设在上述第二外侧导电部与上述第二内侧导电部之间。上述第二绝缘层设在上述第一导电层与上述扩散层之间、以及上述第一导电层与上述第二导电层之间。上述第三绝缘层的至少一部分设在上述中间导电部与上述外侧区域之间。沿着从上述外侧区域朝向上述第一导电层的第一方向的上述外侧区域与上述第二外侧导电部之间的第一距离，比沿着上述第一方向的上述外侧区域与上述第二内侧导电部之间的第二距离长，比沿着上述第一方向的上述外侧区域与上述中间导电部之间的第三距离长。
发明效果：
本实施方式能够提供使耐压提高的半导体装置。
附图说明
图1是例示实施方式的半导体装置的示意性平面图。
图2是例示实施方式的半导体装置的示意性截面图。
具体实施方式
以下，参照附图说明各实施方式。
另外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与实际情况相同。此外，即使在表示相同部分的情况下，有时也根据附图而将相互的尺寸、比率表示得不同。
另外，本申请说明书和各附图中，关于已示出的附图，对于与前述的要素相同的要素赋予同一附图标记而适当地省略详细说明。
图1是例示实施方式的半导体装置的示意性平面图。图2是例示实施方式的半导体装置的示意性截面图。
图1例示出半导体装置100。图2例示出图1的A1－A2线的半导体装置100的截面。
如图1及图2所示，半导体装置100包括基板10、第一导电层20、扩散层30、第一绝缘层40、第二导电层50、第二绝缘层60和第三绝缘层70。
基板10具有主面10p。基板10包括内侧区域11和外侧区域12。内侧区域11是半导体装置100的元件区域。内侧区域11包含半导体元件80的至少一部分。外侧区域12是半导体装置100的终端区域。外侧区域12当向主面10p投影时设在内侧区域11的周围。
基板10例如能够使用硅(Si)、碳化硅(SiC)或氮化镓(GaN)等。基板10是第一导电型。该例中，第一导电型是n型。
以下的实施方式中，将第一导电型设为n型、第二导电型设为p型来说明。以下的说明也能够适用于将第一导电型设为p型、第二导电型设为n型的情况。
半导体元件80例如包括栅极电极81、体(body)区域82、布线83、扩散区域84(源极区域)、漂移区域85、集电极电极86、发射极电极87和层间绝缘层88。
在与从内侧区域11朝向外侧区域12的方向交叉的方向上，集电极电极86与发射极电极87并列。在集电极电极86与发射极电极87之间设有体区域82。在基板10的表面(主面10p)侧设有体区域82。体区域82例如是第二导电型的区域。
在集电极电极86与体区域82之间设有漂移区域85。漂移区域85例如是第一导电型的区域。
层间绝缘层88设在发射极电极87与体区域82之间。层间绝缘层88例如使用氧化硅。
在体区域82与层间绝缘层88之间的一部分设有多个扩散区域84。多个扩散区域84是源极区域。
栅极电极81当向例如主面10p投影时设在多个源极区域84彼此之间。栅极电极81设在层间绝缘层88与漂移区域85之间的一部分。栅极电极81沿着从发射极电极87朝向集电极电极86的方向延伸。栅极电极81例如从主面10p延伸到漂移区域85。
在扩散区域84与发射极电极87之间设有多个布线83。多个布线83分别将扩散区域84和发射极电极87电连接。
半导体元件80例如是IGBT。在实施方式中，半导体元件80也可以是MOSFET、二极管以及其他高耐压元件中的任一种元件。
第一导电层20设在外侧区域12(基板10)之上。第一导电层20包括第一外侧导电部21和第一内侧导电部22。第一内侧导电部22当向主面10p投影时设在第一外侧导电部21与内侧区域11之间。第一导电层20例如是场板。
第一导电层例如使用钨(W)、铜(Cu)、钼(Mo)、铝(Al)或钌(Ru)等。
将从外侧区域12(基板10)朝向第一导电层20的方向设为Z轴方向(第一方向)。将与Z轴方向垂直的1个方向设为X轴方向。将与X轴方向垂直且与Z轴方向垂直的方向设为Y轴方向。
扩散层30设在外侧区域12。例如，扩散层30在基板10的表面侧(主面10p侧)设在基板10内。
扩散层30包括外侧扩散部31和内侧扩散部32。外侧扩散部31当向主面10p投影时设在内侧区域11与第一外侧导电部21之间。内侧扩散部32当向主面10p投影时设在内侧区域11与外侧扩散部31之间。
扩散层30是第二导电型。扩散层30例如是保护环(guard ring)扩散。如后述那样，通过设置保护环扩散，能够缓和内侧区域11中的电场。扩散层30的深度(沿Z轴方向的长度)例如大于等于1微米(μm)且小于等于2μm。扩散层30的深度例如是1.6μm左右。
第一绝缘层40设在第一外侧导电部21与外侧区域12之间。第一绝缘层40包括外侧绝缘部41和内侧绝缘部42。内侧绝缘部42当向主面10p投影时设在外侧绝缘部41与外侧扩散部31之间。
第一绝缘层40例如使用氧化硅(SiO2)。第一绝缘层40的厚度(沿Z轴方向的长度)例如在大于等于0.7μm且小于等于1.5μm。第一绝缘层40的厚度例如是1.15μm。
第二导电层50设在外侧区域12与第一外侧导电部21之间。第二导电层50包括第二外侧导电部51、第二内侧导电部52和中间导电部53。第二导电层50例如是场板。
第二外侧导电部51设在内侧绝缘部42与第一外侧导电部21之间。第二内侧导电部52设在外侧扩散部31与第一内侧导电部22之间。中间导电部53当向主面10p投影时设在第二外侧导电部51与第二内侧导电部52之间。
第二导电层50例如使用多晶硅。例如，多晶硅被注入杂质而是导电性的。第二导电层50也可以使用W、Cu、Mo、Al或Ru等金属。
第二绝缘层60设在第一导电层20与扩散层30之间、以及第一导电层20与第二导电层50之间。第二绝缘层60还设在第一外侧导电部21与外侧绝缘部41之间。
第二绝缘层60例如使用氧化硅。例如采用CVD(Chemical VaporDeposition，化学气相沉积)法，使第二绝缘层60成膜。第二绝缘层60的厚度(沿Z轴方向的长度)例如大于等于0.9μm且小于等于1.7μm。例如，第一绝缘层40与第一外侧导电部21之间的沿Z轴方向的距离大于等于0.9μm且小于等于1.7μm。第二绝缘层60的厚度例如是1.35μm。
第三绝缘层70的至少一部分设在中间导电部53与外侧区域12之间。例如，第三绝缘层70还设在第二内侧导电部52与外侧扩散部31之间、以及第二外侧导电部51与内侧绝缘部42之间。
第三绝缘层70例如使用氧化硅。
该例中，半导体装置100还包含第一连接部91、第二连接部92和钝化膜93。第一连接部91设在第一导电层20与扩散层30之间。第一连接部91将第一导电层20与扩散层30电连接。第二连接部92设在第一导电层20与第二导电层50之间。第二连接部92将第一导电层20与第二导电层50电连接。
例如，第一导电层20、扩散层30和第二导电层50实质设定为相同电位。第一导电层20例如与发射极电极87电连接。第一连接部91及第二连接部92例如使用W等。
钝化膜93设在第一导电层20之上。钝化膜93例如使用氮化硅、氧化硅以及聚酰亚胺依次层叠而成的构造。
例如，外侧区域12与第二外侧导电部51之间的沿Z轴方向的距离是第一距离L1。
例如，外侧区域12与第二内侧导电部52之间的沿Z轴方向的距离是第二距离L2。
例如，外侧区域12与中间导电部53之间的沿Z轴方向的距离是第三距离L3。
例如，外侧区域12与第一导电层20之间的沿Z轴方向的距离是第四距离L4。
第一距离L1比第二距离L2长，并且比第三距离L3长。第四距离L4比第一距离L1长。
例如，半导体元件80的动作中，向集电极电极86施加电压。由此，体区域82与漂移区域85之间的耗尽层扩展。当向集电极电极86施加了高电压时，体区域82与漂移区域85之间的耗尽层还在横向(从内侧区域11朝向外侧区域12的第二方向、例如X轴方向)上扩展。例如，耗尽层扩展到扩散层30的周边。
在扩散层30与外侧区域12(n型的基板10)之间，设有pn结，并设有耗尽层。因此，通过向集电极电极86施加的高电压，在横向上扩展了的耗尽层越过扩散层30的周边而在横向上进一步扩展。
在扩散层30的外侧，中间导电部53隔着第三绝缘层70而与外侧区域12(基板10)相对置。例如对中间导电部53的电位进行控制。由此，能够使耗尽层在横向上进一步扩展。
在中间导电部53的外侧，第二外侧导电部51隔着第一绝缘层40及第三绝缘层70，与外侧区域12(基板10)相对置。例如对第二外侧导电部51的电位进行控制。由此，能够使耗尽层在横向上进一步扩展。
在第二外侧导电部51的外侧，第一外侧导电部21隔着第一绝缘层40、第二绝缘层60以及第三绝缘层70而与外侧区域12(基板10)相对置。例如对第一外侧导电部21的电位进行控制。由此，能够使耗尽层在横向上进一步扩展。
这样，在实施方式的半导体装置100中，扩散层30、中间导电部53、第二外侧导电部51以及第一外侧导电部21从内侧区域11起依次排列。
此外，扩散层30、中间导电部53、第二外侧导电部51以及第一外侧导电部21各自与外侧区域12(基板10)之间的沿Z轴方向的距离随着从内侧区域11离开而变长。即，场板终端构造例如成为如下构造：场板部(第二导电层50及第一导电层20)的端部朝向芯片周边阶梯式地接近表面方向的构造。由此，例如，能够控制外侧区域12中的、X轴方向的电位的梯度。例如，能够控制耗尽层的扩展，能够缓和在基板10中产生的电场。由此，半导体装置100的耐压提高。
该例中，通过扩散层30、中间导电部53、第二外侧导电部51以及第一外侧导电部21这4个部分，外侧区域12中的电场得到控制。例如，通过增加这样的对电场进行控制的部分的数量，能够进一步缓和电场。
扩散层30具有第一导电层20侧的第一上表面30u、和与第一上表面30u相反的一侧的第一下表面30l。例如，第一下表面30l具有位于扩散层30的外侧的端部的第一外侧下端30e、和位于扩散层30的内侧的端部的第一内侧下端30i。第一内侧下端30i设在第一外侧下端30e与内侧区域11之间。
中间导电部53具有隔着第二绝缘层70而与外侧区域12相对置的第二下表面53l。例如，第二下表面53l具有位于中间导电部53的外侧的端部的第二外侧下端53e、和位于中间导电部53的内侧的端部的第二内侧下端53i。当向主面10p投影时，第二内侧下端53i设在第二外侧下端53e与内侧区域11之间。
第二外侧导电部51具有隔着第三绝缘层70而与内侧绝缘部42相对置的第三下表面51l。例如，第三下表面51l具有位于第二外侧导电部51的外侧的端部的第三外侧下端51e、和位于第二外侧导电部51的内侧的端部的第三内侧下端51i。当向主面10p投影时，第三内侧下端51i设在第三外侧下端51e与内侧区域11之间。
第一外侧导电部21具有隔着第二绝缘层60及第三绝缘层70而与第一绝缘层40相对置的第四下表面21l。例如，第四下表面21l具有位于外侧端部的第四外侧下端21e、和位于内侧的端部的第四内侧下端21i。当向主面10p投影时，第四内侧下端21i设在第四外侧下端21e与内侧区域11之间。
在半导体装置100中，例如，第一绝缘层40、第二绝缘层60以及第三绝缘层70分别使用氧化硅。该情况下，在将第一外侧下端30e和第二外侧下端53e连结的延长线上，设置第三外侧下端51e和第四外侧下端21e。通过在这样的位置上设置扩散层30、中间导电部53、第二外侧导电部51以及第一外侧导电部21，从而容易控制外侧区域12(基板10)中的电位的梯度。能够使耗尽层在横向上扩展，能够缓和外侧区域12中的电场。
例如，将第一外侧下端30e和第二外侧下端53e连结的直线与X－Y平面之间的角度是第一角度θ1。
例如，将第一外侧下端30e和第三外侧下端51e连结的直线与X－Y平面之间的角度是第二角度θ2。
例如，将第一外侧下端30e和第四外侧下端21e连结的直线与X－Y平面之间的角度是第三角度θ3。
例如，第一角度θ1优选为第二角度θ2的大于等于0.9倍且小于等于1.1倍。例如。第一角度θ1优选为第三角度θ3的大于等于0.9倍且小于等于1.1倍。
主面10p具有设置有半导体元件80的第一区域10r。
例如，第一区域10r的沿Z轴方向的位置位于第一导电层20的沿Z轴方向的位置与第一上表面30u的沿Z轴方向的位置之间。
例如，第一绝缘层40具有与外侧区域12相对置的第五下表面40l(下侧面)、和与第五下表面40l相反的一侧的上表面40u。
第一区域10r的沿Z轴方向的位置位于第五下表面40l的沿Z轴方向的位置与第一导电层20的沿Z轴方向的位置之间。
这样，例如，扩散层30及第一绝缘层40设在使基板10(外侧区域12)的一部分凹陷而成的部分。例如，在半导体装置100的制造工序中，与设置扩散层30及第一绝缘层40的部分相对应地对基板10进行蚀刻。在蚀刻后的区域的一部分中进行离子注入等而形成扩散层30。在蚀刻后的区域的其他一部分中例如埋入硅氧化膜而形成第一绝缘层40。
例如，在使第三绝缘层70成膜后，使成为第二导电层50的多晶硅等成膜并形成图案。由此，能够同时形成距外侧区域12的距离相互不同的、中间导电部53和第二外侧导电部51。如上述那样，例如，通过增加对外侧区域12中的电场进行控制的部分，容易对电场进行控制。在实施方式中，能够同时形成中间导电部53和第二外侧导电部51，能够提高制造效率。
例如，使扩散层30与第一导电层20之间的沿Z轴方向的距离较长。由此，容易使扩散层30、中间导电部53、第二外侧导电部51以及第一外侧导电部21各自与基板10之间的距离朝向外侧而增长。在实施方式中，通过将扩散层30及中间导电部53设置在基板10的被蚀刻了的部分，容易确保扩散层30与第一导电层20之间的距离。由此，例如，能够使第二绝缘层60的厚度(沿Z轴方向的长度)变薄。即，能够缩短第一绝缘层40与第一导电层20之间的沿Z轴方向的长度。
例如，在未使基板10凹陷的情况下，为了确保扩散层30与第一导电层20之间的距离，有使第二绝缘层60增厚的情况。或者，在未使基板10凹陷的情况下，为了确保扩散层30与第一导电层20之间的距离，有在第二绝缘层60与第一导电层20之间设置其他绝缘层的情况。这样，若绝缘层变厚，则例如有由于绝缘层的应力而晶圆整体翘曲的情况。由此，制造效率降低。有在后续的制造工序中(例如，光刻工序)使用的设备受到限制的情况。
对此，在实施方式中，将扩散层30及中间导电部53设在基板10的被蚀刻了的部分。由此，例如能够使第二绝缘层60的厚度变薄。能够高效地制造耐压高的半导体装置。
根据实施方式，能够提供使耐压提高的半导体装置。
另外，在本申请说明书中，“垂直”不仅指严格的垂直，例如还包括制造工序中的偏差等，只要实质上垂直即可。
以上，参照具体例对本发明的实施方式进行了说明。但是，本发明的实施方式不限于这些具体例。例如，关于基板、第一导电层、扩散层、第二导电层、第一～第三绝缘层等各要素的具体构成，本领域技术人员通过从公知范围中适当选择而同样地实施本发明，只要能够得到同样的效果，就包含在本发明的范围中。
此外，将各具体例的任意大于等于2个的要素在技术上可能的范围内组合而得到的方案，只要包含本发明的主旨就包含在本发明的范围内。
此外，作为本发明的实施方式，基于上述的半导体装置，本领域技术人员适宜地进行设计变更而实施得到的全部的半导体装置，只要包含本发明的主旨，就属于本发明的范围。
此外，在本发明的思想范畴中，本领域技术人员能够想到各种变更例及修正例，这些变更例及修正例也应被认为属于本发明的范围。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意欲限定发明的范围。这些新的实施方式能够以其他各种形态实施，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求所记载的发明及其等同范围内。

Claims (10)

1.一种半导体装置，
具备：
第一导电型的基板，具有主面，该基板包括内侧区域和外侧区域，该内侧区域包含半导体元件，该外侧区域当向上述主面投影时设在上述内侧区域的周围；
第一导电层，设在上述外侧区域之上，包括第一外侧导电部和第一内侧导电部，该第一内侧导电部当向上述主面投影时设在上述第一外侧导电部与上述内侧区域之间；
第二导电型的扩散层，设在上述外侧区域，包括外侧扩散部和内侧扩散部，该外侧扩散部当向上述主面投影时设在上述内侧区域与上述第一外侧导电部之间，该内侧扩散部当向上述主面投影时设在上述内侧区域与上述外侧扩散部之间；
第一绝缘层，设在上述第一外侧导电部与上述外侧区域之间，包括外侧绝缘部和内侧绝缘部，该内侧绝缘部当向上述主面投影时设在上述外侧绝缘部与上述外侧扩散部之间；
第二导电层，设在上述外侧区域与上述第一外侧导电部之间，包括第二外侧导电部、第二内侧导电部和中间导电部，该第二外侧导电部设在上述内侧绝缘部与上述第一外侧导电部之间，该第二内侧导电部设在上述外侧扩散部与上述第一内侧导电部之间，该中间导电部当向上述主面投影时设在上述第二外侧导电部与上述第二内侧导电部之间；
第二绝缘层，设在上述第一导电层与上述扩散层之间、以及上述第一导电层与上述第二导电层之间；以及
第三绝缘层，至少一部分设在上述中间导电部与上述外侧区域之间；
沿着从上述外侧区域朝向上述第一导电层的第一方向的、上述外侧区域与上述第二外侧导电部之间的第一距离，比沿着上述第一方向的、上述外侧区域与上述第二内侧导电部之间的第二距离长，并且比沿着上述第一方向的、上述外侧区域与上述中间导电部之间的第三距离长。
2.如权利要求1记载的半导体装置，
还具备：
第一连接部，将上述第一导电层与上述扩散层电连接；以及
第二连接部，将上述第一导电层与上述第二导电层电连接。
3.如权利要求1记载的半导体装置，
上述主面包括设有上述半导体元件的第一区域，上述扩散层具有上述第一导电层侧的第一上表面，
上述第一区域的沿上述第一方向的位置位于上述第一导电层的沿上述第一方向的位置与上述第一上表面的沿上述第一方向的位置之间。
4.如权利要求3记载的半导体装置，
上述第一绝缘层具有与上述外侧区域相对置的下侧面，
上述第一区域的沿上述第一方向的位置位于上述第一导电层的沿上述第一方向的位置与上述下侧面的沿上述第一方向的位置之间。
5.如权利要求3记载的半导体装置，
上述扩散层具有与上述第一上表面相反的一侧的第一下表面，
上述中间导电部具有与上述外侧区域相对置的第二下表面，
上述第二外侧导电部具有与上述外侧区域相对置的第三下表面，
上述第一下表面具有位于上述扩散层的外侧的端部的第一外侧下端，
上述第二下表面具有位于上述中间导电部的外侧的端部的第二外侧下端，
上述第三下表面具有位于上述第二外侧导电部的外侧的端部的第三外侧下端，
将上述第一外侧下端和上述第二外侧下端连结的直线与垂直于上述第一方向的平面之间的第一角度，是将上述第一外侧下端和上述第三外侧下端连结的直线与上述平面之间的第二角度的大于等于0.9倍且小于等于1.1倍。
6.如权利要求5记载的半导体装置，
上述第一外侧导电部具有与上述第一绝缘层相对置的第四下表面，
上述第四下表面具有位于上述第一外侧导电部的外侧的端部的第四外侧下端，
上述第一角度，是将上述第一外侧下端和上述第四外侧下端连结的直线与上述平面之间的第三角度的大于等于0.9倍且小于等于1.1倍。
7.如权利要求1记载的半导体装置，
上述第一绝缘层含有氧化硅。
8.如权利要求1记载的半导体装置，
上述第二绝缘层含有氧化硅。
9.如权利要求1记载的半导体装置，
上述第一绝缘层与上述第一外侧导电部之间的沿上述第一方向的距离大于等于0.9微米且小于等于1.7微米。
10.如权利要求1记载的半导体装置，
上述第一绝缘层的沿上述第一方向的长度大于等于0.7微米且小于等于1.5微米。
CN201410422733.4A 2014-03-14 2014-08-25 半导体装置 Pending CN104916671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-052565 2014-03-14
JP2014052565A JP2015177041A (ja) 2014-03-14 2014-03-14 半導体装置

Publications (1)

Publication Number Publication Date
CN104916671A true CN104916671A (zh) 2015-09-16

Family

ID=54069839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410422733.4A Pending CN104916671A (zh) 2014-03-14 2014-08-25 半导体装置

Country Status (3)

Country Link
US (1) US20150263147A1 (zh)
JP (1) JP2015177041A (zh)
CN (1) CN104916671A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649168A (zh) * 2004-01-26 2005-08-03 三菱电机株式会社 半导体器件
CN102005452A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 高电压半导体器件中的集成肖特基二极管
CN102779840A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有终端深能级杂质层的igbt
US20130214394A1 (en) * 2012-02-22 2013-08-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649168A (zh) * 2004-01-26 2005-08-03 三菱电机株式会社 半导体器件
CN102005452A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 高电压半导体器件中的集成肖特基二极管
US20130214394A1 (en) * 2012-02-22 2013-08-22 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102779840A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种具有终端深能级杂质层的igbt

Also Published As

Publication number Publication date
JP2015177041A (ja) 2015-10-05
US20150263147A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
US9653557B2 (en) Semiconductor device
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
JP2015159271A (ja) 半導体装置の製造方法
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
TW201737356A (zh) 半導體裝置及其製造方法
JP6189045B2 (ja) 半導体素子の製造方法
KR101279203B1 (ko) 전력 반도체 소자
CN112262478A (zh) 半导体装置及其制造方法
JP5583846B2 (ja) 半導体装置
TWI566410B (zh) 半導體元件、終端結構及其製造方法
US9178055B2 (en) Semiconductor device
CN103890954A (zh) 半导体装置以及制造半导体装置的方法
WO2014083771A1 (ja) 半導体素子及びその製造方法
US8188482B2 (en) SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method
CN104347475A (zh) 具有沟槽隔离区的边缘终止结构
JP2011018764A (ja) 半導体装置
CN105990432A (zh) 半导体装置及其制造方法
CN104916671A (zh) 半导体装置
CN105981144B (zh) 终止结构及其制作方法
TWI574405B (zh) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device
CN111146285B (zh) 半导体功率晶体管及其制造方法
JP2012160601A (ja) 半導体装置の製造方法
TW202221926A (zh) 切換式電源供應電路之高壓元件及其製造方法
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150916

WD01 Invention patent application deemed withdrawn after publication