CN105981144B - 终止结构及其制作方法 - Google Patents
终止结构及其制作方法 Download PDFInfo
- Publication number
- CN105981144B CN105981144B CN201380082040.9A CN201380082040A CN105981144B CN 105981144 B CN105981144 B CN 105981144B CN 201380082040 A CN201380082040 A CN 201380082040A CN 105981144 B CN105981144 B CN 105981144B
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned
- substrate
- termination area
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 59
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 67
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000002513 implantation Methods 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
一种半导体装置包括：屏蔽栅极SHG晶体管，其位于衬底的有源区域中，所述有源区域由终止区域环绕；及第一多晶硅层，其位于所述SHG晶体管中。所述第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中。
Description
技术领域
本发明一般来说涉及半导体装置，且更特定来说，涉及半导体装置的终止结构及其制作方法。
背景技术
功率半导体装置可包含分裂栅极结构，所述分裂栅极结构进一步包含垂直金属氧化物半导体(MOS)晶体管。垂直MOS晶体管包含沟槽、位于所述沟槽下方的漏极区域、位于所述沟槽中的屏蔽多晶硅、位于所述沟槽中在所述屏蔽多晶硅上方的栅极，以及源极区域。这些垂直MOS晶体管形成于单元区域处以提供所要功能。所述单元区域由终止区域环绕。所述终止区域处的击穿电压需高于所述单元区域处的击穿电压。在一些现有功率半导体装置的分裂栅极结构中，在终止区域处延伸的源极金属层充当场板，其起作用以增加终止区域处的击穿电压。
发明内容
根据本发明的一些实施例，一种半导体装置包括：屏蔽栅极(SHG)晶体管，其位于衬底的有源区域中，其中所述有源区域由终止区域环绕；且所述装置包括第一多晶硅层，其位于所述SHG晶体管中。所述第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中。
根据本发明的又一些实施例，一种制作半导体装置的方法包括：在衬底的有源区域中形成沟槽，其中所述有源区域由终止区域环绕；及在所述沟槽中形成经图案化第一多晶硅层，所述经图案化第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中。
根据本发明的一些实施例，一种制作半导体装置的方法包括：在衬底的有源区域中形成沟槽，其中所述有源区域由终止区域环绕；在所述沟槽中形成经图案化第一多晶硅层；及使用所述经图案化第一多晶硅层作为掩模来在所述衬底中形成第一经掺杂区域及第二经掺杂区域。
附图说明
图1A到1I是展示根据本发明的实施例的形成半导体装置的方法的示意性横截面图；
图1J是根据本发明的实施例的半导体装置的示意性横截面图；及
图2A到2G是展示根据本发明的另一实施例的形成半导体装置的方法的示意性横截面图。
具体实施方式
图1A到1I是展示根据本发明的实施例的形成半导体装置的方法的示意性横截面图。在一些实施例中，所述半导体装置充当功率半导体装置，其包含屏蔽栅极晶体管。
参考图1A，提供衬底11。衬底11包含重掺杂N型层及轻掺杂N型外延层，所述轻掺杂N型外延层位于所述重掺杂层上方。在一实施例中，衬底11包含重掺杂P型层及轻掺杂P型外延层，所述轻掺杂P型外延层位于所述重掺杂P型层上方。在另一实施例中，衬底11包含轻掺杂N型外延层及重掺杂N型层，所述重掺杂N型层位于所述轻掺杂N型层上方。在又一实施例中，衬底11包含轻掺杂P型外延层及重掺杂P型层，所述重掺杂P型层位于所述轻掺杂P型层上方。
在衬底11包含位于重掺杂N型层上方的轻掺杂N型外延层的实施例中，所述重掺杂层具有大约为1019cm-3或更高的浓度，且所述轻掺杂N型外延层具有大约为1016cm-3到1017cm-3的浓度。所述轻掺杂N型外延层充当正在制作的所述半导体装置的漏极区域。此外，衬底11包含晶片，所述晶片具有大约为725微米(μm)的厚度。
第一绝缘层13接着通过(举例来说)沉积过程而形成于衬底11上，所述沉积过程为例如化学气相沉积(CVD)过程。第一绝缘层13的材料包含氧化硅。第一绝缘层13的厚度大约为
经图案化第一光致抗蚀剂(PR)层15通过光刻过程而形成于第一绝缘层13上，从而暴露第一绝缘层13的一部分。
参考图1B，第一绝缘层13的经暴露部分接着在使用经图案化第一PR层15作为掩模的蚀刻过程中被移除，从而产生经图案化第一绝缘层13'。随后，经图案化第一PR层15被移除。
沟槽17接着通过(举例来说)使用经图案化第一绝缘层13'作为掩模的蚀刻过程或适合过程而形成于衬底11中。经图案化第一绝缘层13'随后被移除。沟槽17位于正在制作的所述半导体装置的终止区域处或附近，如稍后将论述。沟槽17具有大约为2μm到5μm的深度。
参考图1C，第二绝缘层19通过(举例来说)热过程而形成于衬底11与沟槽17上，从而产生基本上保形层。针对30伏(V)应用，第二绝缘层19的厚度大约为或针对100V应用，所述厚度大约为到第二绝缘层19的材料包含氧化硅。
第一多晶硅层31接着通过(举例来说)沉积过程与原位(in-situ)掺杂而形成于第二绝缘层19上，从而填充沟槽17。第一多晶硅层31的厚度大约为到在原位掺杂中使用的掺杂剂包含(举例来说)磷。所述掺杂剂的浓度大约为1020cm-3到1021cm-3。
经图案化第二PR层33通过光刻过程而形成于第一多晶硅层31上，从而暴露第一多晶硅层31的一部分。
参考图1D，经图案化第一多晶硅层31'及经图案化第二绝缘层19'被形成。具体来说，经图案化第一多晶硅层31'通过使用经图案化第二PR层33作为掩模的回蚀过程而形成。随后，经图案化第二PR层33被移除，且接着经图案化第二绝缘层19'通过(举例来说)湿式蚀刻过程而形成。因此，凹部18形成于沟槽17所在的衬底11中，从而暴露沟槽17中经图案化第一多晶硅层31'的一部分及经图案化第二绝缘层19'的一部分。
参考图1E，第三绝缘层37通过(举例来说)热过程而形成于经图案化第一多晶硅层31'、经图案化第二绝缘层19'及衬底11上。第三绝缘层37的材料包含氧化硅，且第三绝缘层37的厚度大约为
经图案化第二多晶硅层39接着通过(举例来说)沉积过程后续接着蚀刻过程而形成于凹部18中的第三绝缘层37上。第二多晶硅层39充当正在制作的所述半导体装置的栅极电极。经图案化第二多晶硅层39的厚度大约为
参考图1F，第一经掺杂区域53通过植入过程后续接着驱入(drive-in)过程而形成于衬底11中，所述植入过程及所述驱入过程两者均使用经图案化第一多晶硅层31'作为掩模。所述植入过程中所使用的掺杂剂包含P型掺杂剂，所述P型掺杂剂具有大约为1013ions/cm2的剂量。所述驱入过程包含热过程，且驱入深度大约为1μm。第一经掺杂区域53充当正在制作的所述半导体装置的本体区域。
第二经掺杂区域57接着通过植入过程后续接着驱入过程而形成于衬底11中，所述植入过程及所述驱入过程两者均使用经图案化第一多晶硅层31'作为掩模。所述植入过程中所使用的掺杂剂包含N型掺杂剂，所述N型掺杂剂具有大约为1016ions/cm2的剂量。所述驱入过程包含热过程，且驱入深度大约为0.25μm到0.3μm。第二经掺杂区域57充当正在制作的所述半导体装置的源极区域。第一经掺杂区域53基本上安置于第二经掺杂区域57下面。
参考图1G，内层电介质(ILD)层59通过沉积过程而形成于第三绝缘层37及第二多晶硅层39上。接下来，经图案化第三PR层79通过光刻过程而形成于ILD氧化物层59上，从而暴露ILD氧化物层59的部分。
参考图1H，ILD氧化物层59的经暴露部分被蚀刻，所述蚀刻使用经图案化第三PR层79作为掩模。当蚀刻ILD氧化物层59时，第三绝缘层37、经图案化第一绝缘层13'及第一经掺杂区域53也同时被蚀刻，从而暴露经图案化第一多晶硅层31'及第一经掺杂区域53。随后，经图案化第三PR层79被移除。
接下来，第三经掺杂区域61通过植入过程而形成于第二经掺杂区域57中。所述植入过程中所使用的掺杂剂的材料包含P+型掺杂剂。
参考图1I，金属层69通过(举例来说)沉积过程而基本上形成于ILD氧化物层59上，从而产生半导体装置10。金属层69经由区域61、第二经掺杂区域57及经图案化第一多晶硅层31'而与第一经掺杂区域53接触。金属层69包含铝(Al)或铜(Cu)，且金属层69的厚度大约为4μm到6μm。图1I中所展示的半导体装置10包含功率半导体装置，例如功率金属氧化物半导体场效应晶体管(MOSFET)。半导体装置10在有源区域中包含屏蔽栅极(SHG)晶体管83，所述有源区域由终止区域81环绕。所述有源区域指的是有源装置可形成于其中的区域，而终止区域81指的是大体不具有有源装置且用以给有源区域提供保护的区域。
经图案化第一多晶硅层31'在终止区域81上方延伸并进入所述终止区域中。延伸的经图案化第一多晶硅层31'充当场板以增加半导体装置10的终止区域81处的击穿电压。如先前所论述，在形成第一经掺杂区域53、第二经掺杂区域57期间，经图案化第一多晶硅层31'充当掩模。
图1J是根据本发明的实施例的半导体装置20的示意性横截面图。如图1J中所展示，半导体装置20类似于参考图1G所描述及图解说明的半导体装置10，惟(举例来说)填充以经图案化第一多晶硅层31'的至少一个沟槽85安置于终止区域81处除外。至少一个沟槽85起作用以进一步增加半导体20的终止区域81处的击穿电压。
图2A到2G是展示根据本发明的另一实施例的形成半导体装置的方法的示意性横截面图。
参考图2A，衬底11、经图案化第一绝缘层13'、第二绝缘层19及第一多晶硅层31已在图1A到1B中描述并图解说明，且因此不再详细地论述。然而，与图1A及1B的实施例相比，经图案化第一绝缘层13'被保留。如图2A中所图解说明，在形成第一多晶硅层31之后，经图案化第二PR层33通过光刻过程而形成于第一多晶硅层31上，从而暴露第一多晶硅层31的一部分。
参考图2B，经图案化第一多晶硅层31'及经图案化第二绝缘层19'被形成。具体来说，经图案化第一多晶硅层31'通过使用经图案化第二PR层33作为掩模的回蚀过程而形成。随后，经图案化第二PR层33被移除，且接着经图案化第二绝缘层19'通过(举例来说)湿式蚀刻过程而形成。因此，凹部18形成于沟槽17所处的衬底11中，从而暴露沟槽17中经图案化第一多晶硅层31'的一部分及经图案化第二绝缘层19'的一部分，以及经图案化第一绝缘层13'的一部分。
参考图2C，第三绝缘层37通过(举例来说)热过程而形成于经图案化第一多晶硅层31'、经图案化第二绝缘层19'及衬底11上。第三绝缘层37的材料为氧化硅，且第三绝缘层37的厚度大约为
经图案化第二多晶硅层39接着通过(举例来说)沉积过程后续接着蚀刻过程而形成于凹部18中的第三绝缘层37上。经图案化第二多晶硅层39充当正在制作的所述半导体装置的栅极电极。经图案化第二多晶硅层39的厚度大约为
参考图2D，第一经掺杂区域33通过(举例来说)植入过程后续接着驱入过程而形成于衬底11中，所述植入过程及所述驱入过程两者均使用经图案化第一多晶硅层31'作为掩模。所述植入过程中所使用的掺杂剂包含P型掺杂剂，所述P型掺杂剂具有大约为1013ions/cm2的剂量。所述驱入过程包含热过程，且驱入深度大约为1μm。第一经掺杂区域53充当正在制作的所述半导体装置的本体区域。
第二经掺杂区域57接着通过(举例来说)植入过程后续接着驱入过程而形成于衬底11中，所述植入过程及所述驱入过程两者均使用第一多晶硅层31'作为掩模。所述植入过程中所使用的掺杂剂包含N型掺杂剂，所述N型掺杂剂具有大约为1016ions/cm2的剂量。所述驱入过程包含热过程，且驱入深度大约为0.25μm到0.3μm。第二经掺杂区域57充当正在制作的所述半导体装置的源极区域。
参考图2E，内层电介质(ILD)层59通过(举例来说)沉积过程而形成于第三绝缘层37及第二多晶硅层39上。接下来，经图案化第三PR层79通过光刻过程而形成于ILD氧化物层59上，从而暴露ILD氧化物层59的部分。
参考图2F，ILD氧化物层59的经暴露部分被蚀刻，所述蚀刻使用经图案化第三PR层79作为掩模。当蚀刻ILD氧化物层59时，第三绝缘层37、经图案化第一绝缘层13'及第一经掺杂区域53也同时被蚀刻，从而暴露经图案化第一多晶硅层31'及第一经掺杂区域53，其中蚀刻在虚线附近停止。
接下来，第三经掺杂区域61通过(举例来说)植入过程而形成于第一经掺杂区域53中。所述植入过程中所使用的掺杂剂包含P+型掺杂剂。经暴露第一经掺杂区域53接着被进一步蚀刻，从而暴露衬底11。随后，经图案化第三PR层79被移除。
参考图2G，金属层69通过(举例来说)沉积过程而形成，从而填充经暴露经图案化第一多晶硅层31'及经暴露衬底11。有效地，半导体装置10'被形成。金属层69包含Al或Cu，且金属层69的厚度大约为4μm到6μm。
图2G中所展示的半导体装置10'包含功率半导体装置，举例来说，功率MOSFET。半导体10'在有源区域中包含屏蔽栅极(SHG)晶体管83，所述有源区域由衬底11的终止区域81环绕。第一多晶硅层31'在终止区域81上方延伸并进入所述终止区域中。延伸的第一多晶硅层31'充当场板，其增加半导体10'的终止区域81处的击穿电压。安置于终止区域81处的第一绝缘层13'增加半导体装置10'的终止区域81处的击穿电压，这是因为所述终止区域处的耗尽区域被延伸。
半导体10'的金属层69与衬底11(例如N型衬底)接触，从而在接触区域88处产生肖特基(Schottky)二极管方案。接触区域88处的所述肖特基二极管方案使得半导体装置l0'能够在反向击穿期间耗费较少功率，并增强半导体装置10'的切换功能。
Claims (19)
1.一种半导体装置，其包括：
屏蔽栅极SHG晶体管，其位于衬底的有源区域中，所述有源区域由终止区域环绕；及
第一多晶硅层，其位于所述SHG晶体管中，所述第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中。
2.根据权利要求1所述的半导体装置，其进一步包括第二多晶硅层，所述第二多晶硅层位于所述SHG晶体管中，其中所述第二多晶硅层充当所述SHG晶体管的栅极，且所述第一多晶硅层充当所述半导体装置的场板。
3.根据权利要求1所述的半导体装置，其进一步包括金属层，所述金属层与所述衬底接触。
4.根据权利要求3所述的半导体装置，其中所述衬底为N型的。
5.根据权利要求1所述的半导体装置，其进一步包括所述终止区域处的至少一个沟槽。
6.根据权利要求5所述的半导体装置，其中所述至少一个沟槽填充有所述第一多晶硅层。
7.根据权利要求1所述的半导体装置，其进一步包括所述终止区域处的所述衬底上的绝缘层。
8.一种制作半导体装置的方法，所述方法包括：
在衬底的有源区域中形成沟槽，所述有源区域由终止区域环绕；及
在所述沟槽中形成经图案化第一多晶硅层，所述经图案化第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中。
9.根据权利要求8所述的方法，其进一步包括在所述衬底上于所述终止区域处形成经图案化第一绝缘层。
10.根据权利要求9所述的方法，其进一步包括形成经图案化第二绝缘层，所述经图案化第二绝缘层在所述第一绝缘层上方延伸到所述终止区域。
11.根据权利要求8所述的方法，其进一步包括：
在所述沟槽中形成经图案化第二多晶硅层；及
使用所述经图案化第一多晶硅层作为掩模而在所述衬底中形成第一经掺杂区域及第二经掺杂区域。
12.根据权利要求11所述的方法，其进一步包括：
形成金属层，所述金属层与所述衬底接触。
13.根据权利要求12所述的方法，其中所述衬底为N型的。
14.一种制作半导体装置的方法，所述方法包括：
在衬底的有源区域中形成沟槽，所述有源区域由终止区域环绕；
在所述沟槽中形成经图案化第一多晶硅层，所述经图案化第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中；及
使用所述经图案化第一多晶硅层作为掩模而在所述衬底中形成第一经掺杂区域及第二经掺杂区域。
15.根据权利要求14所述的方法，其中所述经图案化第一多晶硅层在所述终止区域上方延伸并进入所述终止区域中。
16.根据权利要求14所述的方法，其进一步包括在所述衬底上于所述终止区域处形成经图案化第一绝缘层。
17.根据权利要求16所述的方法，其进一步包括形成经图案化第二绝缘层，所述经图案化第二绝缘层在所述第一绝缘层上方延伸到所述终止区域。
18.根据权利要求14所述的方法，其进一步包括在所述沟槽中形成经图案化第二多晶硅层。
19.根据权利要求14所述的方法，其进一步包括形成金属层，所述金属层与所述衬底接触。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102144949A TWI614898B (zh) | 2013-12-06 | 2013-12-06 | 終止區結構及其製造方法 |
| PCT/US2013/075272 WO2015084414A1 (en) | 2013-12-06 | 2013-12-16 | Termination structure and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105981144A CN105981144A (zh) | 2016-09-28 |
| CN105981144B true CN105981144B (zh) | 2019-08-23 |
Family
ID=53273958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380082040.9A Active CN105981144B (zh) | 2013-12-06 | 2013-12-16 | 终止结构及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN105981144B (zh) |
| TW (1) | TWI614898B (zh) |
| WO (1) | WO2015084414A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994067B (zh) * | 2017-12-08 | 2020-08-28 | 李友洪 | 半导体功率器件、半导体功率器件的终端结构及其制作方法 |
| CN113299745B (zh) * | 2021-06-10 | 2022-04-15 | 珠海市浩辰半导体有限公司 | 一种终端结构、半导体器件及制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1251470A (zh) * | 1998-10-20 | 2000-04-26 | 西门子公司 | 晶体管的制造方法 |
| CN102017103A (zh) * | 2006-01-05 | 2011-04-13 | 飞兆半导体公司 | 利用化学机械抛光的功率器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621064B2 (en) * | 2001-05-03 | 2003-09-16 | Texas Instruments Incorporated | CMOS photodiode having reduced dark current and improved light sensitivity and responsivity |
| US7633121B2 (en) * | 2007-10-31 | 2009-12-15 | Force-Mos Technology Corp. | Trench MOSFET with implanted drift region |
| US8643092B2 (en) * | 2009-11-20 | 2014-02-04 | Force Mos Technology Co., Ltd. | Shielded trench MOSFET with multiple trenched floating gates as termination |
| US8431457B2 (en) * | 2010-03-11 | 2013-04-30 | Alpha And Omega Semiconductor Incorporated | Method for fabricating a shielded gate trench MOS with improved source pickup layout |
| JP5925991B2 (ja) * | 2010-05-26 | 2016-05-25 | 三菱電機株式会社 | 半導体装置 |
| JP5743734B2 (ja) * | 2011-06-17 | 2015-07-01 | マルホン工業株式会社 | パチンコ機 |
| US20130087852A1 (en) * | 2011-10-06 | 2013-04-11 | Suku Kim | Edge termination structure for power semiconductor devices |
-
2013
- 2013-12-06 TW TW102144949A patent/TWI614898B/zh active
- 2013-12-16 WO PCT/US2013/075272 patent/WO2015084414A1/en active Application Filing
- 2013-12-16 CN CN201380082040.9A patent/CN105981144B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1251470A (zh) * | 1998-10-20 | 2000-04-26 | 西门子公司 | 晶体管的制造方法 |
| CN102017103A (zh) * | 2006-01-05 | 2011-04-13 | 飞兆半导体公司 | 利用化学机械抛光的功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015084414A1 (en) | 2015-06-11 |
| TW201523881A (zh) | 2015-06-16 |
| CN105981144A (zh) | 2016-09-28 |
| TWI614898B (zh) | 2018-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| US9099321B2 (en) | Method for fabricating power semiconductor device | |
| TW201515070A (zh) | 半導體元件及其製造方法 | |
| JP6485034B2 (ja) | 半導体装置の製造方法 | |
| CN105590962A (zh) | 碳化硅半导体装置和用于制造碳化硅半导体装置的方法 | |
| US8536003B2 (en) | Method for fabricating semiconductor power device | |
| KR20130135710A (ko) | 트렌치 전력 ｍｏｓｆｅｔ | |
| JP6189045B2 (ja) | 半導体素子の製造方法 | |
| JP5583846B2 (ja) | 半導体装置 | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8536004B2 (en) | Method for fabricating semiconductor power device | |
| TW201248851A (en) | New and improved edge termination configurations for high voltage semiconductor power devices | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN104517848A (zh) | Ldmos晶体管结构及其形成方法 | |
| CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN105981144B (zh) | 终止结构及其制作方法 | |
| US8835264B1 (en) | Method for fabricating power semiconductor device | |
| US9818859B2 (en) | Quasi-vertical power MOSFET and methods of forming the same | |
| TWI548090B (zh) | 半導體裝置及其製作方法 | |
| TWI517393B (zh) | 半導體裝置及其製作方法 | |
| JP2012160601A (ja) | 半導体装置の製造方法 | |
| CN105405889B (zh) | 一种具有全方位电流扩展路径的沟槽mosfet | |
| TWI511293B (zh) | 雙溝渠式ｍｏｓ電晶體結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |