CN104517848A - Ldmos晶体管结构及其形成方法 - Google Patents

Ldmos晶体管结构及其形成方法 Download PDF

Info

Publication number
CN104517848A
CN104517848A CN201310460481.XA CN201310460481A CN104517848A CN 104517848 A CN104517848 A CN 104517848A CN 201310460481 A CN201310460481 A CN 201310460481A CN 104517848 A CN104517848 A CN 104517848A
Authority
CN
China
Prior art keywords
deep trench
substrate
well region
inner covering
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310460481.XA
Other languages
English (en)
Inventor
魏琰
宋化龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310460481.XA priority Critical patent/CN104517848A/zh
Publication of CN104517848A publication Critical patent/CN104517848A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种LDMOS晶体管结构及形成方法，形成方法包括：在衬底中形成深沟槽；在深沟槽的侧壁上形成内衬层；在深沟槽中填充半导体层；对衬底进行掺杂形成漂移区，使内衬层和半导体层均位于漂移区内部；在漂移区两侧衬底中分别形成第一阱区、第二阱区，第一阱区、第二阱区与漂移区相接；在漂移区和第一阱区上形成第一栅极结构；在漂移区和第二阱区上形成第二栅极结构；在第一栅极结构和第二栅极结构露出的半导体层中形成共漏极；在第一栅极结构露出的第一阱区中形成第一源极，在第二栅极结构露出的第二阱区中形成第二源极。本发明在保证晶体管面积不增大的同时，提高LDMOS晶体管的击穿电压。

Description

LDMOS晶体管结构及其形成方法
技术领域
本发明涉及半导体领域，特别涉及一种LDMOS晶体管结构及其形成方法。
背景技术
与常见的场效应晶体管相比，LDMOS（lateral double-diffused MOSFET）晶体管诸如增益、线性度、开关性能、散热性能以及减少级数等器件特性方面具有明显的优势，因此得到了广泛应用。
参考图1，示出了现有技术中一种常见的LDMOS（横向双扩散金属氧化物半导体）晶体管结构。此处以两个相邻的N型晶体管且两个N型晶体管共用一个共漏极的情况进行说明。LDMOS晶体管结构包括：
P型的衬底01；
设置于所述P型的衬底01中的第一阱区02；
设置于所述P型的衬底01中的第二阱区03；
设置于第一阱区02与第二阱区03之间的N型漂移区04。
其中，第一阱区02内设有第一源区07，第二阱区03中设有第二源区08，所述N型漂移区04内设有两个晶体管的共漏极09。所述N型漂移区04内靠近第一源区07的一侧设有第一STI（Shallow Trench Isolation,浅沟槽隔离）结构05，靠近第二源区08的一侧设有一个第二STI（Shallow Trench Isolation,浅沟槽隔离）结构06；
设置于所述P型的衬底01上的第一栅极10、第二栅极11，第一栅极位于晶体管的第一源区07、共漏极09之间，且第一栅极10沿P型的衬底01表面的方向上延伸至浅沟槽隔离结构05的上方，第二栅极11位于晶体管的第二源区08、共漏极09之间，且第二栅极11在沿P型的衬底01表面的方向上延伸至浅沟槽隔离结构06上方。
在两个N型晶体管构成的上述LDMOS晶体管结构中，第一晶体管的主要功能部件包括：第一源区07、第一阱区02、第一栅极10、共漏极09、N型漂移区04、第一浅沟槽隔离结构05。第二晶体管的主要功能部件包括：第二源区08、第二阱区03、第二栅极11、共漏极09、N型漂移区04、第二浅沟槽隔离结构06，这样两个晶体管共用一个共漏极的设计有效减少了器件所占的面积。
击穿电压是LDMOS晶体管的一个重要的考量参数。为了增加上述LDMOS晶体管结构的击穿电压，本领域技术人员能想到的做法之一是增加STI结构在沿P型的衬底01表面的方向上的宽度尺寸，以使该结构能分担高压电路中更多的电压，从而增加LDMOS晶体管的击穿电压。
但是，在增加浅沟槽隔离结构沿P型的衬底01表面的方向上尺寸的同时，晶体管所占的面积也增大了。
如何能在保证晶体管所占的面积不增大的同时提高LDMOS晶体管的击穿电压，成为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明解决的问题是，提供一种LDMOS晶体管结构及其形成方法，用于在保证晶体管所占的面积不增大的同时，提高LDMOS晶体管的击穿电压。
为解决上述问题，本发明提供一种LDMOS晶体管结构的形成方法，包括以下步骤：
提供衬底；
在所述衬底中形成深沟槽；
在所述深沟槽的侧壁上形成内衬层；
在深沟槽中填充半导体层；
对所述衬底进行掺杂形成漂移区，使所述漂移区的深度大于所述深沟槽的深度，以使所述内衬层和半导体层均位于所述漂移区的内部；
在所述漂移区两侧的衬底中分别形成第一阱区、第二阱区，所述第一阱区、第二阱区与所述漂移区相接；
在所述漂移区和所述第一阱区上形成第一栅极结构；在所述漂移区和所述第二阱区上形成第二栅极结构；所述第一栅极结构和第二栅极结构能露出所述半导体层；
在第一栅极结构和第二栅极结构露出的半导体层中形成共漏极；
在第一栅极结构露出的第一阱区中形成第一源极，在第二栅极结构露出的第二阱区中形成第二源极。
可选的，形成所述深沟槽的过程包括:
在所述衬底上形成硬掩模层；
在所述硬掩模层上形成图形化的第一光刻胶层，以所述图形化的第一光刻胶层为掩模，对所述硬掩模层进行刻蚀，形成图形化的硬掩模层；
再以所述图形化的硬掩模层为掩模，对所述衬底进行刻蚀，形成所述深沟槽。
可选的，形成所述深沟槽侧壁的内衬层的过程包括：
用热氧化法在所述深沟槽的底部、侧壁及衬底表面形成一层内衬层；
去除所述衬底表面以及所述深沟槽底部的内衬层，使深沟槽底部暴露出所述衬底。
可选的，去除所述衬底表面以及所述深沟槽底部的内衬层的过程包括：采用干法刻蚀对所述内衬层进行刻蚀。
可选的，在深沟槽中填充所述半导体层的过程包括：
在所述深沟槽底部露出的所述衬底表面进行外延生长，直至所述半导体层填充满所述深沟槽。
可选的，形成所述漂移区的过程包括：
在所述衬底上形成图形化的第二光刻胶层，以所述图形化的第二光刻胶层为掩模对所述衬底及所述半导体层进行离子注入，以形成漂移区。
可选的，形成所述第一阱区、第二阱区的过程包括：
在所述衬底上形成图形化的第三光刻胶层，以所述图形化的第三光刻胶层为掩模进行离子注入以形成第一阱区，第二阱区。
可选的，所述第一栅极结构至少部分覆盖靠近所述第一阱区的内衬层。
可选的，所述第二栅极结构至少部分覆盖靠近所述第二阱区的内衬层。
可选的，形成深沟槽的过程包括：深沟槽的深度在1微米到6微米的范围内。
可选的，形成内衬层的过程包括：使所述内衬层沿平行于所述衬底表面方向的厚度为10纳米到10微米。
本发明还提供一种LDMOS晶体管结构，包括：
衬底；
设置于所述衬底内的漂移区
位于所述漂移区内的深沟槽，所述深沟槽的深度小于所述漂移区的深度；
位于所述深沟槽侧壁上的内衬层；
填充于所述深沟槽中的半导体层；
形成于所述半导体层中的共漏极；
分别位于所述漂移区的两侧，与漂移区紧密相邻的第一阱区和第二阱区；
位于所述第一阱区内的第一源极；
位于所述第二阱区内的第二源极；
位于所述共漏极和所述第一源极之间衬底上的第一栅极结构；
位于所述共漏极和所述第二源极之间衬底上的第二栅极结构。
可选的，所述内衬层的材料包括氧化硅、氮化硅、氮氧化硅其中的一种或几种。
可选的，所述内衬层为单层结构或多层堆叠结构。
可选的，所述深沟槽的深度在1微米到6微米的范围内。
可选的，所述第一栅极结构、第二栅极结构包括位于所述衬底上的栅氧层，位于所述栅氧层上的栅极层，以及位于所述栅氧层、栅极层的侧壁上的侧墙。
可选的，所述第一栅极结构至少部分覆盖靠近所述第一阱区的内衬层。
可选的，所述第二栅极结构至少部分覆盖靠近所述第二阱区的内衬层。
可选的，所述内衬层的厚度为10纳米到10微米
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供一种LDMOS晶体管结构及其形成方法。所述LDMOS晶体管结构包括共用一个共漏极的两个LDMOS晶体管，所述的LDMOS晶体管结构包括深沟槽，所述深沟槽侧壁上还设置有内衬层，共漏极设置于填充于所述深沟槽的半导体层内，两个LDMOS晶体管的第一源极、第二源极分别位于所述深沟槽的两侧，位于第一源极和共漏极之间的内衬层、位于第二源极和共漏极之间的内衬层可以起到隔离作用，所述内衬层沿平行衬底表面方向的尺寸较小，不会增加LDMOS晶体管结构的面积，同时所述内衬层沿垂直衬底表面具有较大的厚度，在LDMOS晶体管结构工作过程中，载流子从第一源极或第二源极绕过所述内衬层底部到达共漏极的路径较长，可以提高晶体管的击穿电压。
进一步，所述第一栅极结构至少部分覆盖靠近所述第一阱区的内衬层，所述第二栅极结构至少部分覆盖靠近所述第二阱区的内衬层，所述第一栅极结构和第二栅极结构能露出所述半导体层，第一栅极、第二栅极覆盖在内衬层上的栅极层充当场极板，会弱化漂移区的表面电场，有利于提高击穿电压。
所述深沟槽的深度为1微米到6微米，这样的深度既能起到提高击穿电压的作用，又能在现有外延生长工艺能力下保证半导体层的质量。
所述内衬层沿平行于衬底表面方向的厚度为10纳米到10微米，能在保证LDMOS晶体管的面积不增大的同时，起到很好的隔离作用。
附图说明
图1是现有一种LDMOS晶体管结构的示意图；
图2是本发明实施例一种LDMOS晶体管结构的形成过程的流程图；
图3～图7是本发明实施例一种LDMOS晶体管结构的形成过程的剖面示意图。
具体实施方式
现有技术中的LDMOS晶体管结构，通常在LDMOS晶体管中增加STI结构在水平方向上的尺寸，以使STI结构能分担更多的电压，从而增加LDMOS晶体管的击穿电压。但在增加浅沟槽隔离结构在水平方向上尺寸的同时，晶体管所占的面积也相应的增大。
为了解决所述技术问题，本发明提供一种LDMOS晶体管结构及其形成方法。所述LDMOS晶体管结构包括共用一个共漏极的两个LDMOS晶体管，所述的LDMOS晶体管结构包括深沟槽，所述深沟槽侧壁上还设置有内衬层，共漏极设置于填充于所述深沟槽的半导体层内，两个LDMOS晶体管的第一源极、第二源极分别位于所述深沟槽的两侧，位于第一源极和共漏极之间内衬层、位于第二源极和共漏极之间的内衬层可以起到隔离作用，所述内衬层沿平行衬底表面方向的尺寸较小，不会增加LDMOS晶体管结构的面积，同时所述内衬层沿垂直衬底表面具有较大的厚度，在LDMOS晶体管结构工作过程中，载流子从第一源极或第二源极到共漏极绕过所述内衬层底部的路径较长，可以提高晶体管的击穿电压。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2，示出了本发明LDMOS晶体管结构的形成方法一实施例的流程示意图。所述形成方法大致包括以下步骤：
步骤S1：提供衬底；
步骤S2：在所述衬底中形成深沟槽；
步骤S3：在所述深沟槽的侧壁形成内衬层；
步骤S4：在深沟槽内部填充半导体层；
步骤S5：对所述衬底进行掺杂形成漂移区，使所述漂移区的深度大于所述深沟槽的深度，以使所述内衬层和半导体层均位于所述漂移区的内部；
步骤S6：在所述漂移区两侧分别形成第一阱区、第二阱区，所述第一阱区、第二阱区与所述漂移区相接；
步骤S7：在所述漂移区和所述第一阱区上形成第一栅极结构；在所述漂移区和所述第二阱区上形成第二栅极结构；
步骤S8：在所述衬底中形成第一源极、第二源极、共漏极，所述第一源极位于第一阱区中，所述第二源极位于第二阱区中，所述共漏极位于所述漂移区内部的半导体层中。
下面结合附图，对本发明一种LDMOS晶体管结构的形成方法，进行详细描述。
结合参考图3～图7，示出了图2所示本发明LDMOS晶体管结构的形成方法一实施例形成的LDMOS晶体管结构形成过程的剖面示意图。本实施例以N型晶体管为例进行说明。
如图3所示，执行步骤S1，首先提供衬底100，所述衬底100为P型硅衬底。
在其他实施例中，所述P型的衬底100还可以为体硅衬底、体锗衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等其他半导体衬底，或者包括至少一层层间介质层的多层堆叠结构，所述P型的衬底100内还可以形成有晶体管、二极管等半导体器件和金属互连结构，本发明对此不作限制。
请继续参考图3，执行步骤S2，在P型的衬底100中形成深沟槽110。具体地，形成深沟槽110的步骤包括：
在所述衬底100上形成硬掩模层（未示出），在所述硬掩模层上形成图形化的第一光刻胶层（未示出），以所述图形化的第一光刻胶层为掩模，对所述硬掩模层进行刻蚀，形成图形化的硬掩模层，再以所述图形化的硬掩模层为掩模，对所述P型的衬底100进行刻蚀，形成所述深沟槽110，去除所述硬掩膜层。
深沟槽110的深度决定后续形成的内衬层在垂直衬底表面方向上的厚度，进而影响LDMOS晶体管工作时载流子从源极至漏极的路径长度。如果深沟槽110深度过小，则提高LDMOS击穿电压的效果不明显；如果深沟槽110深度过大，会增加深沟槽的形成难度和后续形成漂移区的工艺难度。可选的，深沟槽的深度在1微米到6微米的范围内。
请参考图4，执行步骤S3，在所述深沟槽110的侧壁形成内衬层。
具体地，形成所述内衬层的具体步骤包括：
用热氧化法在所述深沟槽110的底部、侧壁以及衬底100的表面形成一层内衬层；
去除位于深沟槽110底部的内衬层（未示出），使深沟槽110底部暴露出所述P型的衬底100的表面。
去除位于深沟槽110底部的内衬层的方法选用干法刻蚀，干法刻蚀具有较好的方向性，可以在去除P型的衬底100表面及位于所述深沟槽110底部内衬层的同时，比较好地保留位于深沟槽110侧壁的内衬层108（109），进而可以更好的获得深沟槽110的侧壁形貌。
可选的，所述内衬层108（109）的材料包括氧化硅、氮化硅、氮氧化硅其中的一种或多种。
可选的，所述内衬层108（109）可以是单层结构或多层的堆叠结构。
需要说明的是，此处以热氧化的方式形成所述内衬层108（109），在其他实施例中，还可以用化学气相沉积法形成所述内衬层108（109）。
如果所述内衬层108（109）的厚度小于10纳米，所述内衬层108（109）不能起到很好的隔离作用；如果所述内衬层108（109）大于10微米，会使晶体管所占的面积增大，因此，可选的，所述内衬层108（109）的厚度在10纳米到10微米之间。但是由于所述内衬层108（109）的材料及结构也会影响其自身的隔离效果，本发明对所述内衬层108（109）的厚度不做限制。
请参考图5，执行步骤S4，在深沟槽110内部填充半导体层104。
具体地，本实施例中，所述衬底100为硅衬底，可以采用外延生长的方式在所述深沟槽110中形成硅半导体层104。选用外延工艺填充深沟槽110的好处在于，由于深沟槽110深度很深，在1微米到6微米的范围内，选用外延工艺可以使深沟槽110内部填充的半导体层104质量更佳。此处，进行外延生长的过程中，可以对P型的衬底100的表面进行遮挡，以防止在P型的衬底100表面也形成硅半导体层，这样可以省略后续为得到平坦的表面而进行的化学机械研磨工艺的步骤。
需要说明是，可以在执行步骤S2之后，不去除形成深沟槽110的硬掩模层，而以所述硬掩模层对所述P型的衬底100的表面进行遮挡，在完成半导体填充之后再去除所述硬掩模层，这样可以防止在衬底100表面也形成硅半导体层的同时，还可以进一步省略在P型的衬底100表面形成遮挡层的步骤。
请参考图6，执行步骤S5，对所述P型的衬底100进行掺杂形成N型漂移区104，使所述N型漂移区103的深度大于所述深沟槽110的深度，以使所述内衬层108（109）和半导体层104均位于所述N型漂移区的内部
形成所述N型漂移区103的具体步骤包括：
在所述P型的衬底100上形成图形化的第二光刻胶层（未示出），以第二光刻胶层为掩模对所述P型的衬底100及所述半导体层104进行N型离子注入以形成N型漂移区103。
可以采用砷离子、磷离子进行所述N型离子注入。
请继续参考图6，执行步骤S6，在所述P型的衬底中形成第一阱区101，第二阱区102。
形成所述第一阱区101，第二阱区102的具体步骤包括：
在所述P型的衬底100上形成图形化的第三光刻胶层（未示出），以图形化的第三光刻胶层为掩模进行P型离子注入以形成第一阱区101，第二阱区102，所述第一阱区101，第二阱区102分别位于所述N型漂移区103两侧并且均与所述N型漂移区103紧密相接。
可以采用硼离子、铟离子、镓离子进行所述P型离子注入。
请参考图7，执行步骤S7，在所述衬底100及第一阱区101、第二阱区102上形成第一栅极结构111、第二栅极结构112。
本实施例第一栅极结构111包括依次位于衬底100上的栅极层111A、栅氧层111B和位于所述栅极层111A和栅氧层111B侧壁上的侧墙111C。
本实施例第二栅极结构112包括依次位于衬底100上的栅极层112A、栅氧层112B和位于所述栅极层112A和栅氧层112B侧壁上的侧墙112C。
所述第一栅极结构111至少部分覆盖靠近所述第一阱区101的内衬层108，所述第二栅极结构112至少部分覆盖靠近所述第二阱区102的内衬层109；所述第一栅极结构111和第二栅极结构112之间能露出所述半导体层104。这样的好处在于，第一栅极结构111、第二栅极结构112覆盖在内衬层108、内衬层109上的部分栅极层111A、栅极层112A充当场极板，会弱化漂移区103的表面电场，有利于提高击穿电压。
请继续参考图7，执行步骤S8，在所述P型的衬底100中形成第一源极105、第二源极106、共漏极107，形成第一源极105、第二源极106、共漏极107的具体步骤包括：
以所述第一栅极结构111、第二栅极结构112为掩模，对所述P型的衬底100进行离子注入，在第一栅极结构111和第二栅极结构露112出的半导体层104中形成共漏极107，在第一栅极结构111露出的第一阱区101中形成第一源极105，在第二栅极结构112露出的第二阱区102中形成第二源极106。
具体地，可以进行两次浓度不同的N型离子注入，以形成所述第一源极105、第二源极106；进行两次浓度不同的N型离子注入，以形成所述共漏极107。
本实施例形成方法形成了共用一个共漏极的两个晶体管，其中第一晶体管包括:
所述第一阱区101、第一源极105、共漏极107、N型漂移区103、第一栅极结构111。
第二晶体管包括：
所述第二阱区102、第二源极106、共漏极107、N型漂移区103、第二栅极结构112。
所述第一晶体管与第二晶体管共用一个共漏极107，这样的好处在于，有效减小了器件所占的面积。
本实施例中，本实施例所述LDMOS晶体管为对称结构，即第一晶体管与第二晶体管的结构相同。在其他实施例中，根据晶体管设计的需求，所述LDMOS晶体管也可以为非对称结构。
需要说明的是，上述实施例是以N型LDMOS晶体管结构为例，但是本发明对此不作限制，在其他实施例中，所述LDMOS晶体管还可以包括两个相邻的P型晶体管，本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。
还需要说明的是，上述实施例是以相邻LDMOS晶体管共漏极为例进行说明，但是本发明对此不作限制，在其他实施例中，相邻LDMOS晶体管还可以共用一个源极，本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。
本发明还提出一种LDMOS晶体管结构，请继续参考图7，示出了本发明LDMOS晶体管结构一实施例的结构示意图。此处仍以N型晶体管为例进行说明，所述LDMOS晶体管结构包括：
P型的衬底100；
设置于P型的衬底100内的N型漂移区103；
位于所述N型漂移区103内的深沟槽110；
位于所述深沟槽110侧壁上的内衬层108（109）；
填充于所述深沟槽中的半导体层104；
形成于所述半导体层104中的共漏极107；
分别位于所述N型漂移区103的两侧，与N型漂移区103紧密相邻的第一阱区101和第二阱区102，所述第一阱区101内形成有第一源极105，所述第二阱区102内形成有第二源极106；
位于所述共漏极107和所述第一源极105之间衬底上的第一栅极结构111；
位于所述共漏极107和所述第二源极106之间衬底上的第二栅极结构112。
本实施例包括共用一个共漏极的两个晶体管，其中第一晶体管包括:
所述第一阱区101、第一源极105、共漏极107、N型漂移区103、第一栅极结构111;
第二晶体管包括：
所述第二阱区102、第二源极106、共漏极107、N型漂移区103、第二栅极结构112。
所述第一晶体管与第二晶体管共用一个共漏极107，这样的好处在于，有效减小了器件所占的面积。
第一晶体管中，第一源极105与共漏极107之间有所述深沟槽110侧壁的内衬层108作为隔离结构，由于深沟槽110深度做到浅沟槽隔离结构深度的数倍乃至数十倍，深沟槽110侧壁的内衬层108沿垂直衬底表面的厚度与深沟槽110的深度相等，载流子在N型漂移区103内流动的路径绕过深沟槽110侧壁的内衬层108，由于载流子在漂移区103内流动的路径随深沟槽110的深度（内衬层108沿垂直衬底表面的厚度）的增大而延长，整体的阱电阻随载流子流过路径延长而增加，第一晶体管的击穿电压也相应提高。
第二晶体管与第一晶体管的结构相同，本发明LDMOS晶体管结构将现有采用共漏极的LDMOS晶体管结构中的两个浅沟槽隔离结构用一个深沟槽110及其中形成的内衬层108（109），半导体层104代替，利用了器件在垂直方向上的尺寸来提高击穿电压，所以本发明实施例的LDMOS晶体管结构可以在保证晶体管所占的面积不增大的同时，提高LDMOS晶体管的击穿电压。
下面结合附图对本发明LDMOS晶体管的各个部件进行详细说明。
在本实施例中，所述P型的衬底100为P型硅衬底，在其他实施例中，所述衬底100还可以为体硅衬底、体锗衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底等半导体衬底，或者包括至少一层层间介质层的多层堆叠结构，所述衬底100内还可以形成有晶体管、二极管等半导体器件和金属互连结构，本发明对此不作限制。
位于所述衬底100中的深沟槽110用于提供可供内衬层108（109）形成的侧壁。所述深沟槽110的深度小于所述N型漂移区103深度，用于使载流子从第一源极105（第二源极106）可以绕过所述内衬层108（109）的底部而到达共漏极107。
若深沟槽110的深度过小，则不能起到良好的提高击穿电压的作用，若深沟槽110的深度过大，则会增大深沟槽110的刻蚀工艺、半导体层104的外延工艺的难度。可选的，所述深沟槽110的深度在1微米到6微米的范围内。
本实施例中，本实施例所述LDMOS晶体管结构为对称结构，即第一晶体管与第二晶体管的结构相同。在其他实施例中，根据晶体管设计的需求，所述LDMOS晶体管结构也可以为非对称结构。
形成于深沟槽110侧壁的所述内衬层108（109）用于起到隔离作用，从而增大载流子的路径。具体地，所述深沟槽110侧壁的所述内衬层108（109）的材料包括氧化硅、氮化硅、氮氧化硅其中的一种或多种。此外，所述内衬层108（109）可以是单层结构或多层的堆叠结构。本发明对内衬层108（109）的材料和结构均不作限制。
如果所述内衬层108（109）沿平行衬底表面方向的厚度过小，所述内衬层108（109）不能起到很好的隔离作用；如果所述内衬层108（109）沿平行衬底表面方向的厚度过大，则会增加晶体管所占的面积，可选的，所述内衬层108（109）沿平行衬底表面方向的厚度在10纳米到10微米之间。但是本发明对内衬层108（109）的厚度不做限制。
本实施例中，所述半导体层104的材料为硅，与衬底100的材料相同，可以采用外延生长的方式在所述深沟槽110中填充硅材料，以形成所述半导体层104，从而保证所述半导体层104的生长的质量，提高LDMOS的性能。
本实施例第一栅极结构111包括依次位于衬底100上的栅极层111A、栅氧层111B和位于所述栅极层111A和栅氧层111B侧壁上的侧墙111C。
本实施例第二栅极结构112包括依次位于衬底100上的栅极层112A、栅氧层112B和位于所述栅极层112A和栅氧层112B侧壁上的侧墙112C。
所述第一栅极结构111至少部分覆盖靠近所述第一阱区101的内衬层108，所述第二栅极结构112至少部分覆盖靠近所述第二阱区102的内衬层109；所述第一栅极结构111和第二栅极结构112之间能露出所述半导体层104。这样的好处在于，第一栅极结构111、第二栅极结构112覆盖在内衬层108、内衬层109上的部分栅极层111A、栅极层112A充当场极板，会弱化漂移区103的表面电场，有利于提高击穿电压。
需要说明的是，上述实施例是以相邻LDMOS晶体管共漏极为例进行说明，但是本发明对此不作限制，在其他实施例中，相邻LDMOS晶体管还可以共用一个源极，本领域技术人员可以根据上述实施例进行相应地修改、变形和替换。
另外需要说明的是，上述实施例是以N型LDMOS晶体管结构为例，可以更改晶体管的掺杂类型以得到具有同样结构的P型LDMOS晶体管结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种LDMOS晶体管结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底中形成深沟槽；
在所述深沟槽的侧壁上形成内衬层；
在深沟槽中填充半导体层；
对所述衬底进行掺杂形成漂移区，使所述漂移区的深度大于所述深沟槽的深度，以使所述内衬层和半导体层均位于所述漂移区的内部；
在所述漂移区两侧的衬底中分别形成第一阱区、第二阱区，所述第一阱区、第二阱区与所述漂移区相接；
在所述漂移区和所述第一阱区上形成第一栅极结构，在所述漂移区和所述第二阱区上形成第二栅极结构，所述第一栅极结构和第二栅极结构能露出所述半导体层；
在第一栅极结构和第二栅极结构露出的半导体层中形成共漏极；
在第一栅极结构露出的第一阱区中形成第一源极，在第二栅极结构露出的第二阱区中形成第二源极。
2.根据权利要求1所述的形成方法，其特征在于，形成所述深沟槽的过程包括:
在所述衬底上形成硬掩模层；
在所述硬掩模层上形成图形化的第一光刻胶层，以所述图形化的第一光刻胶层为掩模，对所述硬掩模层进行刻蚀，形成图形化的硬掩模层；
再以所述图形化的硬掩模层为掩模，对所述衬底进行刻蚀，形成所述深沟槽。
3.根据权利要求1所述的形成方法，其特征在于，在所述深沟槽侧壁形成内
衬层的过程包括：
用热氧化法在所述深沟槽的底部、侧壁及衬底表面形成一层内衬层；
去除所述衬底表面以及所述深沟槽底部的内衬层，使深沟槽底部暴露出所述衬底。
4.根据权利要求3所述的形成方法，其特征在于，去除所述衬底表面以及所述深沟槽底部的内衬层的过程包括：采用干法刻蚀对所述内衬层进行刻蚀。
5.根据权利要求1所述的形成方法，其特征在于，在深沟槽中填充所述半导体层的过程包括：
在所述深沟槽底部露出的所述衬底表面进行外延生长，直至生长形成的半导体层能填充满所述深沟槽。
6.根据权利要求1所述的形成方法，其特征在于，形成所述漂移区的过程包括：
在所述衬底上形成图形化的第二光刻胶层；
以所述图形化的第二光刻胶层为掩模对所述衬底及所述半导体层进行离子注入，以形成漂移区。
7.根据权利要求1所述的形成方法，其特征在于，形成所述第一阱区、第二阱区的过程包括：
在所述衬底上形成图形化的第三光刻胶层；
以所述图形化的第三光刻胶层为掩模进行离子注入以形成第一阱区，第二阱区。
8.根据权利要求1所述的形成方法，其特征在于，所述第一栅极结构至少部分覆盖靠近所述第一阱区的内衬层。
9.根据权利要求1所述的形成方法，其特征在于，所述第二栅极结构至少部分覆盖靠近所述第二阱区的内衬层。
10.根据权利要求1所述的形成方法，其特征在于，形成深沟槽的过程包括：使深沟槽的深度在1微米到6微米的范围内。
11.根据权利要求1所述的形成方法，其特征在于，形成内衬层的过程包括：使所述内衬层沿平行于所述衬底表面方向的厚度为10纳米到10微米。
12.一种LDMOS晶体管结构，其特征在于，包括：
衬底；
设置于所述衬底内的漂移区；
位于所述漂移区内的深沟槽，所述深沟槽的深度小于所述漂移区的深度；
位于所述深沟槽侧壁上的内衬层；
填充于所述深沟槽中的半导体层；
形成于所述半导体层中的共漏极；
分别位于所述漂移区的两侧，与漂移区紧密相邻的第一阱区和第二阱区；
位于所述第一阱区内的第一源极；
位于所述第二阱区内的有第二源极；
位于所述共漏极和所述第一源极之间衬底上的第一栅极结构；
位于所述共漏极和所述第二源极之间衬底上的第二栅极结构。
13.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述内衬层的材料包括氧化硅、氮化硅、氮氧化硅其中的一种或几种。
14.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述内衬层为单层结构或多层堆叠结构。
15.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述深沟槽的深度在1微米到6微米的范围内。
16.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述第一栅极结构、第二栅极结构包括位于所述衬底上的栅氧层，位于所述栅氧层上的栅极层，以及位于所述栅氧层、栅极层的侧壁上的侧墙。
17.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述第一栅极结构至少部分覆盖靠近所述第一阱区的内衬层。
18.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述第二栅极结构至少部分覆盖靠近所述第二阱区的内衬层。
19.根据权利要求12所述的LDMOS晶体管结构，其特征在于，所述内衬层沿平行衬底表面方向的厚度为10纳米到10微米。
CN201310460481.XA 2013-09-29 2013-09-29 Ldmos晶体管结构及其形成方法 Pending CN104517848A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310460481.XA CN104517848A (zh) 2013-09-29 2013-09-29 Ldmos晶体管结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310460481.XA CN104517848A (zh) 2013-09-29 2013-09-29 Ldmos晶体管结构及其形成方法

Publications (1)

Publication Number Publication Date
CN104517848A true CN104517848A (zh) 2015-04-15

Family

ID=52792976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310460481.XA Pending CN104517848A (zh) 2013-09-29 2013-09-29 Ldmos晶体管结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104517848A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103180A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件芯片及其制造方法
CN109119472A (zh) * 2018-07-18 2019-01-01 北京顿思集成电路设计有限责任公司 一种ldmos器件结构及其制作方法
CN110838513A (zh) * 2018-08-17 2020-02-25 立锜科技股份有限公司 高压元件及其制造方法
CN111200020A (zh) * 2019-04-15 2020-05-26 合肥晶合集成电路有限公司 高耐压半导体元件
CN113517338A (zh) * 2020-04-10 2021-10-19 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113540217A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070034911A1 (en) * 2005-08-09 2007-02-15 Ching-Hung Kao Metal-oxide-semiconductor transistor and method of manufacturing the same
CN101339945A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN102790089A (zh) * 2012-07-24 2012-11-21 华中科技大学 一种漏极下具有埋层的射频ldmos器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070034911A1 (en) * 2005-08-09 2007-02-15 Ching-Hung Kao Metal-oxide-semiconductor transistor and method of manufacturing the same
CN101339945A (zh) * 2007-07-03 2009-01-07 台湾积体电路制造股份有限公司 半导体装置
CN102790089A (zh) * 2012-07-24 2012-11-21 华中科技大学 一种漏极下具有埋层的射频ldmos器件

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119472A (zh) * 2018-07-18 2019-01-01 北京顿思集成电路设计有限责任公司 一种ldmos器件结构及其制作方法
CN109103180A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件芯片及其制造方法
CN109103180B (zh) * 2018-08-15 2023-09-05 深圳市金誉半导体股份有限公司 一种功率器件芯片及其制造方法
CN110838513A (zh) * 2018-08-17 2020-02-25 立锜科技股份有限公司 高压元件及其制造方法
CN110838513B (zh) * 2018-08-17 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
CN111200020A (zh) * 2019-04-15 2020-05-26 合肥晶合集成电路有限公司 高耐压半导体元件
CN113517338A (zh) * 2020-04-10 2021-10-19 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113517338B (zh) * 2020-04-10 2023-09-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113540217A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113540217B (zh) * 2020-04-13 2023-10-24 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114743970A (zh) * 2022-06-09 2022-07-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US9466700B2 (en) Semiconductor device and method of fabricating same
US20180040720A1 (en) FINFET Structure and Method for Fabricating the Same
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
CN104347420B (zh) Ldmos器件及其形成方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
JP5298565B2 (ja) 半導体装置およびその製造方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
JP6078390B2 (ja) 半導体装置
KR101832334B1 (ko) 반도체소자 및 그 제조방법
TW201421683A (zh) 具有低米勒電容之金氧半場效電晶體元件及其製作方法
JP2016021547A (ja) 半導体装置の製造方法
WO2012009928A1 (zh) 一种具有多层超结结构的ldmos器件
KR20210125064A (ko) 반도체 디바이스, 그 제조 방법 및 상기 반도체 디바이스를 포함하는 전자 기기
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN107492497A (zh) 晶体管的形成方法
KR20140036945A (ko) 반도체 장치 및 그 제조 방법
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
WO2013175880A1 (ja) 炭化珪素半導体装置およびその製造方法
KR100680429B1 (ko) 반도체 소자의 제조 방법
CN105981144B (zh) 终止结构及其制作方法
TWI570930B (zh) 半導體裝置及其製造方法
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
TWI548090B (zh) 半導體裝置及其製作方法
TWI532173B (zh) 溝渠式金氧半導體結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150415