CN109103180A - 一种功率器件芯片及其制造方法 - Google Patents
一种功率器件芯片及其制造方法 Download PDFInfo
- Publication number
- CN109103180A CN109103180A CN201810927552.5A CN201810927552A CN109103180A CN 109103180 A CN109103180 A CN 109103180A CN 201810927552 A CN201810927552 A CN 201810927552A CN 109103180 A CN109103180 A CN 109103180A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- polysilicon
- semi
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 229920005591 polysilicon Polymers 0.000 claims abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000407 epitaxy Methods 0.000 claims abstract 4
- 239000002184 metal Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 238000005915 ammonolysis reaction Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 235000013842 nitrous oxide Nutrition 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 239000008246 gaseous mixture Substances 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 abstract description 11
- 230000007704 transition Effects 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率器件芯片，包括：N型衬底；N型外延层，形成于N型衬底厚度方向一表面上；沟槽，形成于N型外延层内；P型体区，形成于N型外延层内并与沟槽两侧邻接；N+型源区，形成于P型体区内并与沟槽两侧邻接；沟槽内侧壁形成有氮氧化硅层，沟槽底部形成有厚氧化硅层，氮氧化硅层外形成有氧化硅层，厚氧化硅层上形成有半绝缘多晶硅层，半绝缘多晶硅层上填充有多晶硅，多晶硅填满沟槽；以及功率器件芯片的制备方法，在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种功率器件芯片及其制造方法。
背景技术
沟槽型垂直双扩散场效应晶体管(VDMOS)在制作时，需要在沟槽内通过热氧化形成二氧化硅绝缘层，然后填充导电多晶硅形成栅极，在应用过程中随着应用环境电压越来越高，沟槽底部的氧化层需要承受很高的电压，而目前制造过程中，通过干法和湿法刻蚀过程中现有都无法避免对沟槽内壁和底部造成损伤，形成损伤层，造成沟槽底部形成的氧化层通常质量不好，耐压能力差，极大的限制了沟槽结构在高压功率器件中的应用。
发明内容
有鉴于此，本发明提供了一种高可靠性功率器件芯片及其制备方法。
本发明采用的技术手段如下：
第一导电类型的衬底；
形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；
所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；
体区，形成于所述外延层内并与所述沟槽两侧邻接；
源区，形成于所述体区内并与所述沟槽两侧邻接；
介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；
第一金属层，形成于所述体区、部分所述源区及所述介质层上；
第二金属层，形成于所述衬底的下表面。
本发明提供的一种功率器件芯片，在沟槽侧并采用氮氧化硅作为栅介质材料，降低了沟道漏电，提升了器件可靠性，而沟槽的底部采用厚氧化层，提升了沟槽底部耐压能力，在沟槽内填充的多晶硅材料和底部厚氧化层之间使用半绝缘氧化硅作为过渡缓冲层，降低了应力，提高了器件可靠性。
本发明的另一方面还提供一种功率器件芯片的制造方法，至少包括如下步骤：
在第一导电类型的衬底上形成第一导电类型的外延层，在所述外延层的上表面由表面向内制作沟槽；
对形成有所述沟槽的所述外延层表面、沟槽侧壁和底部上进行高温氮化形成氮氧化硅层；
刻蚀去除外延层表面和沟槽底部的氮氧化硅层；
对外延层表面和沟槽底部进行热氧化形成氧化硅层；
在所述氧化硅层以及氮氧化硅层的外侧制作第一多晶硅层；
将所述第一多晶硅层进行热氧化形成氧化硅层；
在所述沟槽底部的氧化硅层上制作半绝缘多晶硅层；
在所述半绝缘多晶硅层上用多晶硅填满所述沟槽；
在所述外延层上邻接所述沟槽的两侧制作出体区，在所述体区内邻接所述沟槽制作出源区，在所述体区和源区以及沟槽上制作介质层，在所述介质层内刻蚀出源极接触孔，在所述介质层上和所述源极接触孔内制作第一金属层；
在所述衬底的下表面上形成第二金属层。
本发明所提供一种功率器件芯片的制造方法，采用氮氧化硅作为栅介质材料，能够降低沟道漏电，提升了器件可靠性；并且沟槽的底部用多晶硅辅助的方法形成厚氧化层，有效提升了沟槽底部耐压能力；在制作常规多晶硅导电材料前，先在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。
附图说明
图1为本发明的功率器件芯片的剖面结构示意图；
图2至图10为本发明实施例中所提供的功率器件芯片的制造方法各个步骤的示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本实施例提供一种功率器件芯片，其包括：
第一导电类型的衬底1；
形成在所述衬底1上表面的第一导电类型的外延层2，所述外延层上形成有沟槽；
沟槽内侧壁形成有氮氧化硅层5，沟槽底部以及氮氧化硅层5外均形成有氧化硅层6，沟槽底部的氧化层的厚度大于氮氧化硅层5外的氧化硅层6，沟槽底部的氧化硅层6上形成有半绝缘多晶硅层7，半绝缘多晶硅层7上用多晶硅8填满沟槽；
体区3，形成于外延层2内并与沟槽两侧邻接；
源区4，形成于体区3内并与沟槽两侧邻接；
介质层9，形成于多晶硅8上，并覆盖部分源区4及体区3；
第一金属层10，形成于体区3、部分源区4及介质层9上；
第二金属层11，形成于衬底1的下表面。
本发明提供的一种功率器件芯片，在沟槽侧并采用氮氧化硅作为栅介质材料，降低了沟道漏电，提升了器件可靠性，而沟槽的底部采用厚氧化层，提升了沟槽底部耐压能力，在沟槽内填充的多晶硅8材料和底部厚氧化层之间使用半绝缘氧化硅作为过渡缓冲层，降低了应力，提高了器件可靠性。
具体的，如图1所示，本发明提供的一种功率器件芯片，其包括：
第一导电类型的衬底1；其中第一导电类型的材料为N型导电材料；
第一导电类型的外延层2，形成于衬底1的上表面；
沟槽，形成于外延层2内，本发明中沟槽的形成是在外延层2远离衬底1的在厚度的表面上向内形成，深度不达到衬底1；
体区3，形成于外延层2内并与沟槽两侧邻接；其中体区3的材料为为P型导电材料，通过P型离子并退火的方式在沟槽的两侧的外延层2内形成弧形的P型的体区3，其与沟槽两侧邻接；
源区4，形成于体区3内并与沟槽两侧邻接，通过N型离子注入的方式在沟槽的两侧的体区3内形成弧形的N+型的源区4，其与沟槽两侧邻接；
沟槽内侧壁形成有氮氧化硅层5，沟槽底部形成有氧化硅层6，氮氧化硅层5外形成有氧化硅层6，沟槽底部的氧化硅层6上形成有半绝缘多晶硅层7，半绝缘多晶硅层7上填充有多晶硅8，多晶硅8填满沟槽，其中半绝缘多晶硅层7的厚度小于沟槽底部的氧化硅层6的厚度，半绝缘多晶硅层7的氧含量为15％-20％；
功率器件芯片还包括：介质层9，形成于沟槽上方的多晶硅8上，并覆盖部分源区4，其中介质层9将沟槽上方的多晶硅8全部覆盖，并且覆盖住部分靠近沟槽的源区4；
源极接触孔，形成于体区3和部分源区4上方，源极接触孔内填满金属，源极接触孔内的金属连接上体区3和部分源区4，其中未源极接触孔内的金属覆盖的其余体区3部分被介质层9覆盖，被介质层9及源极接触孔上覆盖有第一金属层10；
衬底1的下表面上形成有第二金属层11。
另外的，本实施例的另一方面还提供上述的一种功率器件芯片的制造方法，至少包括如下步骤：
在第一导电类型的衬底1上形成第一导电类型的外延层2，在外延层2的上表面由表面向内制作沟槽；
对形成有沟槽的外延层2表面、沟槽侧壁和底部上进行高温氮化形成氮氧化硅层5；
刻蚀去除外延层2表面和沟槽底部的氮氧化硅层5；
对外延层2表面和沟槽底部进行热氧化形成氧化硅层6；
在所述氧化硅层6以及氮氧化硅层5的外侧制作第一多晶硅层21；
将第一多晶硅层21进行热氧化形成氧化硅层6；
在沟槽底部的氧化硅层6上制作半绝缘多晶硅层7；
在半绝缘多晶硅层7上用多晶硅8填满沟槽；
在外延层2上邻接沟槽的两侧制作出体区3，在体区3内邻接沟槽制作出源区4，在体区3和源区4以及沟槽上制作介质层9，在介质层9内刻蚀出源极接触孔，在介质层9上和源极接触孔内制作第一金属层10；
在衬底1的下表面上形成第二金属层11。
本发明所提供一种功率器件芯片的制造方法，采用氮氧化硅作为栅介质材料，能够降低沟道漏电，提升了器件可靠性；并且沟槽的底部用多晶硅材料辅助的方法形成厚氧化层，有效提升了沟槽底部耐压能力；在制作常规多晶硅8导电材料前，先在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。
具体的，本实施例提供的一种功率器件芯片的制备方法，具体包括如下步骤：
S1.在第一导电类型的衬底1上形成第一导电类型的外延层2，在外延层2的上表面由表面向内制作沟槽；
具体的，本实施例中第一导电类型为N型导电材料，本实施例中可以采用本领域常规的方法在衬底1上生成外延层2，在外延层2由上表面向内刻蚀出本发明所需的沟槽；如图2所示。
S2.对形成有沟槽的外延层2表面、沟槽侧壁和底部上进行高温氮化形成氮氧化硅层5；
具体的，在氨气或笑气气氛下，在温度为600℃至1000℃的高温环境下进行氮化，外延层2表面、沟槽侧壁和底部上均形成氮氧化硅层5；如图3所示。
S3.刻蚀去除外延层2表面和沟槽底部的氮氧化硅层5；
具体的，使用干法刻蚀去除外延层2表面和沟槽底部的氮氧化硅层5，保留沟槽侧壁上的氮氧化硅层5，沟槽侧壁上的氮氧化硅作为栅介质材料，降低了沟道漏电，提升了器件可靠性；如图4所示。
S4.对外延层2表面和沟槽底部进行热氧化形成氧化硅层6；
具体的，对裸露的外延层2表面和沟槽底部进行热氧化，N型导电类型材料被氧化成氧化硅层6，沟槽侧壁上的氮氧化硅层5则不会形成氧化硅层6；如图5所示。
S5.在外延层2表面和沟槽底部的氧化硅层6上以及氮氧化硅层5外侧制作第一多晶硅层21，在覆盖有氧化硅的外延层2表面和沟槽底部以及沟槽侧壁的氮氧化硅层5外均制作出第一多晶硅层21；如图6所示。
S6.将第一多晶硅层21进行热氧化，外延层2表面和氮氧化硅层5外侧形成氧化硅层6，沟槽底部形成厚的氧化硅层6；
具体的，将第一多晶硅层21进行热氧化后，外延层2表面和氮氧化硅层5外侧的第一多晶硅层21形成了氧化硅层6，而原来覆盖有氧化层的沟槽底部在第一多晶硅层21被热氧化后进一步形成了厚的氧化硅层6，其中沟槽底部的氧化硅层6的厚度要大于沟槽侧壁的氧化硅层6，本发明中沟槽的底部用多晶硅材料辅助的方法形成厚的氧化硅层6，提升了沟槽底部耐压能力；如图7所示。
S7.在沟槽底部的氧化硅层6上制作半绝缘多晶硅层7；
具体的，半绝缘多晶硅层7覆盖在氧化硅层6上，其中半绝缘多晶硅层7的氧含量在15％-20％；如图8所示。
S8.在半绝缘多晶硅层7上将沟槽填满多晶硅8；
具体的，制作半绝缘多晶硅层7之后，用多晶硅8填满沟槽剩余的空间；如图9所示。
S9.使用干法或者湿法刻蚀掉外延层2表面的氧化硅层6和多晶硅8，使外延层2表面平整；然后在外延层2上依次制作出体区3、源区4、介质层9、源极接触孔和第一金属层10，在衬底1的下表面上形成第二金属层11；
具体的，使用离子注入的方式在外延层2上由表面向内形成弧形的体区3，其中体区3为P型体区，其形成在沟槽的两侧，并与沟槽两侧邻接，其中体区3形成的过程为向外延层2注入P型离子并退火，在外延层2内部形成体区3，其中，P型离子的能量为80～120KeV，剂量为1013～1014/cm2，退火的温度为1100～1200℃，时间为50～200分钟；然后在体区3上由表面向内采用离子注入的方式形成弧形的源区4，其形成在沟槽的两侧，并与沟槽两侧邻接，其中源区4形成过程为在外延层2表面形成具有源区4图形的掩膜并注入N型离子，在体区3内部形成源区4，N型离子的能量为100～150KeV，剂量为1015～1016/cm2；在沟槽上方的多晶硅8上、体区3上以及源区4上形成介质层9，介质层9将沟槽上方的多晶硅8、体区3以及源区4均覆盖住；在介质层9上使用干法或者湿法刻蚀出源极接触孔，使体区3的部分和源区4的部分露出，源极接触孔有两个，分别位于沟槽两侧的体区3和源区4上，然后在源极接触孔内注入金属以及在介质层9上形成第一金属层10，第一金属层10覆盖住介质层9和源极接触孔；最后衬底1的下表面形成第二金属层11，其中下表面相对的另一面为上表面，其中上表面第一金属层10通常为Al/Si/Cu，厚度为4μm，下表面的第二金属层11通常为Ti/Ni/Ag，厚度通常为1-2μm；如图10所示。
本发明所提供一种功率器件芯片及其制造方法，采用氮氧化硅层5作为栅介质材料，能够降低沟道漏电，提升了器件可靠性；并且沟槽的底部用多晶硅材料辅助的方法形成厚氧化硅层6，有效提升了沟槽底部耐压能力；在制作常规沟槽内的多晶硅8导电材料前，先在底部厚氧化硅层6上制作半绝缘多晶硅层7作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种功率器件芯片，其特征在于：其包括：
第一导电类型的衬底；
形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；
所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；
体区，形成于所述外延层内并与所述沟槽两侧邻接；
源区，形成于所述体区内并与所述沟槽两侧邻接；
介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；
第一金属层，形成于所述体区、部分所述源区及所述介质层上；
第二金属层，形成于所述衬底的下表面。
2.根据权利要求1所述的功率器件芯片，其特征在于：所述第一导电类型为N型导电材料，所述体区为向所述外延层注入P型离子并退火，在所述外延层内部形成P型的所述体区；在所述体区内注入N型离子，在所述体区内部形成N+型所述源区。
3.根据权利要求1所述的功率器件芯片，其特征在于：所述半绝缘多晶硅层的厚度小于所述沟槽底部的氧化硅层的厚度。
4.根据权利要求1所述的功率器件芯片，其特征在于：所述半绝缘多晶硅层的氧含量为15％-20％。
5.一种功率器件芯片的制造方法，其特征在于，至少包括如下步骤：
在第一导电类型的衬底上形成第一导电类型的外延层，在所述外延层的上表面由表面向内制作沟槽；
对形成有所述沟槽的所述外延层表面、沟槽侧壁和底部上进行高温氮化形成氮氧化硅层；
刻蚀去除外延层表面和沟槽底部的氮氧化硅层；
对外延层表面和沟槽底部进行热氧化形成氧化硅层；
在所述氧化硅层以及氮氧化硅层的外侧制作第一多晶硅层；
将所述第一多晶硅层进行热氧化形成氧化硅层；
在所述沟槽底部的氧化硅层上制作半绝缘多晶硅层；
在所述半绝缘多晶硅层上用多晶硅填满所述沟槽；
在所述外延层上邻接所述沟槽的两侧制作出体区，在所述体区内邻接所述沟槽制作出源区，在所述体区和源区以及沟槽上制作介质层，在所述介质层内刻蚀出源极接触孔，在所述介质层上和所述源极接触孔内制作第一金属层；
在所述衬底的下表面上形成第二金属层。
6.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，在形成有所述沟槽的所述N型外延层表面、沟槽侧壁和底部上在氨气或笑气气氛下进行高温氮化形成氮氧化硅层，其中高温温度为600℃至1000℃。
7.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，使用干法刻蚀去除N型外延层表面和沟槽底部的氮氧化硅层。
8.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，所述半绝缘多晶硅层的氧含量为15％-20％。
9.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，在制作所述半绝缘多晶硅层后使用氨气、氢气和惰性气体的混合气作为保护气体进行退火，再进行填充多晶硅。
10.根据权利要求5所述的功率器件芯片的制造方法，其特征在于，所述半绝缘多晶硅层的厚度小于所述沟槽底部的氧化硅层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810927552.5A CN109103180B (zh) | 2018-08-15 | 2018-08-15 | 一种功率器件芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810927552.5A CN109103180B (zh) | 2018-08-15 | 2018-08-15 | 一种功率器件芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109103180A true CN109103180A (zh) | 2018-12-28 |
| CN109103180B CN109103180B (zh) | 2023-09-05 |
Family
ID=64849818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810927552.5A Active CN109103180B (zh) | 2018-08-15 | 2018-08-15 | 一种功率器件芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103180B (zh) |
Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1162665A2 (en) * | 2000-06-08 | 2001-12-12 | Siliconix Incorporated | Trench gate MIS device and method of fabricating the same |
| US6423618B1 (en) * | 1999-10-01 | 2002-07-23 | Analog And Power Electronics Corp. | Method of manufacturing trench gate structure |
| US20050087838A1 (en) * | 2003-10-28 | 2005-04-28 | Taiwan Semiconductor Manufacturing Co. | Method of forming metal-insulator-metal (MIM) capacitors at copper process |
| US20060205222A1 (en) * | 2002-12-14 | 2006-09-14 | In T Zandt Michael A A | Manufacture of trench-gate semiconductor devices |
| US20070284657A1 (en) * | 2006-05-18 | 2007-12-13 | Nec Electronics Corporation | Semiconductor device having trench-type gate and its manufacturing method capable of simplifying manufacturing steps |
| JP2009141055A (ja) * | 2007-12-05 | 2009-06-25 | Toyota Motor Corp | トレンチゲート型半導体装置の製造方法 |
| CN101764155A (zh) * | 2009-11-18 | 2010-06-30 | 上海宏力半导体制造有限公司 | 沟槽式场效应管及其制备方法 |
| US20100171171A1 (en) * | 2009-01-07 | 2010-07-08 | Hsu Hsiu-Wen | Trench mosfet device with low gate charge and the manfacturing method thereof |
| CN101877314A (zh) * | 2009-04-29 | 2010-11-03 | 上海华虹Nec电子有限公司 | 在沟槽底部制作厚氧化层的方法 |
| CN101924103A (zh) * | 2009-06-09 | 2010-12-22 | 上海韦尔半导体股份有限公司 | 沟槽式功率mosfet及其制造方法 |
| US20120313161A1 (en) * | 2011-06-13 | 2012-12-13 | Grivna Gordon M | Semiconductor device with enhanced mobility and method |
| CN103295908A (zh) * | 2012-02-28 | 2013-09-11 | 万国半导体股份有限公司 | 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法 |
| CN203351608U (zh) * | 2013-07-05 | 2013-12-18 | 广州成启半导体有限公司 | 一种沟槽式场效应管 |
| CN104103523A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种带u形沟槽的功率器件的制造方法 |
| CN104103693A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟槽的功率器件及其制造方法 |
| CN104517848A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管结构及其形成方法 |
| CN104952783A (zh) * | 2014-03-31 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 |
| US20150279925A1 (en) * | 2014-04-01 | 2015-10-01 | International Business Machines Corporation | Dt capacitor with silicide outer electrode and/or compressive stress layer, and related methods |
| CN105826196A (zh) * | 2015-01-07 | 2016-08-03 | 北大方正集团有限公司 | 沟槽型超结功率器件及其制作方法 |
| JP2016181618A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
| CN106158933A (zh) * | 2015-04-09 | 2016-11-23 | 中国科学院上海微系统与信息技术研究所 | SiC-LDMOS功率表器件及其制备方法 |
| CN107910269A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN108155231A (zh) * | 2017-12-22 | 2018-06-12 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 |
| CN207558776U (zh) * | 2017-12-27 | 2018-06-29 | 山东芯诺电子科技股份有限公司 | 多层钝化保护复合结构芯片 |
| CN209374448U (zh) * | 2018-08-15 | 2019-09-10 | 深圳市金誉半导体有限公司 | 一种功率器件芯片 |
-
2018
- 2018-08-15 CN CN201810927552.5A patent/CN109103180B/zh active Active
Patent Citations (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6423618B1 (en) * | 1999-10-01 | 2002-07-23 | Analog And Power Electronics Corp. | Method of manufacturing trench gate structure |
| EP1162665A2 (en) * | 2000-06-08 | 2001-12-12 | Siliconix Incorporated | Trench gate MIS device and method of fabricating the same |
| US20060205222A1 (en) * | 2002-12-14 | 2006-09-14 | In T Zandt Michael A A | Manufacture of trench-gate semiconductor devices |
| US20050087838A1 (en) * | 2003-10-28 | 2005-04-28 | Taiwan Semiconductor Manufacturing Co. | Method of forming metal-insulator-metal (MIM) capacitors at copper process |
| US20070284657A1 (en) * | 2006-05-18 | 2007-12-13 | Nec Electronics Corporation | Semiconductor device having trench-type gate and its manufacturing method capable of simplifying manufacturing steps |
| JP2009141055A (ja) * | 2007-12-05 | 2009-06-25 | Toyota Motor Corp | トレンチゲート型半導体装置の製造方法 |
| US20100171171A1 (en) * | 2009-01-07 | 2010-07-08 | Hsu Hsiu-Wen | Trench mosfet device with low gate charge and the manfacturing method thereof |
| CN101877314A (zh) * | 2009-04-29 | 2010-11-03 | 上海华虹Nec电子有限公司 | 在沟槽底部制作厚氧化层的方法 |
| CN101924103A (zh) * | 2009-06-09 | 2010-12-22 | 上海韦尔半导体股份有限公司 | 沟槽式功率mosfet及其制造方法 |
| CN101764155A (zh) * | 2009-11-18 | 2010-06-30 | 上海宏力半导体制造有限公司 | 沟槽式场效应管及其制备方法 |
| US20120313161A1 (en) * | 2011-06-13 | 2012-12-13 | Grivna Gordon M | Semiconductor device with enhanced mobility and method |
| CN103295908A (zh) * | 2012-02-28 | 2013-09-11 | 万国半导体股份有限公司 | 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法 |
| CN203351608U (zh) * | 2013-07-05 | 2013-12-18 | 广州成启半导体有限公司 | 一种沟槽式场效应管 |
| CN104517848A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管结构及其形成方法 |
| CN104952783A (zh) * | 2014-03-31 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 |
| US20150279925A1 (en) * | 2014-04-01 | 2015-10-01 | International Business Machines Corporation | Dt capacitor with silicide outer electrode and/or compressive stress layer, and related methods |
| CN104103523A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种带u形沟槽的功率器件的制造方法 |
| CN104103693A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种u形沟槽的功率器件及其制造方法 |
| CN105826196A (zh) * | 2015-01-07 | 2016-08-03 | 北大方正集团有限公司 | 沟槽型超结功率器件及其制作方法 |
| JP2016181618A (ja) * | 2015-03-24 | 2016-10-13 | 株式会社デンソー | 半導体装置 |
| CN106158933A (zh) * | 2015-04-09 | 2016-11-23 | 中国科学院上海微系统与信息技术研究所 | SiC-LDMOS功率表器件及其制备方法 |
| CN107910269A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN108155231A (zh) * | 2017-12-22 | 2018-06-12 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 |
| CN207558776U (zh) * | 2017-12-27 | 2018-06-29 | 山东芯诺电子科技股份有限公司 | 多层钝化保护复合结构芯片 |
| CN209374448U (zh) * | 2018-08-15 | 2019-09-10 | 深圳市金誉半导体有限公司 | 一种功率器件芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109103180B (zh) | 2023-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008547225A (ja) | トレンチゲートｆｅｔにおいて側方に延在する誘電体層を形成する構造及び方法 | |
| JP4483179B2 (ja) | 半導体装置の製造方法 | |
| JP7054403B2 (ja) | 半導体装置の製造方法 | |
| CN114496783B (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| JP5767869B2 (ja) | 半導体装置の製造方法 | |
| JP2012243985A (ja) | 半導体装置及びその製造方法 | |
| CN105161533A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN114496785A (zh) | 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| TWI469193B (zh) | 高密度溝槽式功率半導體結構與其製造方法 | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| CN108091574A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| JP2007294759A (ja) | 半導体装置およびその製造方法 | |
| JP2005150522A (ja) | 半導体装置及びその製造方法 | |
| CN209374448U (zh) | 一种功率器件芯片 | |
| CN101877314A (zh) | 在沟槽底部制作厚氧化层的方法 | |
| US7999311B2 (en) | Semiconductor device | |
| CN113192839B (zh) | 半导体器件的制备方法 | |
| CN109103180A (zh) | 一种功率器件芯片及其制造方法 | |
| JP7141758B2 (ja) | Ｕ字型ゲートｍｏｓｆｅｔのトレンチコーナー部酸化物層の厚さを増加させる製造方法 | |
| JP4770347B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005340552A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| KR101803978B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000208606A (ja) | 半導体装置及びその製造方法 | |
| CN113611740B (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000, 1st Floor, No. 315 Huachang Road, Langkou Community, Dalang Street, Longhua District, Shenzhen City, Guangdong Province (1-3/F, Building 14, Huachang Road Industrial Zone, 1-3/F, Building 17) Applicant after: Shenzhen Jinyu Semiconductor Co.,Ltd. Address before: 518000 floor 1-3, building 2, Huachang Industrial Zone, Huachang Road, Langkou community, Dalang street, Longhua New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINYU SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |