CN101877314A - 在沟槽底部制作厚氧化层的方法 - Google Patents

在沟槽底部制作厚氧化层的方法 Download PDF

Info

Publication number
CN101877314A
CN101877314A CN2009100571524A CN200910057152A CN101877314A CN 101877314 A CN101877314 A CN 101877314A CN 2009100571524 A CN2009100571524 A CN 2009100571524A CN 200910057152 A CN200910057152 A CN 200910057152A CN 101877314 A CN101877314 A CN 101877314A
Authority
CN
China
Prior art keywords
oxide layer
groove
channel bottom
thick oxide
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100571524A
Other languages
English (en)
Inventor
彭虎
谢烜
杨欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009100571524A priority Critical patent/CN101877314A/zh
Publication of CN101877314A publication Critical patent/CN101877314A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种在沟槽底部制作厚氧化层的方法，所述沟槽在硅片上，所述硅片表面无沟槽的区域覆盖有掩膜层；所述方法包含以下步骤：第1步，在硅片表面生长或淀积一层介质层；第2步，采用各向异性刻蚀工艺反刻去除沟槽底部的介质层，保留沟槽侧壁的介质层；第3步，采用离子注入工艺在沟槽底部注入氧离子；第4步，采用干法刻蚀工艺和/或湿法腐蚀工艺去除沟槽侧壁和硅片表面的介质层；第5步，采用退火工艺对硅片进行退火，在沟槽底部形成1500～6000厚度的厚氧化层。本发明可以大大减小器件的栅极和漏极的寄生电容，改善器件的开关速度和动态功耗；并且工艺简单，易于集成，可以用于批量生产。

Description

在沟槽底部制作厚氧化层的方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种在沟槽底部制作厚氧化层的方法。
背景技术
沟槽结构被广泛用于功率电子器件，如MOS管(MOSFET，金属-氧化物-半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)等。和平面型器件相比，沟槽型器件将导通通道从硅片的表面转移到了硅片的垂直方向，因此能在单位面积上集成更多的单元，从而使导通电阻大大降低，减小了功耗。目前的MOS管和IGBT已经越来越广泛的采用沟槽型器件。
请参阅图1，这是传统的沟槽型MOS管的硅片剖面示意图。在重掺杂N型衬底11上具有N型外延层12，N型外延层12上形成有P阱13，P阱13上具有沟槽14，沟槽14的侧壁和底部具有氧化层(二氧化硅)15作为栅氧化层，沟槽14的内部填充有多晶硅作为栅极16，沟槽14的上部外侧具有N型重掺杂区作为源极17，N型衬底11上接电极作为漏极18。当栅极16上接正电压时，将会在沟槽14两侧的源极17和漏极18之间形成导电沟道19。
在上述传统的沟槽型器件中，沟槽的侧壁和底部的氧化层厚度基本一致，栅极和漏极之间通过沟槽底部的氧化层隔离，由于栅极与漏极有很大的叠加面积，使得器件栅极和漏极的寄生电容很大，影响器件的开关速度和动态功耗。
作为对上述结构的改进，有工艺使用氮化硅作掩模对沟槽底部进行局部氧化，从而在沟槽底部得到较厚的氧化层。但该工艺中氮化硅应力导致的缺陷和局部氧化时氮化硅的白色会标效应(白色会标效应是由氮化硅与周围高温高湿环境相互作用引起的，两者相互作用的结果是生成氨气(NH3)并扩散到Si和SiO2的界面并形成白色的条带状，白色会标会引起氧化层的击穿电压下降)会导致栅氧化层的击穿电压下降甚至漏电，使该工艺有较大的风险。
发明内容
本发明所要解决的技术问题是提供一种在沟槽底部制作氧化层的方法，该方法可以大大减小器件的栅极和漏极的寄生电容，改善器件的开关速度和动态功耗。
为解决上述技术问题，本发明在沟槽底部制作氧化层的方法，所述沟槽在硅片上，所述硅片表面无沟槽的区域覆盖有掩膜层；
所述方法包含以下步骤：
第1步，在硅片表面生长或淀积一层介质层；
第2步，采用各向异性刻蚀工艺反刻去除沟槽底部的介质层，保留沟槽侧壁的介质层；
第3步，采用离子注入工艺在沟槽底部注入氧离子；
第4步，采用干法刻蚀工艺和/或湿法腐蚀工艺去除沟槽侧壁的介质层和硅片表面的掩膜层；
第5步，采用退火工艺对硅片进行退火，在沟槽底部形成1500～6000
Figure B2009100571524D0000031
厚度的厚氧化层。
本发明可以大大减小器件的栅极和漏极的寄生电容，改善器件的开关速度和动态功耗；并且工艺简单，易于集成，可以用于批量生产。
附图说明
图1是传统的沟槽型MOS管的硅片剖面示意图；
图2a～图2g是本发明在沟槽底部制作氧化层的方法的各步骤硅片剖面示意图；
图3是本发明制作的沟槽型MOS管的硅片剖面示意图。
图中附图标记说明：
11为硅衬底；12为外延层；13为P阱或N阱；14为沟槽；15为氧化层；15a为厚氧化层；16为栅极；17为源极；18为漏极；19为导电沟道；20为硅片；21为沟槽；22为掩膜层；23为介质层；24为氧离子注入区；25为厚氧化层；26为氧化层。
具体实施方式
本发明在沟槽底部制作氧化层的方法，具体包括如下步骤：
开始时的状态，请参阅图2a，硅片20上已刻蚀有沟槽21，硅片20包括硅衬底、外延层、P阱或N阱等。硅片20的表面无沟槽21的区域覆盖有掩膜层22，掩膜层22可以是氧化硅(SiO2)、氮化硅(Si3N4)、氧化氮化硅(SiOxNy)或其三者的任意结合。
第1步，请参阅图2b，在硅片20的表面生长或淀积一层介质层23。所述介质层23淀积在硅片20的表面无沟槽21的区域、沟槽21的侧壁和底部。介质层23可以是热氧化生长的氧化硅、化学气相淀积(CVD)的氧化硅、化学气相淀积的氮化硅或其三者的任意结合。介质层23的厚度可以是500～5000
Figure B2009100571524D0000041
第2步，请参阅图2c，采用各向异性刻蚀工艺反刻(回刻)去除沟槽21底部的介质层23。由于各向异性刻蚀工艺可以保持垂直的刻蚀剖面，因此沟槽21侧壁的介质层23仍被保留。这一步中也可以一起去除硅片20的表面无沟槽21的区域上的介质层23，或者硅片20的表面无沟槽21的区域上的介质层23也可以等到第4步中再去除。
第3步，请参阅图2d，采用离子注入工艺在沟槽21底部注入氧离子，形成位于沟槽21底部的氧离子注入区24。这一步的氧离子注入可以是一次注入，也可以是多次注入。多次注入可以得到更高的氧离子浓度并对沟槽21造成较小的损伤。根据沟槽21的深宽比调整注入角度，可以保证沟槽21底部角落处得到氧离子的注入，同时减小沟道效应的影响。
本发明给出这一步的优选工艺参数为：离子注入角度为0～15度，离子注入的能量为30～300keV(千电子伏特)，离子注入的剂量为1×1017～3×1018个离子每平方厘米。
以一次离子注入为例，当离子注入的能量为80kev，剂量为2×1018个离子每平方厘米时，可以得到氧离子浓度约1×1023个离子每立方厘米、深度约1000～3000
Figure B2009100571524D0000042
的氧离子分布。在下面的第5步退火结束后可以得到约4000的氧化层。
第4步，请参阅图2e，去除沟槽21侧壁的介质层23和硅片20的表面无沟槽21的区域上覆盖的掩膜层22。如果第2步中未去除硅片20的表面无沟槽21的区域上的介质层23，这一步也一并去除。这一步采用的去除方法可以是干法刻蚀工艺或湿法腐蚀工艺。
第5步，请参阅图2f，采用退火工艺对硅片进行退火，用于将沟槽21底部注入的氧离子(在氧离子注入区24)激活与硅反应得到厚氧化层25。所述退火可以是高温炉退火或快速热退火(RTA)，可以在非氧气环境退火或氧气环境退火，退火温度为900～1200℃或更高，退火时间为3～60分钟。
当在干氧或湿氧环境退火，沟槽底部得到1500～6000
Figure B2009100571524D0000051
厚度(优选为2500～4000
Figure B2009100571524D0000052
)的厚氧化层，同时沟槽侧壁也得到200～1000厚度的氧化层，沟槽底部和侧壁形成的氧化层融为一体，共同作为栅氧化层。
当在非氧气环境退火，沟槽21底部得到1500～6000
Figure B2009100571524D0000054
厚度(优选为2500～4000
Figure B2009100571524D0000055
)的厚氧化层25，沟槽21侧壁不会生长氧化层，如图2f所示。此时还需增加一步：在硅片表面再进行氧化工艺，使硅片表面(包括硅片20的表面无沟槽21的区域、沟槽21的侧壁和底部)形成氧化层26，氧化层26和厚氧化层25融为一体(两者间以虚线区分)，共同作为栅氧化层，如图2g所示。
按照本发明工艺流程制作的沟槽型MOS管结构如图3所示，和图1所示的传统的沟槽型MOS管结构的区别在于，沟槽14底部形成有厚氧化层15a，厚氧化层15a与氧化层15合为一体，一起构成了栅氧化层。从而使器件在沟槽底部的氧化层厚度大大厚于沟槽侧壁的氧化层厚度，大大降低栅极和漏极之间的寄生电容，改善器件的开关特性及动态功耗。
综上所述，本发明在沟槽刻蚀完成之后，通过生长介质层和反刻去除沟槽底部介质层、保留沟槽侧壁介质层，然后使用氧离子注入对沟槽底部进行局部注入，将遮挡用的介质层去掉后高温退火和氧化将注入的氧离子激活与硅反应，在沟槽底部形成厚氧化层，同时或随后在沟槽侧壁形成薄的氧化层作栅氧化层。多晶硅栅极的制作流程可紧跟在栅氧化层制作完成后，从而得到高质量的栅氧化层，保证器件的可靠性。

Claims (9)

1.一种在沟槽底部制作厚氧化层的方法，所述沟槽在硅片上，所述硅片表面无沟槽的区域覆盖有掩膜层；
其特征是，所述方法包含以下步骤：
第1步，在硅片表面生长或淀积一层介质层；
第2步，采用各向异性刻蚀工艺反刻去除沟槽底部的介质层，保留沟槽侧壁的介质层；
第3步，采用离子注入工艺在沟槽底部注入氧离子；
第4步，采用干法刻蚀工艺和/或湿法腐蚀工艺去除沟槽侧壁介质层和硅片表面的掩模层；
第5步，采用退火工艺对硅片进行退火，在沟槽底部形成1500～6000
Figure F2009100571524C0000011
厚度的厚氧化层。
2.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述掩膜层为氧化硅、氮化硅、氧化氮化硅或其三者的任意结合。
3.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第1步中，介质层为热氧化生长的氧化硅、化学气相淀积的氧化硅、化学气相淀积的氮化硅或其三者的任意结合。
4.根据权利要求3所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第1步中，所述介质层厚度为500～5000
Figure F2009100571524C0000012
5.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第2步中，还同时去除硅片表面的介质层；
或者所述方法第4步中，还同时去除硅片表面的介质层。
6.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第3步中，所述离子注入为一次注入或多次注入，离子注入角度为0～15度，离子注入的能量为30～300keV(千电子伏特)，离子注入的剂量为1×1017～3×1018个离子每平方厘米。
7.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第5步中，当所述退火工艺为在非氧气环境进行，则在所述方法第5步之后还包括，在硅片表面再进行氧化工艺，使沟槽侧壁形成200～1000
Figure F2009100571524C0000021
厚度的氧化层；
所述方法第5步中，当所述退火工艺为在干氧或湿氧环境进行，则沟槽侧壁同时形成200～1000
Figure F2009100571524C0000022
厚度的氧化层。
8.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第5步中，所述退火工艺的退火温度为900～1200℃，退火时间为3～60分钟。
9.根据权利要求1所述的在沟槽底部制作厚氧化层的方法，其特征是，所述方法第5步中，在沟槽底部形成2500～4000厚度的厚氧化层。
CN2009100571524A 2009-04-29 2009-04-29 在沟槽底部制作厚氧化层的方法 Pending CN101877314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100571524A CN101877314A (zh) 2009-04-29 2009-04-29 在沟槽底部制作厚氧化层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100571524A CN101877314A (zh) 2009-04-29 2009-04-29 在沟槽底部制作厚氧化层的方法

Publications (1)

Publication Number Publication Date
CN101877314A true CN101877314A (zh) 2010-11-03

Family

ID=43019835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100571524A Pending CN101877314A (zh) 2009-04-29 2009-04-29 在沟槽底部制作厚氧化层的方法

Country Status (1)

Country Link
CN (1) CN101877314A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785438A (zh) * 2017-11-27 2018-03-09 北京品捷电子科技有限公司 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN109103180A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件芯片及其制造方法
CN109473474A (zh) * 2018-11-09 2019-03-15 上海擎茂微电子科技有限公司 沟槽绝缘栅双极型晶体管器件及其生成方法
CN111180316A (zh) * 2020-02-22 2020-05-19 重庆伟特森电子科技有限公司 一种碳化硅厚底氧化层沟槽mos制备方法
CN111952174A (zh) * 2020-08-14 2020-11-17 江苏东海半导体科技有限公司 一种沟槽底部氧化层加厚的igbt及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785438A (zh) * 2017-11-27 2018-03-09 北京品捷电子科技有限公司 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
WO2019101009A1 (zh) * 2017-11-27 2019-05-31 重庆伟特森电子科技有限公司 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN109103180A (zh) * 2018-08-15 2018-12-28 深圳市金誉半导体有限公司 一种功率器件芯片及其制造方法
CN109103180B (zh) * 2018-08-15 2023-09-05 深圳市金誉半导体股份有限公司 一种功率器件芯片及其制造方法
CN109473474A (zh) * 2018-11-09 2019-03-15 上海擎茂微电子科技有限公司 沟槽绝缘栅双极型晶体管器件及其生成方法
CN111180316A (zh) * 2020-02-22 2020-05-19 重庆伟特森电子科技有限公司 一种碳化硅厚底氧化层沟槽mos制备方法
CN111952174A (zh) * 2020-08-14 2020-11-17 江苏东海半导体科技有限公司 一种沟槽底部氧化层加厚的igbt及其制作方法

Similar Documents

Publication Publication Date Title
US20210028289A1 (en) Trench split-gate device and method for manufacturing the same
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN102446733B (zh) 高压射频横向扩散结构的功率器件及其制造方法
CN101138093A (zh) 沟槽型mosfet及其制造方法
WO2004061975A1 (en) Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
CN102931090B (zh) 一种超结mosfet的制造方法
CN103295907A (zh) 半导体装置及其制造方法
CN108172563A (zh) 一种带有自对准接触孔的沟槽形器件及其制造方法
CN102543738A (zh) 高压ldmos器件及其制造方法
CN103985746A (zh) 沟槽型igbt器件及其制造方法
CN101877314A (zh) 在沟槽底部制作厚氧化层的方法
CN102148143B (zh) 半导体器件和晶体管
CN102237406A (zh) 射频ldmos器件及其制造方法
CN102054702A (zh) 沟槽功率mosfet器件制造方法
CN102097481B (zh) P型超结横向双扩散金属氧化物半导体管
CN101924103A (zh) 沟槽式功率mosfet及其制造方法
CN102237396B (zh) 半导体器件及其制造方法
CN203871337U (zh) 沟槽型igbt器件
CN102945799A (zh) 纵向功率半导体器件的制造方法
CN102956487B (zh) 隔离型功率晶体管的制造方法
CN201904341U (zh) P型超结横向双扩散金属氧化物半导体管
TWI447817B (zh) 單元溝槽金屬氧化物半導體場效電晶體(mosfet)及其製造方法、以及使用單元溝槽金屬氧化物半導體場效電晶體之功率轉換系統
CN107342224B (zh) Vdmos器件的制作方法
CN101764157B (zh) 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101103