CN101764157B - 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法 - Google Patents

绝缘体上硅横向双扩散金属氧化物半导体管及制备方法 Download PDF

Info

Publication number
CN101764157B
CN101764157B CN200910212767XA CN200910212767A CN101764157B CN 101764157 B CN101764157 B CN 101764157B CN 200910212767X A CN200910212767X A CN 200910212767XA CN 200910212767 A CN200910212767 A CN 200910212767A CN 101764157 B CN101764157 B CN 101764157B
Authority
CN
China
Prior art keywords
type
type doped
doped
oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910212767XA
Other languages
English (en)
Other versions
CN101764157A (zh
Inventor
李海松
王钦
杨东林
陈文高
陶平
易扬波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Poweron IC Design Co Ltd
Original Assignee
Suzhou Poweron IC Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Poweron IC Design Co Ltd filed Critical Suzhou Poweron IC Design Co Ltd
Priority to CN200910212767XA priority Critical patent/CN101764157B/zh
Publication of CN101764157A publication Critical patent/CN101764157A/zh
Application granted granted Critical
Publication of CN101764157B publication Critical patent/CN101764157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种绝缘体上硅横向双扩散金属氧化物半导体管及制备方法,包括:P型掺杂半导体衬底,在P型掺杂半导体衬底上面设有埋氧层,在氧化层上设有N型漂移区,在N型漂移区中设有较高浓度的N型掺杂半导体区,这个较高浓度的N型掺杂半导体区位于场氧化层右端鸟嘴区域的下方并包围整个鸟嘴区域,其浓度高于N型漂移区的浓度,同时,该器件采用了二阶场氧化层和二阶场板结构,且二阶场氧化层是通过先淀积氧化层,然后刻蚀氧化层,最后经过热生长工艺形成的,这样能最大限度的抑制工艺中所说的“吃硅”现象和减小漂移区表面浓度的改变。

Description

绝缘体上硅横向双扩散金属氧化物半导体管及制备方法
技术领域
本发明属于集成电路技术领域,涉及一种横向高压功率器件,更具体的说,是关于一种具有高耐压和短沟道以避免器件难开启的绝缘体上硅横向双扩散金属氧化物半导体管(SOI-LDMOS)。
背景技术
在功率集成电路中,由于LDMOS更容易和CMOS工艺兼容,并且具有较好的热稳定性、较好频率稳定性、较低的反馈电容和较简单的偏置电路而被广泛采用。同时由于采用绝缘体上硅(SOI)材料做成的器件能实现全介质隔离,其寄生电容和泄漏电流很小,因此绝缘体上硅的横向金属氧化物半导体管(SOI-LDMOS)成为众多智能功率集成电路的首选器件,尤其是在等离子显示屏(PDP)驱动芯片中。
对于SOI-LDMOS来说,击穿电压是器件的一个重要参数,SOI-LDMOS的击穿电压主要受到漂移区的浓度和长度、场板设置的影响,虽然SOI-LDMOS是横向器件,但是SOI-LDMOS的纵向耐压也是不可忽略的因素,为了使纵向耐压不成为影响提升SOI-LDMOS的耐压水平的瓶颈,在相关技术中,有人提出了在结构中添加N型掺杂深阱区4结构(如附图1所示),并取得了很好的效果。同时为了能够和芯片中其它工艺器件(如PDP驱动芯片中的绝缘体上硅绝缘栅双极晶体管)的工艺相兼容、降低工艺的制造成本,在外延层3中设有有P型深阱区5(如附图1所示),但是深阱区5的横向扩散会影响器件的沟道长度,从而会影响器件的阈值电压,严重时会使器件较难开启,导通电流较小。
同时,为了增大器件的耐压水平,在相关技术中,有人提出采用二阶场板,这样在漂移区中的横向电场分布中引入两个峰值,从而增大了器件的横向耐压水平。通常这个二阶场板的制造是通过扩展栅极多晶硅的方法,让多晶硅延伸到二阶场氧化层的上方而形成的。在相关技术中,二阶场氧化层的制造是先通过热生长工艺、然后经过刻蚀的工艺完成的,但是经过热生长氧化层之后,形成了鸟嘴的同时,也损失了漂移区中的二氧化硅,也就是工艺中所说的“吃硅”现象,并且由于在漂移区表面进行热生长氧化层也会出现工艺中所说的“吸硼排磷”现象,从而改变了漂移区表面的浓度分布。
发明内容
本发明针对现有技术的不足,提供了一种在不增加工艺难度和成本的前提下,能够保证绝缘体上硅横向双扩散金属氧化物半导体管(SOI-LDMOS)正常开启的同时,不会增加沟道的长度,不会降低SOI-LDMOS的导通电流,同时,给出了该器件的二阶场氧化层的一种全新工艺制造方法。
本发明采用如下技术方案:
一种绝缘体上硅的横向双扩散金属氧化物半导体管及制备方法,包括:P型掺杂半导体衬底,在所述P型掺杂半导体衬底上面设有埋氧,在所述埋上设有P型掺杂外延层,在所述P型掺杂外的左侧设有N型掺杂深阱,在所述P型掺杂外延层的右侧设有P型掺杂深阱区,在所述N型掺杂深阱和部分所述P型掺杂外延层的上方设有N型掺杂漂移区,在所述P型掺杂深阱和部分所述P型掺杂外延层的上方设有P型掺杂半导体区,在所述N型掺杂漂移区中左侧设有N型掺杂漏极接触区域,在所述P型掺杂半导体区中设有N型掺杂源极接触区域和P型掺杂体接触区,在部分所述N型掺杂漂移区和部分所述P型掺杂半导体区的上方设有栅氧化层,在部分所述N型掺杂漂移区的上方设有二阶场氧化层,在所述场氧化层的左右侧末端均存在鸟嘴区域,在所述N型掺杂漏极接触区域的上方设有金属层,构成了器件的漏极金属电极,在所述P型掺杂体接触区和部分所述N型掺杂源极接触区域的上方设有金属层,构成了器件的源极金属电极,在所述栅氧化层的上方设有多晶硅,并且所述多晶硅的左端延伸到所述二阶场氧化层的上方构成二阶多晶硅场板结构。
与现有技术相比,本发明具有如下优点:
(1)本发明结构中,N型掺杂漂移区中另设有一N型掺杂半导体区,这个N型掺杂半导体区的浓度要高于N型掺杂漂移区,因此这个较高浓度的N型掺杂半导体区能更加有效地阻止右侧P型掺杂深阱区的横向扩散,从而可以降低有效的沟道长度,减小器件的阈值电压,减小器件的导通电阻。
(2)本发明采用了二阶场氧化层和二阶场板的结构,能够有效的提高器件的横向耐压水平。
(3)本发明中的二阶场氧化层是通过先淀积氧化层,然后刻蚀氧化层,最后热生长氧化的工艺制造的,这样能最大限度的抑制工艺中所说的“吃硅”现象和减小漂移区表面浓度的改变。
附图说明
图1是本发明的一种绝缘体上硅的横向双扩散金属氧化物半导体管的实施例的剖面图。
图2-图4是本发明的一种绝缘体上硅的横向双扩散金属氧化物半导体管的二阶场氧化层的工艺制造流程示意图
具体实施方式
参照图1,一种绝缘体上硅横向双扩散金属氧化物半导体管及制备方法,其结构包括:P型掺杂半导体衬底1,在所述P型掺杂半导体衬底1上面设有埋氧层2,在所述埋氧层2上设有P型掺杂外延层3,在所述P型掺杂外延层3的左侧设有N型掺杂深阱区4,在所述P型掺杂外延层3的右侧设有P型掺杂深阱区5,在所述N型掺杂深阱区4和部分所述P型掺杂外延层3的上方设有N型掺杂漂移区6,在所述P型掺杂深阱区5和部分所述P型掺杂外延层3的上方设有P型掺杂半导体区7,在所述N型掺杂漂移区6中左侧设有N型掺杂漏极接触区域8,在所述P型掺杂半导体区7中设有N型掺杂源极接触区域9和P型掺杂体接触区10,在部分所述N型掺杂漂移区6和部分所述P型掺杂半导体区7的上方设有栅氧化层11,在部分所述N型掺杂漂移区6的上方设有二阶场氧化层12,在所述场氧化层12的左右侧末端均存在鸟嘴区域17和18,在所述N型掺杂漏极接触区域8的上方设有金属层14,构成了器件的漏极金属电极,在所述P型掺杂体接触区10和部分所述N型掺杂源极接触区域9的上方设有金属层13,构成了器件的源极金属电极,在所述栅氧化层11的上方设有多晶硅15,并且所述多晶硅15的左端延伸到所述二阶场氧化层12的上方构成二阶多晶硅场板结构。
所述的N型掺杂外延层6中右侧设有N型掺杂半导体区16,且N型掺杂半导体区16的浓度高于N型掺杂外延层6的浓度;
所述的N型掺杂半导体区16位于场氧化层12右侧末端鸟嘴区域18的下方,且N型掺杂半导体区16包围整个鸟嘴区域18,但是N型掺杂半导体区16的右侧边界不超过N型掺杂外延层6的右侧边界;
所述的二阶场氧化层12是用先淀积氧化层、刻蚀氧化层,然后用热生长的工艺制造的;
所述的二阶场氧化层12的阶梯厚度主要是有氧化层淀积工艺参数决定的。所述的二阶场氧化层12的阶梯坡度主要是由场氧化层的刻蚀工艺参数决定的。
本发明采用如下方法来制备:
1、取一块P型绝缘体上硅片,外延生长P型外延层,形成P型掺杂外延层3,然后采用离子注入和后续的退火工艺形成N型掺杂深阱区4和P型掺杂深阱区5;
2、采用离子注入工艺形成N型掺杂漂移区6,P型掺杂半导体区7,N型掺杂半导体区16,然后经过淀积氧化层、刻蚀氧化层和热生长氧化层工艺生成二阶场氧化层12;
3、接着生长栅氧化层11,淀积多晶硅,并进行刻蚀形成多晶硅栅和多晶硅场板结构,然后经过离子注入形成N型掺杂漏极接触区域8,N型掺杂源极接触区域9和P型掺杂体接触区10。
4、经过淀积铝和刻蚀铝工艺,形成金属层14和金属层13,其中金属层14作为器件的漏极,金属层13作为器件的源极。最后进行后续钝化处理。
参照图2-图4,这是本发明的一种绝缘体上硅的横向双扩散金属氧化物半导体管的二阶场氧化层工艺制造流程示意图,首先在硅的表面淀积一层氧化层101,然后经过刻蚀形成氧化层102,并且在不需要生长场氧化层的位置淀积氮化硅103,然后经过热生长工艺生长出完整的二阶场氧化层结构13,最后将氮化硅刻蚀掉。

Claims (7)

1.一种绝缘体上硅的横向双扩散金属氧化物半导体管,包括:P型掺杂半导体衬底(1),在所述P型掺杂半导体衬底(1)上面设有埋氧层(2),在所述埋氧层(2)上设有P型掺杂外延层(3),在所述P型掺杂外延层(3)的左侧设有N型掺杂深阱区(4),在所述P型掺杂外延层(3)的右侧设有P型掺杂深阱区(5),在所述N型掺杂深阱区(4)和部分所述P型掺杂外延层(3)的上方设有N型掺杂漂移区(6),在所述P型掺杂深阱区(5)和部分所述P型掺杂外延层(3)的上方设有P型掺杂半导体区(7),在所述N型掺杂漂移区(6)中左侧设有N型掺杂漏极接触区域(8),在所述P型掺杂半导体区(7)中设有N型掺杂源极接触区域(9)和P型掺杂体接触区(10),在部分所述N型掺杂漂移区(6)和部分所述P型掺杂半导体区(7)的上方设有栅氧化层(11),在部分所述N型掺杂漂移区(6)的上方设有二阶场氧化层(12),在所述场氧化层(12)的左右侧末端分别存在鸟嘴区域(17)和(18),在所述N型掺杂漏极接触区域(8)的上方设有金属层(14),构成了所述横向双扩散金属氧化物半导体管的漏极金属电极,在所述P型掺杂体接触区(10)和部分所述N型掺杂源极接触区域(9)的上方设有金属层(13),构成了所述横向双扩散金属氧化物半导体管的源极金属电极,在所述栅氧化层(11)的上方设有多晶硅(15),并且所述多晶硅(15)的左端延伸到所述二阶场氧化层(12)的上方构成二阶多晶硅场板结构,其特征在于,所述N型掺杂漂移区(6)的右侧设有N型掺杂半导体区(16),所述N型掺杂半导体区(16)的浓度高于所述N型掺杂漂移区(6)的浓度。
2.根据权利要求1所述的绝缘体上硅的横向双扩散金属氧化物半导体管,其特征在于,所述N型掺杂半导体区(16)位于所述场氧化层(12)右侧末端 的所述鸟嘴区域(18)的下方。
3.根据权利要求2所述的绝缘体上硅的横向双扩散金属氧化物半导体管,其特征在于,所述N型掺杂半导体区(16)包围整个所述场氧化层(12)右侧末端的所述鸟嘴区域(18),所述N型掺杂半导体区(16)的右侧边界不超过所述N型掺杂外延层(6)的右侧边界。
4.一种用于如权利要求1所述的绝缘体上硅的横向双扩散金属氧化物半导体管的制备方法,包括:
1)取一块P型绝缘体上硅片,外延生长P型外延层,形成所述P型掺杂外延层(3),然后采用离子注入和后续的退火工艺形成所述N型掺杂深阱区(4)和所述P型掺杂深阱区(5);
2)采用离子注入工艺形成所述N型掺杂漂移区(6)、所述P型掺杂半导体区(7)和所述N型掺杂半导体区(16),在部分所述N型掺杂漂移区(6)的上方设有二阶场氧化层(12);
3)接着生长所述栅氧化层(11),淀积多晶硅,并进行刻蚀形成多晶硅栅和多晶硅场板结构,然后经过离子注入形成所述N型掺杂漏极接触区域(8)、所述N型掺杂源极接触区域(9)和所述P型掺杂体接触区(10);
4)经过淀积铝和刻蚀铝工艺,形成所述金属层(14)和所述金属层(13),最后进行后续钝化处理,
其特征在于,所述二阶场氧化层(12)是通过先淀积氧化层、然后刻蚀氧化层,最后用热生长氧化层工艺制备而成的。
5.根据权利要求4所述的绝缘体上硅的横向双扩散金属氧化物半导体管的制备方法,其特征在于,所述二阶场氧化层(12)的阶梯厚度由氧化层淀积工艺参数和热生长工艺参数共同决定。 
6.根据权利要求4所述的绝缘体上硅的横向双扩散金属氧化物半导体管的制备方法,其特征在于,所述二阶场氧化层(12)的阶梯坡度是由氧化层的刻蚀工艺参数决定的。
7.根据权利要求4所述的绝缘体上硅的横向双扩散金属氧化物半导体管的制备方法,其特征在于,所述N型掺杂半导体区(8)是利用所述二阶场氧化层(12)的自对准方法,采用高能离子注入工艺所形成的。 
CN200910212767XA 2009-11-09 2009-11-09 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法 Active CN101764157B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910212767XA CN101764157B (zh) 2009-11-09 2009-11-09 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910212767XA CN101764157B (zh) 2009-11-09 2009-11-09 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法

Publications (2)

Publication Number Publication Date
CN101764157A CN101764157A (zh) 2010-06-30
CN101764157B true CN101764157B (zh) 2011-05-11

Family

ID=42495214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910212767XA Active CN101764157B (zh) 2009-11-09 2009-11-09 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法

Country Status (1)

Country Link
CN (1) CN101764157B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187279B (zh) * 2011-12-29 2016-07-06 无锡华润上华半导体有限公司 半导体器件的制作方法
US8592274B2 (en) * 2012-03-27 2013-11-26 Alpha And Omega Semiconductor Incorporated LDMOS with accumulation enhancement implant
US8648417B1 (en) * 2012-10-01 2014-02-11 O2Micor, Inc. LDMOS transistors with improved ESD capability

Also Published As

Publication number Publication date
CN101764157A (zh) 2010-06-30

Similar Documents

Publication Publication Date Title
CN101300679B (zh) 制造半导体器件的方法
CN101399288B (zh) 一种ldmos芯片的轻掺杂漂移区结构形成方法
CN102244099B (zh) 外延沟道的SiCIEMOSFET器件及制备方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN102646701B (zh) 一种jfet器件及其形成方法
CN102044563A (zh) Ldmos器件及其制造方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN106298935B (zh) Ldmos器件及其制造方法
CN103390645A (zh) 横向扩散金属氧化物半导体晶体管及其制作方法
CN104409507B (zh) 低导通电阻vdmos器件及制备方法
CN104409501A (zh) 碳化硅金属氧化物半导体场效应晶体管
CN102054864B (zh) Ldmos及其制造方法
CN105489500A (zh) 超结vdmos的制备方法及其超结vdmos器件
CN107658215A (zh) 一种碳化硅器件及其制作方法
CN101764157B (zh) 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法
CN103745996B (zh) 带有部分绝缘埋层的横向功率器件及制作方法
CN102646712B (zh) 一种ldmos器件及其制造方法
CN101877314A (zh) 在沟槽底部制作厚氧化层的方法
CN206976353U (zh) 一种优化终端结构的沟槽型半导体器件
CN103515443A (zh) 一种超结功率器件及其制造方法
CN104810287A (zh) 双扩散金属氧化物晶体管制作方法及晶体管器件
CN103236439A (zh) 一种新型结构的vdmos器件及其制造方法
CN108198850A (zh) 高k介质沟槽横向超结双扩散金属氧化物宽带隙半导体场效应管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant