CN101764150B - 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 - Google Patents

Abstract

一种高压绝缘体上硅的横向绝缘栅双极晶体管的工艺制造方法，包括：P型掺杂半导体衬底，在P型掺杂半导体衬底上面设有埋氧层，在氧化层上设有N型漂移区，该绝缘体上硅的横向绝缘栅双极晶体管的场氧化层属于二阶场氧化层，栅极延伸至场氧化层上方形成的场板是二阶场板。二阶场氧化层的形成是用先淀积氧化层，经过刻蚀和热生长形成的。N型掺杂缓冲区是通过二阶场氧化层自对准用高能离子注入形成的。

Description

绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法

技术领域

本发明属于集成电路技术领域，涉及一种横向高压功率器件的工艺制作方法，更具体的说，是关于一种具有绝缘体上硅的横向绝缘栅双极晶体管及工艺制作方法。

背景技术

绝缘栅双极晶体管(IGBT)是一种具有金属氧化物半导体(MOS)晶体管的绝缘栅结构优点以及具有双极晶体管的高电流密度优点的器件，它是一种能用于有效地降低传统的功率MOSFET(金属氧化物半导体场效应晶体管)的导电损耗的功率半导体器件。

为了能够和其它半导体器件集成，横向绝缘栅双极晶体管(Lateral InsulatedGate Bipolar Transistor，简称LIGBT)得到了广泛的关注和迅速的发展，同样，这种器件具有输入阻抗高、高耐压、开态电流能力强、开关频率高等优点。绝缘体上硅(Silicon On Insulator，简称SOI)技术以其理想的全介质隔离性能、相对简单的隔离工艺、显著减弱的纵向寄生效应，使其速度高、功耗低、耐高温运行，便于多器件、高密度、小型化和三维智能功率集成，而且与互补金属-氧化物-半导体(CMOS)超大规模集成电路(VLSI)制造工艺相兼容而倍受瞩目。因此将SOI技术用于制造LIGBT，所形成的绝缘体上硅横向绝缘双极型晶体管(简称SOI-LIGBT)具有隔离性能好、漏电流小和击穿电压高等优点，发展潜力巨大。如今SOI-LIGBT的制作技术水平越来越成熟，应用范围也越来越广。

为了进一步提高SOI-LIGBT的击穿电压，改进的结构会采用延长多晶硅栅的长度，使其覆盖二阶场氧化层从而形成二阶场板结构的方法，这种方法起到了一定的效果，在相关技术中，二阶场氧化层的形成是直接通过热氧化生长，然后经过刻蚀工艺形成的，但是这种工艺制作过程的“吃硅”现象很严重，影响漂移区的表面的形貌和浓度分布。同时，为了防止SOI-LIGBT在阳极发生穿通现象，改进的结构会在N型掺杂漂移区6中左侧设有N型掺杂缓冲区8(如图1所示)，在相关技术中，N型掺杂缓冲区的形成是在形成P型掺杂阳极接触区域9之前通过离子注入，然后退火完成的，但是这种工艺制作方法无法准确的控制N型掺杂缓冲区的深度和浓度分布情况。

发明内容

本发明针对现有技术的不足，提供了一种在不增加工艺难度和成本的前提下，完成SOI-LIGBT中二阶场氧化层和N型掺杂缓冲区的制备的工艺制造方法。

本发明采用如下技术方案：

一种绝缘体上硅的横向绝缘栅双极晶体管，包括：P型掺杂半导体衬底，在P型掺杂半导体衬底上面设有埋氧层，在埋氧层上设有P型掺杂外延层，在P型掺杂外延层的左侧设有N型掺杂深阱区，在P型掺杂外延层的右侧设有P型掺杂深阱区，在N型掺杂深阱区和部分P型掺杂外延层的上方设有N型掺杂漂移区，在P型掺杂深阱区和部分P型掺杂外延层的上方设有P型掺杂半导体区。在N型掺杂漂移区中左侧设有N型掺杂缓冲区，在N型掺杂缓冲区中设有P型掺杂阳极接触区域，在P型掺杂半导体区中设有N型掺杂阴极接触区域和P型掺杂体接触区，在部分N型掺杂漂移区和部分P型掺杂半导体区的上方设有栅氧化层，在部分N型掺杂漂移区的上方设有二阶场氧化层，在P型掺杂阳极接触区域的上方设有金属层，构成了绝缘体上硅的横向绝缘栅双极晶体管的阳极金属电极，在P型掺杂体接触区和部分N型掺杂阴极接触区域的上方设有金属层，构成了绝缘体上硅的横向绝缘栅双极晶体管的阴极金属电极，在栅氧化层的上方设有多晶硅，并且多晶硅的左端延伸到二阶场氧化层的上方构成二阶多晶硅场板结构。

与现有技术相比，本发明具有如下优点：

(1)该绝缘体上硅的横向绝缘栅双极晶体管结构的二阶场氧化层是通过先淀积氧化层，在刻蚀工艺之后采用热生长工艺生成的。由于在热生长过程之前，在绝缘体上硅的横向绝缘栅双极晶体管漂移区的表面有一层淀积的氧化层，因此在热生长过程中漂移区上方的“吃硅”现象和“吸硼排磷”现象得到了抑制，从而二阶场氧化层的生长几乎不影响漂移区表面的浓度。

(2)本发明结构采用的N型掺杂缓冲区是通过场氧化层自对准，用高能离子注入形成的。从而使得N型掺杂缓冲区的深度和浓度分布的调节通过改变高能离子注入能量和注入剂量来控制。

(3)本发明生成的是二阶场氧结构和二阶的场板结构，从而增大了绝缘体上硅的横向绝缘栅双极晶体管的横向击穿电压。

附图说明

图1是本发明的绝缘体上硅的横向绝缘栅双极晶体管的一实施例的剖面图。

图2-图4是本发明的绝缘体上硅的横向绝缘栅双极晶体管的二阶场氧的工艺制造流程示意图

图5是本发明的绝缘体上硅的横向绝缘栅双极晶体管的N型缓冲区的工艺制造流程示意图

具体实施方式

参照图1，绝缘体上硅的横向绝缘栅双极晶体管，包括：P型掺杂半导体衬底1，在P型掺杂半导体衬底1上面设有埋氧层2，在埋氧层2上设有P型掺杂外延层3，在P型掺杂外延层3的左侧设有N型掺杂深阱区4，在P型掺杂外延层3的右侧设有P型掺杂深阱区5，在N型掺杂深阱区4和部分P型掺杂外延层3的上方设有N型掺杂漂移区6，在P型掺杂深阱区5和部分P型掺杂外延层3的上方设有P型掺杂半导体区7。在N型掺杂漂移区6中左侧设有N型掺杂缓冲区8，在N型掺杂缓冲区8中设有P型掺杂阳极接触区域9，在P型掺杂半导体区7中设有N型掺杂阴极接触区域10和P型掺杂体接触区11，在部分N型掺杂漂移区6和部分P型掺杂半导体区7的上方设有栅氧化层12，在部分N型掺杂漂移区6的上方设有二阶场氧化层13，在P型掺杂阳极接触区域9的上方设有金属层15，构成了绝缘体上硅的横向绝缘栅双极晶体管的阳极金属电极，在P型掺杂体接触区11和部分N型掺杂阴极接触区域10的上方设有金属层14，构成了绝缘体上硅的横向绝缘栅双极晶体管的阴极金属电极，在栅氧化层12的上方设有多晶硅16，并且多晶硅16的左端延伸到二阶场氧化层13的上方构成二阶多晶硅场板结构。

在本实施例中：

所述的二阶场氧化层13是用先淀积氧化层、刻蚀氧化层，然后用热生长氧化层工艺制造的；

所述的N型掺杂缓冲区8是通过二阶场氧化层13的自对准，用高能离子注入形成的；

所述的N型掺杂缓冲区8的深度和浓度分布分别是由高能离子注入的能量和离子注入剂量决定的；

所述的二阶场氧化层13的阶梯的厚度主要是有氧化层淀积工艺参数决定的。

所述的二阶场氧化层13的坡度主要是由场氧化层的刻蚀工艺参数决定的。

本发明采用如下方法来制备：

1、取一块P型绝缘体上硅片，外延生长P型外延层，形成P型掺杂外延层3，然后采用离子注入和后续的退火工艺形成N型掺杂深阱区4和P型掺杂深阱区5；

2、采用离子注入工艺形成低浓度N型掺杂漂移区6，P型掺杂半导体区7，然后生长栅氧化层12和二阶场氧化层13，接着淀积多晶硅，并进行刻蚀形成多晶硅栅和二阶场板，然后离子注入形成P型掺杂阳极接触区域9，N型掺杂阴极接触区域10和P型掺杂体接触区11。

3、采用高能离子注入和短时间退火形成N型掺杂缓冲区8。

4、经过淀积铝和刻蚀铝工艺，形成金属层14和金属层15，其中金属层15作为绝缘体上硅的横向绝缘栅双极晶体管的阳极，金属层14作为绝缘体上硅的横向绝缘栅双极晶体管的阴极。最后进行后续钝化处理。

参照图2-图4，这是本发明的二阶场板工艺制造流程示意图，首先在硅的表面淀积一层氧化层101，然后经过刻蚀形成氧化层102，并且在不需要生长场氧化层的位置淀积氮化硅103，然后经过热生长工艺生长出完整的二阶场氧化层结构13，最后将氮化硅刻蚀掉。

参照图5，这是本发明的N型缓冲区的工艺制造流程示意图，运用二阶场氧化层最为掩膜版，进行磷离子高能注入，在II区由于有氧化层的阻挡，注入深度较浅，在I区没有氧化层的阻挡，注入深度较深。

背景技术

集成结构工艺的不断发展，集成结构的特征尺寸逐渐减小，诸如短栅长、薄栅氧化层、浅结深、漏区轻掺杂以硅化物掺杂等先进工艺，在提高集成结构性能和集成度的同时却造成内部结构在静电泄放ESD冲击来临时更容易被损坏。据统计，每年半导体工业因为ESD造成的经济损失以数十亿美元计。因此，在每一个输出入端口处设置ESD防护结构便成为预防ESD应力对栅氧化层造成损害的有效办法之一。

ESD保护结构的设计目的就是要避免工作结构成为ESD的放电通路而遭到损害，保证在任意两芯片引脚之间发生的ESD，都有适合的低阻旁路将ESD电流引入电源线。这个低阻旁路不但要能吸收ESD电流，还要能钳位工作结构的电压，防止工作结构由于电压过载而受损。这条结构通路还需要有很好的工作稳定性，能在ESD发生时快速响应，而且还不能对芯片正常工作结构有影响。。为了在各个阶段都能有效保护芯片，人们采用多种片上防静电保护器件。常用的保护器件结构有二极管、双极型三极管、栅接地NMOS管(GGNMOS)和可控硅整流器件(SCR)等。利用SCR对于防止ESD是一种理想的解决方案。

SCR对于ESD静电保护是非常有吸引力的器件，在一个相对小的维持电压下，它本身的再生反馈机制导致回滞特性，这减小了ESD事件发生时SCR的功耗，另外SCR的鲁棒性比其他的二极管和GGNMOS好。

当SCR应用于ESD保护时，小的维持电压会带来许多问题，特别是电源钳位结构。这是因为当结构正常工作时，小的维持电压会允许SCR保持触发状态之后的在低阻抗状态，这种现象为ESD事件引起的闩锁(ESD-induced latch up)。因为维持电压小于电源电压，它需要增加维持电压大于电源电压来避免这种风险。

在相关的技术中，有人提出通过增加阳极和阴极的距离来增大维持电压以防止闩锁的发生，但这样会增大器件的尺寸。还有人提出了在版图中减小P+掺杂区的面积，来减小发射效率从而增加维持电压，但这减小了二次热击穿失效电流。

Claims (6)

1.一种绝缘体上硅的横向绝缘栅双极晶体管，包括：P型掺杂半导体衬底(1)，在所述P型掺杂半导体衬底(1)上面设有埋氧层(2)，在所述埋氧层(2)上设有P型掺杂外延层(3)，在所述P型掺杂外延层(3)的左侧设有N型掺杂深阱区(4)，在所述P型掺杂外延层(3)的右侧设有P型掺杂深阱区(5)，在所述N型掺杂深阱区(4)和部分所述P型掺杂外延层(3)的上方设有N型掺杂漂移区(6)，在所述P型掺杂深阱区(5)和部分所述P型掺杂外延层(3)的上方设有P型掺杂半导体区(7)，在所述N型掺杂漂移区(6)中左侧设有N型掺杂缓冲区(8)，在所述N型掺杂缓冲区(8)中设有P型掺杂阳极接触区域(9)，在所述P型掺杂半导体区(7)中设有N型掺杂阴极接触区域(10)和P型掺杂体接触区(11)，在部分所述N型掺杂漂移区(6)和部分所述P型掺杂半导体区(7)的上方设有栅氧化层(12)，在部分所述N型掺杂漂移区(6)的上方设有二阶场氧化层(13)，其特征在于，在所述P型掺杂阳极接触区域(9)的上方设有第二金属层(15)，构成了所述绝缘体上硅的横向绝缘栅双极晶体管的阳极金属电极，在所述P型掺杂体接触区(11)和部分所述N型掺杂阴极接触区域(10)的上方设有第一金属层(14)，构成了绝缘体上硅的横向绝缘栅双极晶体管的阴极金属电极，在栅氧化层(12)的上方设有多晶硅(16)，并且多晶硅(16)的左端延伸到二阶场氧化层(13)的上方构成二阶多晶硅场板结构。

2.一种用于如权利要求1所述的一种绝缘体上硅的横向绝缘栅双极晶体管的制造方法，包括如下步骤：

1)取一块P型绝缘体上硅片，外延生长P型外延层，形成所述P型掺杂外延层(3)，然后采用离子注入和后续的退火工艺形成所述N型掺杂深阱区(4)和所述P型掺杂深阱区(5)； 

2) 采用离子注入工艺形成所述N型掺杂漂移区(6)，其中N型掺杂漂移区(6)为低浓度，所述P型掺杂半导体区(7)，然后生长所述栅氧化层(12)和所述二阶场氧化层(13)，接着淀积多晶硅，并进行刻蚀形成多晶硅栅和二阶场板，然后离子注入形成所述P型掺杂阳极接触区域(9)，所述N型掺杂阴极接触区域(10)和所述P型掺杂体接触区(11)；

3)采用高能离子注入和短时间退火形成所述N型掺杂缓冲区(8)；

4)经过淀积铝和刻蚀铝工艺，形成所述第一金属层(14)和所述第二金属层(15)，最后进行后续钝化处理；

其特征在于，所述二阶场氧化层(13)是经过淀积氧化层、刻蚀氧化层，最后用热生长氧化层工艺制造的，并且所述N型掺杂缓冲区(8)是利用二阶场氧化层(13)的自对准方法，采用高能离子注入工艺形成的。

3.根据权利要求2所述的绝缘体上硅的横向绝缘栅双极晶体管的制造方法，其特征在于，所述二阶场氧化层(13)的阶梯的厚度是由氧化层淀积工艺控制的。

4.根据权利要求2所述的绝缘体上硅的横向绝缘栅双极晶体管的制造方法，其特征在于，所述二阶场氧化层(13)的阶梯的坡度是由氧化层的刻蚀工艺控制的。

5.根据权利要求2所述的绝缘体上硅的横向绝缘栅双极晶体管的制造方法，其特征在于，所述N型掺杂缓冲区(8)的深度是由高能离子注入的能量决定的。

6.根据权利要求2所述的绝缘体上硅的横向绝缘栅双极晶体管的制造方法，其特征在于，所述N型掺杂缓冲区(8)中的浓度分布是由高能离子注入的剂量和后序的退火工艺共同决定的。 

Images