CN105679667A - 一种沟槽igbt器件的终端结构制造方法 - Google Patents
一种沟槽igbt器件的终端结构制造方法 Download PDFInfo
- Publication number
- CN105679667A CN105679667A CN201610132064.6A CN201610132064A CN105679667A CN 105679667 A CN105679667 A CN 105679667A CN 201610132064 A CN201610132064 A CN 201610132064A CN 105679667 A CN105679667 A CN 105679667A
- Authority
- CN
- China
- Prior art keywords
- type
- photoetching
- etching
- terminal
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000001259 photo etching Methods 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000003860 storage Methods 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 31
- 239000000126 substance Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 8
- 108091006146 Channels Proteins 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000001413 cellular effect Effects 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种沟槽IGBT器件的终端结构制造方法，该制造方法是：首先在N型外延硅衬底或者区熔片上生长N型外延形成有一定掺杂浓度和厚度的电荷贮存区，继续生长P型外延形成顶层MOS结构的沟道区；光刻终端区沟槽图形，干法刻蚀硅衬底，生长场氧化层；光刻有源区并刻蚀场氧化层；光刻终端区域保护环，注入P型杂质并扩散形成有效的保护环；光刻有源区栅极沟槽，刻蚀沟槽并生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；然后光刻栅极图形和终端保护场板，刻蚀多晶硅；光刻N型源区注入N型杂质，然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面。
Description
技术领域
本发明涉及一种沟槽IGBT器件的终端结构制造方法，属于电力半导体器件的制造技术领域。
背景技术
作为新型电力半导体器件的主要代表，IGBT被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。目前，市场上的IGBT器件的耐压高达6500V,单管芯电流高达200A,频率达到300KHz。在高频大功率领域，目前还没有任何一个其它器件可以代替它。随着半导体材料和加工工艺的不断进步，采用沟槽技术的IGBT器件已成为主流产品。同时对沟槽IGBT器件电学性能的要求也越来越高。
为了降低器件导通损耗，需要优化器件结构比如增强沟道区下方的N型扩散区参杂浓度（这一浓度增强的区域通常命名为电荷贮存层）来实现。现在通常采用离子注入和扩散方法形成电荷贮存层，这种方法形成的电荷贮存层容易受P阱的影响，因而工艺控制难度较大,并且对形成的电荷贮存层的深度和最高掺杂浓度造成限制。
发明内容
本发明的目的在于克服现有技术存在的不足，而提供一种能够精确定义电荷贮存层厚度和掺杂浓度，并且不受P阱的影响，同时减少由于离子注入和扩散过程中差异造成的器件性能不稳定性的沟槽IGBT器件的终端结构制造方法。
本发明的目的是通过如下技术方案来完成的，一种沟槽IGBT器件的终端结构制造方法，该制造方法是：
首先在N型外延硅衬底或者区熔片上生长N型外延形成有一定掺杂浓度和厚度的电荷贮存区，继续生长P型外延形成顶层MOS结构的沟道区；光刻终端区沟槽图形，干法刻蚀硅衬底，生长场氧化层；光刻有源区并刻蚀场氧化层；光刻终端区域保护环，注入P型杂质并扩散形成有效的保护环；光刻有源区栅极沟槽，刻蚀沟槽并生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；
然后光刻栅极图形和终端保护场板，刻蚀多晶硅；光刻N型源区注入N型杂质，然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触；溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；
然后硅片背面减薄到特定的厚度，背面注入P型或者注入N型以及P型杂质，通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT，然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
作为优选：先刻蚀终端区域沟槽，并且刻蚀到接近N型衬底；它通过外延的方法形成器件的N型电荷贮存层次；通过外延的方法形成MOS结构的P型沟道区域。
作为优选：所述的终端区域沟槽内生长场氧化层，并通过光刻注入扩散P型杂质形成有效的保护环结构；所述的终端区域沟槽内光刻刻蚀多晶硅，形成终端场板结构。
本发明能够精确定义电荷贮存层厚度和掺杂浓度，并且不受P阱的影响，同时减少由于离子注入和扩散过程中差异造成的器件性能不稳定性。
附图说明
图1是本发明的沟槽IGBT终端结构示意图。
具体实施方式：
下面将结合附图对本发明作详细的介绍：图1所示，本发明所述的一种沟槽IGBT器件的终端结构制造方法，该制造方法是：
首先在N型外延硅衬底或者区熔片上生长N型外延形成有一定掺杂浓度和厚度的电荷贮存区，继续生长P型外延形成顶层MOS结构的沟道区；光刻终端区沟槽图形，干法刻蚀硅衬底，生长场氧化层；光刻有源区并刻蚀场氧化层；光刻终端区域保护环，注入P型杂质并扩散形成有效的保护环；光刻有源区栅极沟槽，刻蚀沟槽并生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；
然后光刻栅极图形和终端保护场板，刻蚀多晶硅；光刻N型源区注入N型杂质，然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触；溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；
然后硅片背面减薄到特定的厚度，背面注入P型或者注入N型以及P型杂质，通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT，然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
本发明是先刻蚀终端区域沟槽，并且刻蚀到接近N型衬底；它通过外延的方法形成器件的N型电荷贮存层次；通过外延的方法形成MOS结构的P型沟道区域。
本发明所述的终端区域沟槽内生长场氧化层，并通过光刻注入扩散P型杂质形成有效的保护环结构；所述的终端区域沟槽内光刻刻蚀多晶硅，形成终端场板结构。
实施例：图1所示，本发明所述的制造方法与其它沟槽IGBT器件完全兼容，只需增加一步光刻工艺。
首先在选定的N型外延硅衬底或者区熔片上生长N型外延形成电荷贮存层，在上面生长P型外延形成沟道区。光刻终端区沟槽图形，干法刻蚀硅衬底，生长场区氧化层；光刻有源区并刻蚀场氧化层；光刻终端区域保护环，注入P型杂质并扩散形成有效的保护环。光刻有源区栅极沟槽，刻蚀沟槽并生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；然后光刻栅极图形和终端保护场板，刻蚀多晶硅；光刻N型源区注入N型杂质；然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触。溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作。然后硅片背面减薄到特定的厚度，背面注入P型（或者注入N型以及P型）杂质通过低温退火或者激光退火形成IGBT集电区（或者带有场终止层次的FS-IGBT），然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
Claims (3)
1.一种沟槽IGBT器件的终端结构制造方法，其特征在于该制造方法是：
首先在N型外延硅衬底或者区熔片上生长N型外延形成有一定掺杂浓度和厚度的电荷贮存区，继续生长P型外延形成顶层MOS结构的沟道区；光刻终端区沟槽图形，干法刻蚀硅衬底，生长场氧化层；光刻有源区并刻蚀场氧化层；光刻终端区域保护环，注入P型杂质并扩散形成有效的保护环；光刻有源区栅极沟槽，刻蚀沟槽并生长栅极氧化层，淀积原位参杂的多晶硅材料填充沟槽；
然后光刻栅极图形和终端保护场板，刻蚀多晶硅；光刻N型源区注入N型杂质，然后淀积氧化层或者氮化硅等绝缘材料并退火致密，光刻接触孔，刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面；注入P型杂质并激活，确保P阱区与顶层金属的欧姆接触；溅射顶层金属，光刻刻蚀顶层金属，淀积钝化层，光刻刻蚀钝化层，最后合金完成顶层结构的制作；
然后硅片背面减薄到特定的厚度，背面注入P型或者注入N型以及P型杂质，通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT，然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
2.根据权利要求1所述的沟槽IGBT器件的终端结构制造方法，其特征在于先刻蚀终端区域沟槽，并且刻蚀到接近N型衬底；它通过外延的方法形成器件的N型电荷贮存层次；通过外延的方法形成MOS结构的P型沟道区域。
3.根据权利要求1或2所述的沟槽IGBT器件的终端结构制造方法，其特征在于所述的终端区域沟槽内生长场氧化层，并通过光刻注入扩散P型杂质形成有效的保护环结构；所述的终端区域沟槽内光刻刻蚀多晶硅，形成终端场板结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610132064.6A CN105679667A (zh) | 2016-03-09 | 2016-03-09 | 一种沟槽igbt器件的终端结构制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610132064.6A CN105679667A (zh) | 2016-03-09 | 2016-03-09 | 一种沟槽igbt器件的终端结构制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105679667A true CN105679667A (zh) | 2016-06-15 |
Family
ID=56307189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610132064.6A Pending CN105679667A (zh) | 2016-03-09 | 2016-03-09 | 一种沟槽igbt器件的终端结构制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105679667A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106128952A (zh) * | 2016-07-27 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 改善晶圆边缘缺陷的方法以及mos晶体管 |
| CN109994381A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110364568A (zh) * | 2018-04-11 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | Igbt器件及其形成方法 |
| CN110854180A (zh) * | 2019-11-27 | 2020-02-28 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN111370464A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN112086352A (zh) * | 2020-08-06 | 2020-12-15 | 北京烁科精微电子装备有限公司 | 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺 |
| CN113257734A (zh) * | 2021-04-30 | 2021-08-13 | 北海惠科半导体科技有限公司 | 半导体器件及其制作方法和芯片 |
| CN114883185A (zh) * | 2022-07-01 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 一种高电流密度的igbt芯片制作方法 |
| CN117038451A (zh) * | 2023-10-09 | 2023-11-10 | 深圳市锐骏半导体股份有限公司 | 沟槽栅igbt器件、制作方法及仿真方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103733344A (zh) * | 2011-09-08 | 2014-04-16 | 富士电机株式会社 | 半导体装置 |
| US20150243772A1 (en) * | 2011-07-05 | 2015-08-27 | Mitsubishi Electric Corporation | Semiconductor device |
| CN105280493A (zh) * | 2015-11-04 | 2016-01-27 | 上海道之科技有限公司 | 一种沟槽igbt器件的制造方法 |
-
2016
- 2016-03-09 CN CN201610132064.6A patent/CN105679667A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150243772A1 (en) * | 2011-07-05 | 2015-08-27 | Mitsubishi Electric Corporation | Semiconductor device |
| CN103733344A (zh) * | 2011-09-08 | 2014-04-16 | 富士电机株式会社 | 半导体装置 |
| CN105280493A (zh) * | 2015-11-04 | 2016-01-27 | 上海道之科技有限公司 | 一种沟槽igbt器件的制造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106128952A (zh) * | 2016-07-27 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 改善晶圆边缘缺陷的方法以及mos晶体管 |
| CN109994381A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN110364568B (zh) * | 2018-04-11 | 2024-02-02 | 中芯国际集成电路制造(上海)有限公司 | Igbt器件及其形成方法 |
| CN110364568A (zh) * | 2018-04-11 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | Igbt器件及其形成方法 |
| CN111370464A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN110854180A (zh) * | 2019-11-27 | 2020-02-28 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN110854180B (zh) * | 2019-11-27 | 2024-04-16 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN112086352A (zh) * | 2020-08-06 | 2020-12-15 | 北京烁科精微电子装备有限公司 | 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺 |
| CN112086352B (zh) * | 2020-08-06 | 2024-02-20 | 北京晶亦精微科技股份有限公司 | 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺 |
| CN113257734B (zh) * | 2021-04-30 | 2023-06-23 | 北海惠科半导体科技有限公司 | 半导体器件及其制作方法和芯片 |
| CN113257734A (zh) * | 2021-04-30 | 2021-08-13 | 北海惠科半导体科技有限公司 | 半导体器件及其制作方法和芯片 |
| CN114883185A (zh) * | 2022-07-01 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 一种高电流密度的igbt芯片制作方法 |
| CN117038451A (zh) * | 2023-10-09 | 2023-11-10 | 深圳市锐骏半导体股份有限公司 | 沟槽栅igbt器件、制作方法及仿真方法 |
| CN117038451B (zh) * | 2023-10-09 | 2024-02-20 | 深圳市锐骏半导体股份有限公司 | 沟槽栅igbt器件、制作方法及仿真方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN102034818B (zh) | 半导体功率器件及其制备方法 | |
| CN102842610B (zh) | Igbt芯片及其制作方法 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104465791B (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN110429134B (zh) | 一种具有非对称原胞的igbt器件及制备方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| WO2024037276A1 (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN105679668A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN115083895A (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN101355036B (zh) | 沟槽栅半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160615 |