CN113964197B - 一种低泄漏电流的igbt器件及其制备方法 - Google Patents
一种低泄漏电流的igbt器件及其制备方法 Download PDFInfo
- Publication number
- CN113964197B CN113964197B CN202111265231.1A CN202111265231A CN113964197B CN 113964197 B CN113964197 B CN 113964197B CN 202111265231 A CN202111265231 A CN 202111265231A CN 113964197 B CN113964197 B CN 113964197B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- order
- doped
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000005684 electric field Effects 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 4
- -1 phosphorous ions Chemical class 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052717 sulfur Inorganic materials 0.000 claims description 5
- 239000011593 sulfur Substances 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 239000011669 selenium Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于功率半导体技术领域，具体是一种低泄漏电流的IGBT器件，包括N型半导体衬底；形成于N型半导体衬底正面的P阱层；形成于P阱层正面的高掺杂P+区和高掺杂N+发射区；形成于高掺杂N+发射区中部并在垂直方向上贯穿P阱层且底部位于N型半导体衬底内的沟槽栅；由沟槽栅中导电材料引出的栅电极；高掺杂P+区和高掺杂N+发射区共同引出的发射极电极；形成于N型半导体衬底背面的P型集电区；在P型集电区引出的集电极，P型集电区顶部引入具有电场截止作用的N型掺杂区，N型掺杂区包括形成于P型集电区顶部的一阶N型掺杂区和形成于一阶N型掺杂区顶部的二阶N型掺杂区。本发明可以减小器件的漏电流，提升器件的耐高温能力。
Description
技术领域
本发明属于功率半导体技术领域，具体涉及一种低泄漏电流的IGBT器件及其制备方法。
背景技术
绝缘栅双极晶体管IGBT(Insulate Gate Bipolar Transistor)作为一种新型的电力半导体器件，现在已经成为电力电子领域的新一代主流产品，广泛应用于新能源汽车、能源发电、消费电子、轨道交通、航空航天、智能家电等领域。绝缘栅双极晶体管将MOSFET结构与BJT结构集成在了一起，同时具有了这两种器件的特点，同时具有MOSFET的驱动功率小、开关速度快以及BJT的导通压降小、电流大等诸多优势。
现在应用较广泛的有平面型IGBT器件与沟槽型IGBT器件，相较于平面型IGBT器件，沟槽栅IGBT具有更低的导通电阻，优化了IGBT的导通电阻与关断速度的矛盾关系。随着航空航天、轨道交通等领域的技术发展，需要IGBT在高温环境下也能高能效高可靠运行。
发明内容
本发明目的在于克服现有技术的不足，提供一种耐高温的IGBT器件，减小器件的漏电流，使器件的耐高温能力增强。
为达到上述目的，本发明采用的技术方案如下：
一种低泄漏电流的IGBT器件，包括有源区元胞结构和非有源区终端结构，所述有源区元胞结构包括：N型半导体衬底；形成于所述N型半导体衬底正面的P阱层；形成于所述P阱层正面的高掺杂P+区和高掺杂N+发射区；形成于高掺杂N+发射区中部并在垂直方向上贯穿P阱层且底部位于N型半导体衬底内的沟槽栅；由沟槽栅中的导电材料引出的栅电极；所述高掺杂P+区和高掺杂N+发射区共同引出的发射极电极；形成于所述N型半导体衬底背面的P型集电区；在所述P型集电区引出的集电极，所述P型集电区的顶部引入具有电场截止作用的N型掺杂区，所述N型掺杂区包括形成于P型集电区顶部的一阶N型掺杂区和形成于一阶N型掺杂区顶部的多个柱形的二阶N型掺杂区。
进一步地，所述一阶N型掺杂区与P型集电区接触，所述二阶N型掺杂区与一阶N型掺杂区接触；所述有源区元胞结构中的二阶N型掺杂区在横向方向和纵向方向上均为间断分布，相邻的二阶N型掺杂区之间为N型半导体衬底；所述非有源区终端结构中的二阶N型掺杂区在横向方向和纵向方向上均为不间断连续分布。
进一步地，所述二阶N型掺杂区的掺杂浓度大于所述N型半导体衬底的掺杂浓度。
进一步地，所述有源区元胞结构中的二阶N型掺杂区的注入窗口选自正方形、圆形和六边形中的一种。
进一步地，所述一阶N型掺杂区采用浅能级的磷离子、砷离子或深能级的硫离子、硒离子掺杂；所述二阶N型掺杂区采用浅能级的磷离子、砷离子或深能级的硫离子、硒离子掺杂。
进一步地，所述沟槽栅包括填充在沟槽内的多晶硅和用以隔绝多晶硅与沟槽内壁的氧化层。
基于一个总的发明构思，本发明的另一个目的在于提供上述低泄漏电流的IGBT器件的制备方法，包括以下步骤：
提供一N型半导体衬底；形成终端场限环区；在所述N型半导体衬底正面形成P阱层；在所述P阱层正面形成高掺杂P+区和高掺杂N+发射区；形成沟槽栅结构；形成顶部接触电极栅与发射极；钝化；形成背面柱形的二阶N型掺杂区；形成背面一阶N型掺杂区；形成背面P型集电区；形成背面电极集电极；进行测试、划片、管芯分割、引线键合、封装，完成工艺。
进一步地，所述二阶N型掺杂区通过质子辐照和低温退火相结合的方式形成。
与现有技术相比，本发明相较于传统的IGBT，在高温环境下的漏电流大幅减小，使IGBT器件的耐高温能力增强。
1、本发明设有柱形的二阶N型掺杂区，使得集电极的空穴注入效率减小，器件寄生PNP晶体管的增益降低，从而器件的漏电流减小，IGBT器件的耐高温性能得到提升。
2、本发明所设置的一阶N型掺杂区和柱形的二阶N型掺杂区采用硫、砷等深能级离子掺杂时，由于温度升高时杂质离子离化率变大，使得一阶和二阶N型掺杂区的有效掺杂浓度变高，从而集电极的空穴注入效率减小，器件寄生PNP晶体管的增益降低，使得器件的漏电流减小，IGBT器件的耐高温性能得到提升。
3、本发明制备方法步骤简单，在传统IGBT制备方法的基础上，只需增加少量步骤，就可以完成本发明的制备，利于大规模推广应用。
附图说明
图1为本发明实施例1的结构示意图；
图2-图12是具体实施方式各步骤的说明附图；
图13为二阶N型掺杂区的各种掺杂窗口形状示例；
图14分别为本发明提出的新结构与传统结构的掺杂分布对比图、正向阻断情况下的电场分布对比图以及正向阻断电压为1100V情况下的泄漏电流分布对比图，可见本发明提出的新结构泄漏电流明显低于传统结构。
图15为本发明技术方案的立体透视图；
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，使本领域技术人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，本部分的描述仅作为示范性和解释性，不应对本发明的保护范围有任何的限制作用。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本发明保护的范围。
实施例1
参看图1，一种耐高温低泄漏电流的IGBT器件，包括有源区元胞结构和非有源区终端结构，所述有源区元胞结构包括：N型半导体衬底4；形成于所述N型半导体衬底4正面的P阱层5；形成于所述P阱层5正面的高掺杂P+区6和高掺杂N+发射区7；形成于高掺杂N+发射区7中部并在垂直方向上贯穿P阱层5且底部位于N型半导体衬底4内的沟槽栅；由沟槽栅中的导电材料引出的栅电极；所述高掺杂P+区6和高掺杂N+发射区7共同引出的发射极电极；形成于所述N型半导体衬底4背面的P型集电区1；在所述P型集电区1引出的集电极，其特征在于，所述P型集电区1的顶部引入具有电场截止作用的N型掺杂区，所述N型掺杂区包括形成于P型集电区1顶部的一阶N型掺杂区2和形成于一阶N型掺杂区2顶部的多个柱形的二阶N型掺杂区3。
在本实施例中，所述一阶N型掺杂区2与P型集电区1接触，所述二阶N型掺杂区3与一阶N型掺杂区2接触；所述有源区元胞结构中的二阶N型掺杂区3在横向方向和纵向方向上均为间断分布，相邻的二阶N型掺杂区3之间为N型半导体衬底4；所述非有源区终端结构中的二阶N型掺杂区3在横向方向和纵向方向上均为不间断连续分布。
在本实施例中，所述二阶N型掺杂区3的掺杂浓度大于所述N型半导体衬底4的掺杂浓度；所述有源区元胞结构中的二阶N型掺杂区3的注入窗口为正方形；所述一阶N型掺杂区2采用磷离子掺杂；所述二阶N型掺杂区3采用磷离子掺杂；所述沟槽栅包括填充在沟槽内的多晶硅8和用以隔绝多晶硅8与沟槽内壁的氧化层9。
实施例2
一种耐高温低泄漏电流的IGBT器件的制备方法，包括以下步骤：
S1.提供-N型半导体衬底4，具体地，提供一硅片，对原始区熔硅单晶进行检查、清洗、干燥；
S2.如图2所示，场氧化形成L0层对齐标记；
S3.形成终端P场限环区：如图3所示，光刻场限环区掺杂窗口，溅射生长牺牲氧化层，注入硼离子，然后刻蚀牺牲氧化层，接着推进兼退火并氧化形成P场限环区；
S4.形成P阱区和P+高掺杂区：如图4所示，光刻有源区掺杂窗口，溅射生长牺牲氧化层，注入硼离子，然后刻蚀牺牲氧化层，接着推进兼退火并氧化形成P阱区，类似地光刻P+高掺杂区掺杂窗口，注入硼离子，推进并退火形成P+高掺杂区；
S5.形成N+发射区：如图5所示，光刻发射区掺杂窗口，溅射生长牺牲氧化层，注入磷离子然后刻蚀牺牲氧化层，接着推进并退火形成N+发射区；
S6.表面淀积氮化硅和二氧化硅层；
S7.形成栅极沟槽：如图6所示，光刻沟槽区窗口，沟槽刻蚀及损伤层去除；
S8.形成多晶硅栅：如图7所示，生长栅氧化层，多晶硅淀积并掺杂以填充沟槽，多晶硅栅刻蚀以及氧化层刻蚀，多晶硅栅区选择性氧化并刻蚀氮化硅和垫氧化层，淀积磷硅玻璃；
S9.形成顶部接触电极：如图8所示，光刻发射极和多晶硅栅极接触区窗口，表面溅射金属铝膜，反刻铝金属化图形；
S10.钝化：淀积氮化硅钝化膜，反刻钝化膜；
S11.形成背面柱形二阶N型掺杂区：如图9所示，背面衬底减薄，光刻N型柱区掺杂窗口，注入N型离子然后背面激光退火兼推进形成柱形二阶N型掺杂区；
S12.形成背面一阶N型掺杂区：如图10所示，背面注入N型离子然后激光退火形成一阶N型掺杂区；
S13.形成背面P+集电极区：如图11所示，背面注入硼离子然后背面激光退火形成P+集电极区；
S14.形成背面电极：参见图12，背面溅射多层金属膜并合金化；
S15.进行测试、划片、管芯分割、引线键合、封装，完成工艺。
需要说明的是，在本文中，术语”包括”、”包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
上述实施例仅是本发明的较优实施方式，凡是依据本发明的技术实质对以上实施例所做的任何简单修饰、修改及替代变化，均属于本发明技术方案的范围内。
Claims (7)
1.一种低泄漏电流的IGBT器件，包括有源区元胞结构和非有源区终端结构，所述有源区元胞结构包括：N型半导体衬底(4)；形成于所述N型半导体衬底(4)正面的P阱层(5)；形成于所述P阱层(5)正面的高掺杂P+区(6)和高掺杂N+发射区(7)；形成于高掺杂N+发射区(7)中部并在垂直方向上贯穿P阱层(5)且底部位于N型半导体衬底(4)内的沟槽栅；由沟槽栅中的导电材料引出的栅电极；所述高掺杂P+区(6)和高掺杂N+发射区(7)共同引出的发射极电极；形成于所述N型半导体衬底(4)背面的P型集电区(1)；在所述P型集电区(1)引出的集电极，其特征在于，所述P型集电区(1)的顶部引入具有电场截止作用的N型掺杂区，所述N型掺杂区包括形成于P型集电区(1)顶部的一阶N型掺杂区(2)和形成于一阶N型掺杂区(2)顶部的多个柱形的二阶N型掺杂区(3)；
所述一阶N型掺杂区(2)与P型集电区(1)接触，所述二阶N型掺杂区(3)与一阶N型掺杂区(2)接触；所述有源区元胞结构中的二阶N型掺杂区(3)在横向方向和纵向方向上均为间断分布，相邻的二阶N型掺杂区(3)之间为N型半导体衬底(4)；所述非有源区终端结构中的二阶N型掺杂区(3)在横向方向和纵向方向上均为不间断连续分布。
2.根据权利要求1所述的一种低泄漏电流的IGBT器件，其特征在于，所述二阶N型掺杂区(3)的掺杂浓度大于所述N型半导体衬底(4)的掺杂浓度。
3.根据权利要求1所述的一种低泄漏电流的IGBT器件，其特征在于，所述有源区元胞结构中的二阶N型掺杂区(3)的注入窗口选自正方形、圆形和六边形中的一种。
4.根据权利要求1所述的一种低泄漏电流的IGBT器件，其特征在于，所述一阶N型掺杂区(2)采用浅能级的磷离子、砷离子或深能级的硫离子、硒离子掺杂；所述二阶N型掺杂区(3)采用浅能级的磷离子、砷离子或深能级的硫离子、硒离子掺杂。
5.根据权利要求1所述的一种低泄漏电流的IGBT器件，其特征在于，所述沟槽栅包括填充在沟槽内的多晶硅(8)和用以隔绝多晶硅(8)与沟槽内壁的氧化层(9)。
6.如权利要求1～5任一项所述的一种低泄漏电流的IGBT器件的制备方法，其特征在于，包括以下步骤：
提供一N型半导体衬底(4)；形成终端场限环区；在所述N型半导体衬底(4)正面形成P阱层(5)；在所述P阱层(5)正面形成高掺杂P+区(6)和高掺杂N+发射区(7)；形成沟槽栅结构；形成顶部接触电极栅与发射极；钝化；形成背面柱形的二阶N型掺杂区(3)；形成背面一阶N型掺杂区(2)；形成背面P型集电区(1)；形成背面电极集电极；进行测试、划片、管芯分割、引线键合、封装，完成工艺。
7.根据权利要求6所述的一种低泄漏电流的IGBT器件的制备方法，其特征在于，包括以下步骤：所述二阶N型掺杂区(3)通过质子辐照和低温退火相结合的方式形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111265231.1A CN113964197B (zh) | 2021-10-28 | 2021-10-28 | 一种低泄漏电流的igbt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111265231.1A CN113964197B (zh) | 2021-10-28 | 2021-10-28 | 一种低泄漏电流的igbt器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113964197A CN113964197A (zh) | 2022-01-21 |
| CN113964197B true CN113964197B (zh) | 2023-06-02 |
Family
ID=79468055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111265231.1A Active CN113964197B (zh) | 2021-10-28 | 2021-10-28 | 一种低泄漏电流的igbt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113964197B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115083895B (zh) * | 2022-07-21 | 2022-11-18 | 深圳芯能半导体技术有限公司 | 一种背面变掺杂结构的场截止igbt芯片制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246597A (ja) * | 2001-02-14 | 2002-08-30 | Fuji Electric Co Ltd | 半導体装置 |
| DE102005039331A1 (de) * | 2005-08-19 | 2007-02-22 | Infineon Technologies Ag | Halbleiterbauelement mit niedrigem Einschaltwiderstand |
| CN108231819A (zh) * | 2016-12-09 | 2018-06-29 | 清华大学 | 大导通电流的晶体管和集成电路 |
| CN112736134A (zh) * | 2020-10-23 | 2021-04-30 | 重庆大学 | 碳化硅pnpn晶闸管注入型igbt器件 |
| CN113241377A (zh) * | 2021-05-10 | 2021-08-10 | 湖南大学 | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 |
-
2021
- 2021-10-28 CN CN202111265231.1A patent/CN113964197B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246597A (ja) * | 2001-02-14 | 2002-08-30 | Fuji Electric Co Ltd | 半導体装置 |
| DE102005039331A1 (de) * | 2005-08-19 | 2007-02-22 | Infineon Technologies Ag | Halbleiterbauelement mit niedrigem Einschaltwiderstand |
| CN108231819A (zh) * | 2016-12-09 | 2018-06-29 | 清华大学 | 大导通电流的晶体管和集成电路 |
| CN112736134A (zh) * | 2020-10-23 | 2021-04-30 | 重庆大学 | 碳化硅pnpn晶闸管注入型igbt器件 |
| CN113241377A (zh) * | 2021-05-10 | 2021-08-10 | 湖南大学 | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113964197A (zh) | 2022-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN113241377A (zh) | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN101510558A (zh) | 半导体装置及其制造方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN113964197B (zh) | 一种低泄漏电流的igbt器件及其制备方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN114005877A (zh) | 一种超薄超结igbt器件及制备方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN116417505A (zh) | 一种阳极短路沟槽rc-igbt器件及制备方法 | |
| CN111415984B (zh) | 逆导型igbt器件的制造方法 | |
| CN114373749A (zh) | 一种消除负阻效应的横向rc-igbt器件结构 | |
| CN113725282A (zh) | 一种超结rb-igbt器件结构及其制造方法 | |
| CN114050183A (zh) | 逆导型功率芯片制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN115842049A (zh) | 一种绝缘栅双极型晶体管及其制作方法 | |
| CN102931228B (zh) | 逆导igbt器件及制造方法 | |
| CN212365970U (zh) | 一种沟槽rc-igbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |