CN115083895B - 一种背面变掺杂结构的场截止igbt芯片制作方法 - Google Patents

一种背面变掺杂结构的场截止igbt芯片制作方法 Download PDF

Info

Publication number
CN115083895B
CN115083895B CN202210857358.0A CN202210857358A CN115083895B CN 115083895 B CN115083895 B CN 115083895B CN 202210857358 A CN202210857358 A CN 202210857358A CN 115083895 B CN115083895 B CN 115083895B
Authority
CN
China
Prior art keywords
region
photoresist
ions
injecting
type doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210857358.0A
Other languages
English (en)
Other versions
CN115083895A (zh
Inventor
刘坤
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202210857358.0A priority Critical patent/CN115083895B/zh
Publication of CN115083895A publication Critical patent/CN115083895A/zh
Application granted granted Critical
Publication of CN115083895B publication Critical patent/CN115083895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种背面变掺杂结构的场截止IGBT芯片制作方法，该方法包括：晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度。本发明通过使用光刻胶作为掩膜，阻挡部分芯片终端区域和过渡区域的背面掺杂离子注入剂量，使得终端区域和过渡区域的背面阳极掺杂浓度要低于元胞区的阳极掺杂浓度，使得IGBT器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。

Description

一种背面变掺杂结构的场截止IGBT芯片制作方法
技术领域
本发明涉及IGBT芯片制备技术领域，具体涉及一种背面变掺杂结构的场截止IGBT芯片制作方法。
背景技术
IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。在沟槽栅场截止IGBT芯片中，阻断状态下，由正面P阱和N漂移区组成的PN结承受母线电压，通常情况下的母线电压只有IGBT芯片标称电压的50%-70%，即前述PN结完全可以承受母线电压产生的尖峰电场，静态阻断状态下很少会发生PN结雪崩击穿的情况。
但是，当IGBT芯片由导通到关断状态的动态过程中，器件漂移区靠近正面阴极一侧的载流子首先被扫出，该区域的载流子电流成分开始发生变化，由于IGBT器件在关断过程中沟道最先被关闭，阴极一侧不再向漂移区注入电子电流，但由于外电路中有负载电感的存在，电流不能发生突变，导致空穴电流成分急剧上升，进而导致该区域的有效掺杂浓度Neff=ND+p-n，大于固定电荷密度ND，电场的斜率上升，从而提升了PN结处的电场尖峰，器件能够承受的动态雪崩电压要远低于静态雪崩电压。特别是在IGBT芯片的边角位置，空穴电流和电力线都会这一区域集中，也是最容易发生动态雪崩的位置。
因此，现有技术中存在着当IGBT芯片由导通到关断状态的动态过程中因有效掺杂浓度增加导致的PN结处的电场尖峰值提高，进而容易在芯片的边角位置出现动态雪崩效应的技术问题。
发明内容
有鉴于此，本发明提供了一种背面变掺杂结构的场截止IGBT芯片制作方法，解决现有技术中的当IGBT芯片由导通到关断状态的动态过程中因有效掺杂浓度增加导致的PN结处的电场尖峰值提高，进而容易在芯片的边角位置出现动态雪崩效应的技术问题。
为了实现上述目的，本发明提供了一种背面变掺杂结构的场截止IGBT芯片制作方法，包括：
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层；
S2、栅氧化层生长与Poly电极形成；
S3、Pwell区掺杂与推进；
S4、N型源区掺杂；
S5、隔离介质层淀积与接触孔刻蚀；
S6、正面金属化与钝化层形成；
S7、晶圆背面减薄，并注入N型掺杂离子形成缓冲层；
S8、晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度；
S9、晶圆背面淀积金属层。
在本发明的一些实施例中，在所述步骤S8中，元胞区的阳极区域为所述第一P型掺杂区，终端区和过渡区的阳极区域为所述第二P型掺杂区，且所述第一P型掺杂区和第二P型掺杂区的相交位置在元胞区一侧，第一P型掺杂区和第二P型掺杂区均与背面阳极金属层相连。
在本发明的一些实施例中，所述步骤S8，具体包括：
晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，光刻图形交界处位于元胞区一侧，背面阳极注入P型掺杂离子；
去除光刻胶，背面阳极再次注入P型掺杂离子，炉管退火激活杂质。
在本发明的一些实施例中，所述步骤S8，具体包括：
晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，光刻图形交界处位于元胞区一侧，背面利用等离子体刻蚀减薄光刻胶；
背面阳极注入P型掺杂离子，去除光刻胶，炉管退火激活杂质。
在本发明的一些实施例中，所述步骤S8，具体包括：
晶圆背面旋涂光刻胶，曝光并显影，元胞区的第一部分光刻胶全部去除，第二部分的光刻胶部分去除且去除部分呈长条形或者小孔形，光刻胶图形的交界处位于元胞区一侧；
背面阳极注入P型掺杂离子，去除光刻胶，炉管退火激活杂质。
在本发明的一些实施例中，所述步骤S1，具体包括：
选择N型单晶硅衬底，采用湿氧工艺进行场氧化层生长；
终端区场限环区域选择性腐蚀场氧化层，B+离子注入，去胶后杂质推进；
所述步骤S2，具体包括：
在元胞区选择性腐蚀场氧化层，基于PECVD淀积生长二氧化硅刻蚀硬掩膜层，对元胞区进行沟槽刻蚀，牺牲氧化层生长至一定厚度，去除牺牲氧化层；
进行栅氧化层生长，基于LPCVD工艺进行多晶硅填充生长，刻蚀多晶硅，形成Poly栅电极和Busbar走线。
在本发明的一些实施例中，所述步骤S3，具体包括：
晶圆翻转，去除背面多晶硅，晶圆翻转回，进行晶圆清洗；
在元胞区Pwell区注入B+离子，去胶后杂质推进，同时进行Poly氧化，元胞区氧化层刻蚀，氧化层厚度减薄；
所述步骤S4，具体包括：
源区N型离子注入：第一次注入P+离子，第二次注入As+离子，去胶后炉管退火。
在本发明的一些实施例中，所述步骤S5，具体包括：
进行隔离介质层淀积，形成USG+BPSG双层结构，并刻蚀接触孔；
接触孔区域注入：第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火。
在本发明的一些实施例中，所述步骤S6，具体包括：
正面淀积金属层，干法刻蚀图形化，利用PI胶Coating形成钝化层，并进行光刻图形化。
在本发明的一些实施例中，所述步骤S7，具体包括：
晶圆背面研磨，去除氧化硅，厚度减薄，背面注入P+离子形成缓冲层。
采用上述实施例的有益效果是：
本发明通过在芯片的终端区域和过渡区域进行背面掺杂离子的注入，即在背面元胞区、过渡区域以及终端区域的阳极区域中通过注入掺杂离子形成元胞区阳极区域的P型掺杂浓度大于过渡区域以及终端区域的阳极区域的P型掺杂浓度的浓度不一致情形，使得背面阳极的掺杂浓度要低于元胞区的阳极掺杂浓度，进而使得IGBT器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S1执行后IGBT芯片一实施例的结构变化示意图；
图2为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S2执行后IGBT芯片一实施例的结构变化示意图；
图3为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S3执行后IGBT芯片一实施例的结构变化示意图；
图4为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S4执行后IGBT芯片一实施例的结构变化示意图；
图5为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S5执行后IGBT芯片一实施例的结构变化示意图；
图6为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S6执行后IGBT芯片一实施例的结构变化示意图；
图7为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S7执行后IGBT芯片一实施例的结构变化示意图；
图8a、8b、8c、8d为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S8执行后IGBT芯片三个不同实施例的结构变化示意图；
图9为本发明提供的背面变掺杂结构的场截止IGBT芯片制作方法中步骤S9执行后IGBT芯片三个不同实施例的结构变化示意图；
图10为图8c中光刻胶去除部分为长条形一实施例的结构变化示意图；
图11为图8c中光刻胶去除部分为小孔形一实施例的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明实施例之前，对于相关名词或常识进行简要说明：
IGBT结构：IBGT一般包括元胞区和终端区，且元胞区和终端区的结构均是中心轴线对称的结构，故本说明书中附图中并未标注每一个结构，若未标注，则依据对称标注而定；
过渡区（域）：本申请的过渡区是指基本元胞区和终端区接触的部分区域，而过渡区一般大部分为元胞区的部分区域，因此为了方便描述，故本申请附图中的过渡区属于元胞区的一部分（附图会对应标注），若有疑义，烦请以附图为准。
在本发明的实施例中，请参阅图1-11，本发明提供了一种背面变掺杂结构的场截止IGBT芯片制作方法，包括如下步骤：
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层；具体请参阅图1，该步骤S1具体包括：
选择N型的FZ单晶硅衬底101/201，采用湿氧工艺进行场氧化层生长形成氧化层102/202，其中，晶圆表面为（100）晶面，电阻率为30-90Ω·cm，湿氧工艺温度为800-1050℃，氧化层厚度为1-3μm；需要说明的是，为了方便理解，分别通过标号101来表示元胞区的单晶硅衬底和通过标号201来表示终端区的单晶硅衬底，其它标号类似，在此不赘述，后续标号也参考此原则；
终端区场限环区域选择性腐蚀场氧化层，B+离子注入形成终端区P型硅区203，去胶后杂质推进，其中，B+离子的注入剂量8E13-5E14，注入能量80-140keV，杂质推进的温度为1000-1200℃，时间为300-600min。
S2、栅氧化层生长与Poly电极形成；具体请参阅图1，该步骤S1具体包括：
在元胞区选择性腐蚀场氧化层，基于PECVD淀积生长二氧化硅刻蚀硬掩膜层，厚度为5000-10000A，对元胞区进行沟槽刻蚀，深度4-7μm，牺牲氧化层生长至一定厚度（800-1200A），去除牺牲氧化层；
进行栅氧化层生长，厚度为1000-1200A，基于LPCVD工艺进行多晶硅填充生长，厚度为8000-12000A，刻蚀多晶硅，形成Poly栅电极104/204和Busbar走线。
S3、Pwell区掺杂与推进；请查阅图3，其具体步骤包括：
晶圆翻转，去除背面多晶硅，晶圆翻转回，进行晶圆清洗；
在元胞区Pwell区注入B+离子形成元胞区P型硅区103，去胶后杂质推进，同时进行Poly氧化刻蚀，再进行氧化层厚度减薄，其中，B+离子的注入剂量为1E13-1E14，注入能量为80-140keV，杂质推进的温度为1000-1150℃，时间为90-150min；
同时，终端区也进行氧化层刻蚀形成终端区新的氧化层302，对氧化层302厚度减薄。
S4、N型源区掺杂；请查阅图4，其具体步骤包括：
在元胞区，第一次注入P+离子，注入剂量为1E15-8E15，注入能量为40-80keV，第二次注入As+离子，注入剂量为1E15-8E15，注入能量为40-100keV，去胶后炉管退火，温度为800-1000℃，时间30-60min，最终形成N型硅区105。
S5、隔离介质层淀积与接触孔刻蚀；请查阅图5，其具体步骤包括：
进行隔离介质层淀积，形成绝缘介质层106/206，且具体为USG+BPSG双层结构，总厚度为9000-12000A，并刻蚀接触孔107/207，下层Si过刻蚀深度为0.2-0.5μm；
接触孔区域进行离子注入：第一次注入BF2离子，注入剂量为5E14-8E15，注入能量为20-80keV，第二次注入B+离子，注入剂量为1E14-5E15，注入能量为40-100keV，去胶后炉管退火, 温度为700-1000℃，时间为30-60min。
S6、正面金属化与钝化层形成；请查阅图6，其具体步骤包括：
正面淀积金属层108/208，厚度4-8μm，干法刻蚀图形化，利用PI胶Coating形成钝化层109/209，并进行光刻图形化，厚度8-12μm。
S7、晶圆背面减薄，并注入N型掺杂离子形成缓冲层；请查阅图7，其具体步骤包括：
晶圆背面研磨，去除氧化硅（即去除了图6中元胞区和终端区底部的氧化层102），厚度减薄至60-150μm，背面注入P+离子形成缓冲层110，注入剂量为2E11-1E13，注入能量200-900keV。
需要说明的是，步骤S7为本发明的发明构思之一，其相较于现有技术中常规的制备方法（即正面金属化后直接进行背面金属化）而言，其通过先对背面进行打薄后，再注入N型离子（即P+离子）来形成N型的缓冲层，为后续的阳极区域的P型离子掺杂打下基础。
S8、晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度。
在优选的实施例中，元胞区的阳极区域为所述第一P型掺杂区，终端区和过渡区的阳极区域为所述第二P型掺杂区，且所述第一P型掺杂区和第二P型掺杂区的相交位置在元胞区一侧，第一P型掺杂区和第二P型掺杂区均与背面阳极金属层相连。
需要说明的是，步骤S8是本发明的核心步骤，其创新思路在于：在背面元胞区、过渡区域以及终端区域的阳极区域中通过注入掺杂离子形成元胞区阳极区域的P型掺杂浓度大于过渡区域以及终端区域的阳极区域的P型掺杂浓度的浓度不一致情形，使得背面阳极的掺杂浓度要低于元胞区的阳极掺杂浓度，进而使得IGBT器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
在本发明的一些实施例中，请参阅图8a和图8d，其为步骤S8其中一个实施例，具体包括：
晶圆背面旋涂光刻胶，厚度1-2μm，曝光并显影，去除元胞区的部分光刻胶，具体参阅图8a，其保留了对称的部分光刻胶111，而中间部分的光刻胶被去除，作为对比，终端区的光刻胶211全部保留；进一步，光刻图形交界处位于元胞区一侧，背面阳极注入P型掺杂离子（B+离子），注入剂量为1E12-5E13，注入能量为20-50keV；
去除光刻胶，背面阳极再次注入P型掺杂离子（B+离子）形成第一P型掺杂区112和第二P型掺杂区113，注入剂量为1E11-5E13，注入能量为20-50keV，炉管退火激活杂质，温度为300-500℃，时间为20-80min。
需要说明的是，因第一次注入时P型掺杂离子时仅注入在第一P型掺杂区112中，而第二次注入时P型掺杂离子时注入在第一P型掺杂区112和第二P型掺杂区113这两个区域，因此，第一P型掺杂区112的掺杂浓度大于第二P型掺杂区113的掺杂浓度。
可以理解的是，由于元胞区域的阳极区域经历了两次离子注入，而其他区域只有一次离子注入，所以形成了背面横向变化的阳极掺杂浓度分布不均的情况，使得器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
在本发明的一些实施例中，请参阅图8b和图8d，其为步骤S8另一个实施例，具体包括：
晶圆背面旋涂光刻胶，厚度1-2μm，曝光并显影，去除元胞区的部分光刻胶，具体参阅图8b，其保留了对称的部分光刻胶111，而中间部分的光刻胶被去除，作为对比，终端区的光刻胶211全部保留，需要说明的是，图8b中第一P型掺杂区112和第二P型掺杂区113实际上并未形成；进一步的，光刻图形交界处位于元胞区一侧，背面利用等离子体刻蚀减薄光刻胶，需要说明的是，利用等离子体刻蚀减薄光刻胶的用意在于较薄的光刻胶覆盖，能够阻挡部分的离子注入，但又不能完全阻挡离子注入，从而导致终端区和过渡区域的实际离子注入剂量低于元胞区的实际离子注入剂量；
背面阳极注入P型掺杂离子（B+离子）形成第一P型掺杂区112和第二P型掺杂区113，注入剂量为1E12-5E13，注入能量为20-50keV，去除光刻胶，炉管退火激活杂质，温度为300-500℃，时间为20-80min。
需要说明的是，在背面阳极离子注入工艺中，由于终端区和过渡区域有较薄的光刻胶覆盖，能够阻挡部分的离子注入，但又不能完全阻挡离子注入，导致终端区和过渡区域的实际离子注入剂量低于元胞区，所以形成了背面横向变化的阳极掺杂浓度分布不均，使得器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
在本发明的一些实施例中，请参阅图8c和图8d，其为步骤S8又一个实施例，具体包括：
晶圆背面旋涂光刻胶，厚度1-2μm，曝光并显影，元胞区的第一部分光刻胶全部去除，第二部分的光刻胶部分去除且去除部分呈长条形或者小孔形，具体参阅图8c，其保留了多个光刻胶111，而其他部分光刻胶被去除，作为对比，终端区的光刻胶211全部保留光刻胶图形的交界处位于元胞区一侧；为了进一步直观说明，请查阅图10-11，其中，图10为光刻胶去除部分为长条形一实施例的结构变化示意图，图11为图8c中光刻胶去除部分为小孔形一实施例的结构变化示意图，其中，光刻版的图形被设计成长条或者小孔阵列形状，白色区域表示透光，灰色区域不透光，不透光区域会阻挡离子注入，经过这样的形状设置，元胞区部分的光刻胶被全部去除，终端区和过渡区域的光刻胶被部分去除。
背面阳极注入P型掺杂离子（B+离子）形成第一P型掺杂区112和第二P型掺杂区113，注入剂量为1E12-5E13，注入能量为20-50keV，去除光刻胶，炉管退火激活杂质，温度为300-500℃，时间为20-80min。
需要说明的是，在背面阳极离子注入工艺中，由于终端区和过渡区有部分区域的光刻胶覆盖，能够阻挡部分的离子注入，导致终端区和过渡区域的实际离子注入剂量低于元胞区，所以形成了背面横向变化的阳极掺杂浓度分布不均，使得器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
S9、晶圆背面淀积金属层。
具体的，在步骤S8完成第一P型掺杂区112和第二P型掺杂区113的制备后，最后进行背面金属层淀积，形成金属层108/208。
经过上述步骤S1-S9，本发明提供的制作方法能够制备出背面变掺杂结构的场截止IGBT芯片，该芯片在导通到关断状态的动态过程中能够降低出现电压动态雪崩的几率。
综上可知，本发明通过在芯片的终端区域和过渡区域进行背面掺杂离子的注入，即在背面元胞区、过渡区域以及终端区域的阳极区域中通过注入掺杂离子形成元胞区阳极区域的P型掺杂浓度大于过渡区域以及终端区域的阳极区域的P型掺杂浓度的浓度不一致情形，使得背面阳极的掺杂浓度要低于元胞区的阳极掺杂浓度，进而使得IGBT器件在导通状态下终端区和过渡区的空穴注入效率低于元胞区，空穴电流在芯片的水平方向上进行再分布，缓解了关断过程中空穴电流在边角位置的集中效果，能够有效提升芯片的动态雪崩击穿电压。
以上对本发明所提供的背面变掺杂结构的场截止IGBT芯片制作方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，包括如下步骤：
S1、场氧化层生长与终端区场限环区域选择性腐蚀场氧化层；
S2、栅氧化层生长与Poly电极形成；
S3、Pwell区掺杂与推进；
S4、N型源区掺杂；
S5、隔离介质层淀积与接触孔刻蚀；
S6、正面金属化与钝化层形成；
S7、晶圆背面减薄，并注入N型掺杂离子形成缓冲层；
S8、晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，通过注入P型掺杂离子形成第一P型掺杂区和第二P型掺杂区，其中所述第一P型掺杂区的掺杂浓度大于第二P型掺杂区的掺杂浓度；元胞区的阳极区域为所述第一P型掺杂区，终端区和过渡区的阳极区域为所述第二P型掺杂区，且所述第一P型掺杂区和第二P型掺杂区的相交位置在元胞区一侧，第一P型掺杂区和第二P型掺杂区均与背面阳极金属层相连；
S9、晶圆背面淀积金属层；
其中，所述步骤S8，具体包括：
晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，光刻图形交界处位于元胞区一侧，背面阳极注入P型掺杂离子；
去除光刻胶，背面阳极再次注入P型掺杂离子，炉管退火激活杂质；
或；
晶圆背面旋涂光刻胶，曝光并显影，去除元胞区的部分光刻胶，光刻图形交界处位于元胞区一侧，背面利用等离子体刻蚀减薄光刻胶；
背面阳极注入P型掺杂离子，去除光刻胶，炉管退火激活杂质；
或；
晶圆背面旋涂光刻胶，曝光并显影，元胞区的第一部分光刻胶全部去除，第二部分的光刻胶部分去除且去除部分呈长条形或者小孔形，光刻胶图形的交界处位于元胞区一侧；
背面阳极注入P型掺杂离子，去除光刻胶，炉管退火激活杂质。
2.根据权利要求1所述的背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，所述步骤S1，具体包括：
选择N型单晶硅衬底，采用湿氧工艺进行场氧化层生长；
终端区场限环区域选择性腐蚀场氧化层，B+离子注入，去胶后杂质推进；
所述步骤S2，具体包括：
在元胞区选择性腐蚀场氧化层，基于PECVD淀积生长二氧化硅刻蚀硬掩膜层，对元胞区进行沟槽刻蚀，牺牲氧化层生长至一定厚度，去除牺牲氧化层；
进行栅氧化层生长，基于LPCVD工艺进行多晶硅填充生长，刻蚀多晶硅，形成Poly栅电极和Busbar走线。
3.根据权利要求1所述的背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，所述步骤S3，具体包括：
晶圆翻转，去除背面多晶硅，晶圆翻转回，进行晶圆清洗；
在元胞区Pwell区注入B+离子，去胶后杂质推进，同时进行Poly氧化，元胞区氧化层刻蚀，氧化层厚度减薄；
所述步骤S4，具体包括：
源区N型离子注入：第一次注入P+离子，第二次注入As+离子，去胶后炉管退火。
4.根据权利要求1所述的背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，所述步骤S5，具体包括：
进行隔离介质层淀积，形成USG+BPSG双层结构，并刻蚀接触孔；
接触孔区域注入：第一次注入BF2离子，第二次注入B+离子，去胶后炉管退火。
5.根据权利要求1所述的背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，所述步骤S6，具体包括：
正面淀积金属层，干法刻蚀图形化，利用PI胶Coating形成钝化层，并进行光刻图形化。
6.根据权利要求1所述的背面变掺杂结构的场截止IGBT芯片制作方法，其特征在于，所述步骤S7，具体包括：
晶圆背面研磨，去除氧化硅，厚度减薄，背面注入P+离子形成缓冲层。
CN202210857358.0A 2022-07-21 2022-07-21 一种背面变掺杂结构的场截止igbt芯片制作方法 Active CN115083895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210857358.0A CN115083895B (zh) 2022-07-21 2022-07-21 一种背面变掺杂结构的场截止igbt芯片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210857358.0A CN115083895B (zh) 2022-07-21 2022-07-21 一种背面变掺杂结构的场截止igbt芯片制作方法

Publications (2)

Publication Number Publication Date
CN115083895A CN115083895A (zh) 2022-09-20
CN115083895B true CN115083895B (zh) 2022-11-18

Family

ID=83259105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210857358.0A Active CN115083895B (zh) 2022-07-21 2022-07-21 一种背面变掺杂结构的场截止igbt芯片制作方法

Country Status (1)

Country Link
CN (1) CN115083895B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038451B (zh) * 2023-10-09 2024-02-20 深圳市锐骏半导体股份有限公司 沟槽栅igbt器件、制作方法及仿真方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578967A (zh) * 2012-07-19 2014-02-12 上海华虹Nec电子有限公司 改善沟槽型igbt 栅极击穿能力的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569373B (zh) * 2012-03-08 2014-08-13 无锡新洁能股份有限公司 一种具有低导通饱和压降的igbt及其制造方法
JP2019012725A (ja) * 2017-06-29 2019-01-24 株式会社東芝 半導体装置
CN108682688B (zh) * 2018-02-13 2020-11-10 株洲中车时代半导体有限公司 一种具有三维沟道的复合栅igbt芯片
CN113964197B (zh) * 2021-10-28 2023-06-02 湖南大学 一种低泄漏电流的igbt器件及其制备方法
CN114188396B (zh) * 2021-10-30 2024-01-30 华为数字能源技术有限公司 一种绝缘栅双极晶体管及其制造方法、电子设备

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578967A (zh) * 2012-07-19 2014-02-12 上海华虹Nec电子有限公司 改善沟槽型igbt 栅极击穿能力的制备方法

Also Published As

Publication number Publication date
CN115083895A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
CN114975602B (zh) 一种高可靠性的igbt芯片及其制作方法
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
US20190386129A1 (en) Power device having super junction and schottky diode
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN115332244B (zh) 一种小尺寸沟槽Mosfet的ESD结构及其制造方法
CN111430453A (zh) 一种反向恢复特性好的rc-igbt芯片及其制造方法
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN115083895B (zh) 一种背面变掺杂结构的场截止igbt芯片制作方法
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
KR0163875B1 (ko) 반도체장치 및 그 제조방법
CN115117151B (zh) 一种具复合元胞结构的igbt芯片及其制作方法
WO2024037274A1 (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
WO2024037276A1 (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
CN111653616A (zh) 一种igbt器件结构及其制备方法
CN113964197B (zh) 一种低泄漏电流的igbt器件及其制备方法
CN209896066U (zh) 一种vdmos
CN116646383B (zh) 一种具高短路承受力的沟槽栅igbt芯片及其制作方法
CN116646384B (zh) 一种具沟槽场截止结构的igbt芯片及其制作方法
CN116779650B (zh) 一种具大面积有源区的igbt芯片及其制作方法
CN116779666B (zh) 一种带esd结构的igbt芯片及其制作方法
CN113257674B (zh) 一种二极管芯片结构及制作方法
CN219800852U (zh) 一种igbt芯片
CN116884994A (zh) 一种可降低vf的igbt芯片及其制作方法
CN117747651A (zh) 一种具有沟槽分离栅igbt的结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant