CN113257674B - 一种二极管芯片结构及制作方法 - Google Patents
一种二极管芯片结构及制作方法 Download PDFInfo
- Publication number
- CN113257674B CN113257674B CN202110416015.6A CN202110416015A CN113257674B CN 113257674 B CN113257674 B CN 113257674B CN 202110416015 A CN202110416015 A CN 202110416015A CN 113257674 B CN113257674 B CN 113257674B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- process condition
- epitaxial layer
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 101
- 230000008569 process Effects 0.000 claims abstract description 87
- 238000005468 ion implantation Methods 0.000 claims abstract description 71
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 238000011084 recovery Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 38
- 238000001259 photo etching Methods 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 238000000206 photolithography Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种二极管芯片制作方法。该方法通过在衬底上形成有至少一层外延层；在外延层上制成有沟槽区域；通过第一工艺条件进行离子注入与扩散，以分别在沟槽区域内形成对应于横向PN结的第一阱区、在外延层上形成对应于纵向PN结的第二阱区及若干用于终端环区的第三阱区；通过不同工艺条件进行多次离子注入与扩散，以分别三个阱区内纵向形成不同浓度的掺杂区；开展后续工艺以完成二极管芯片的制作。本发明还公开了一种二极管芯片结构。此技术工艺简单且制作的二极管芯片结构体积更小，慢恢复特性更好，并能在反激式变换器中大幅减小与其电连接的MOS管截止瞬间的过冲电压。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种二极管芯片结构及制作方法。
背景技术
反激式(Flyback)变换器又称单端反激式转换器。因其输出端在原边绕组断开电源时获得能量故而得名。反激式变换器以其电路结构简单，成本低廉而深受广大开发工程师的喜爱。常规的反激式变换器电路如图1所示，该电路的缺点是：由于元件寄生参数的影响，会在开关管的漏极产生振铃和过冲，导致MOS管的压力增大，损耗增加。其中的振铃是MOS关断时漏感Lleak、Rclp和Clump组成的振荡电路引起的。
传统的抑制振铃的方法是：在图1中的Cclp支路上串联一个阻尼电阻，或者在图1中的Dclp的阳极处串联一个阻尼电阻。这两种方法中都能有效地抑制振铃，但都会显著增加MOS管截止瞬间的过冲电压。
因此，有必要制备出一种二极管芯片，在保证成本和体积的前提下，能够抑制振铃且具有较好的慢恢复特性，以减少MOS管截止瞬间的过冲电压。
发明内容
鉴于此，有必要提供一种二极管芯片结构及制作方法，能够简化工艺流程且制作的二极管芯片结构体积更小，慢恢复特性更佳，从而能在反激式变换器中大幅减小与其电连接的MOS管截止瞬间的过冲电压。
本发明为达上述目的所提出的技术方案如下：
一种二极管芯片制作方法，所述方法包括如下步骤：
A、在衬底上形成有至少一层第一导电类型的外延层，所述第一导电类型与所述衬底导电类型相同；
B、在所述外延层上制成有第一导电类型材质的多晶硅填充的沟槽区域，并在所述外延层表面形成第一氧化层；
C、对所述第一氧化层进行光刻，并根据光刻后的第一氧化层作为掩模，通过第一工艺条件进行第二导电类型的离子注入与扩散，以分别在所述沟槽区域内的一侧形成对应于横向PN结的第一阱区、在所述外延层上形成对应于纵向PN结的第二阱区及在所述外延层上形成若干用于终端环区的第三阱区；
D、继续根据光刻后的第一氧化层作为掩模，通过不同工艺条件进行多次第二导电类型的离子注入与扩散，以分别在所述第一阱区、所述第二阱区及所述第三阱区内纵向形成不同浓度的掺杂区；
E、通过光刻工艺对所述沟槽区域内远离所述第一阱区的另一侧上方的第一氧化层进行刻蚀，以露出所述外延层的上表面；
F、开展后续工艺以完成二极管芯片的制作。
进一步地，在步骤F中，所述后续工艺包括步骤：
F1、淀积多晶硅，并通过掺杂、光刻及刻蚀工艺形成多晶硅场板及多晶硅电阻；
F2、采用化学气相淀积的工艺在硅片表面形成介质层；
F3、通过光刻及刻蚀工艺在所述介质层上形成若干接触孔；
F4、在所述介质层上及接触孔内溅射金属，并对溅射的金属进行光刻和刻蚀，以形成阳极金属；
F5、对芯片进行减薄，并在所述衬底下方制作阴极金属。
进一步地，在所述步骤B中，包括如下步骤：
B1、在所述外延层上淀积硬掩模；
B2、通过所述硬掩模对所述外延层进行光刻，以刻蚀沟槽；
B3、在沟槽中生长第二氧化层以与外界隔离；
B4、以多晶硅填充沟槽，并对所述多晶硅进行磷扩散以形成所述沟槽区域；
B5、通过化学机械抛光工艺，将所述外延层表面的多晶硅及第二氧化层去掉；
B6、在所述外延层表面形成第一氧化层。
进一步地，在步骤C中，所述对所述第一氧化层进行光刻，并根据光刻后的第一氧化层作为掩模，通过第一工艺条件进行第二导电类型的离子注入与扩散的具体过程为：
对所述第一氧化层进行光刻，以刻蚀出对应于中低压横向二极管有源区的第一离子注入区域、对应于高压慢恢复二极管有源区的第二离子注入区域及对应于终端环区的若干第三离子注入区域，并通过所述第一离子注入区域、所述第二离子注入区域及所述若干第三离子注入区域，以第一工艺条件进行第二导电类型的离子注入与扩散，所述第一离子注入区域位于所述沟槽区域上方。
进一步地，在步骤D中，所述继续根据光刻后的第一氧化层作为掩模，通过不同工艺条件进行多次第二导电类型的离子注入与扩散的具体过程为：
通过光刻后的第一氧化层作为掩模，以第二工艺条件进行一次第二导电类型的离子注入与扩散，所述第二工艺条件的离子注入浓度大于所述第一工艺条件的离子注入浓度，所述第二工艺条件的离子扩散深度小于所述第一工艺条件的离子扩散深度。
进一步地，在步骤D中，所述继续通过光刻后的第一氧化层作为掩模，以不同工艺条件进行多次第二导电类型的离子注入与扩散包括步骤：
通过光刻后的第一氧化层作为掩模，以第二工艺条件进行一次第二导电类型的离子注入与扩散，所述第二工艺条件的离子注入浓度大于所述第一工艺条件的离子注入浓度，所述第二工艺条件的离子扩散深度小于所述第一工艺条件的离子扩散深度；
通过光刻后的第一氧化层作为掩模，以第三工艺条件再进行一次第二导电类型的离子注入与扩散，所述第三工艺条件的离子注入浓度大于所述第二工艺条件的离子注入浓度，所述第三工艺条件的离子扩散深度小于所述第二工艺条件的离子扩散深度。
进一步地，在步骤A中，所述外延层的层数为两层，自下而上依次包括第一外延层及第二外延层，且所述第二外延层的电阻率和厚度均对应大于所述第一外延层的电阻率和厚度。
进一步地，所述第一导电类型为N型，所述第二导电类型为P型。
一种二极管芯片结构，所述二极管芯片结构是通过如上述所述的二极管芯片制作方法制作而成。
上述发明提供的二极管芯片制作方法通过在外延层上形成纵向PN结及横向PN结，以分别对应于高压慢恢复钳位二极管及中低压快恢复钳位二极管；并且在衬底上形成两层不同电阻率及厚度的外延层，以增加器件反向恢复的软度；同时又通过对高压慢恢复二极管源区的第二阱区进行多次不同浓度的离子注入，以在所述第二阱区内纵向形成多个不同浓度的掺杂区，从而进一步增加器件反向恢复的软度，使得慢恢复的效果更好。本发明工艺简单且通过该方法制作的二极管芯片结构体积更小，慢恢复特性更佳，从而能在反激式变换器中大幅减小与其电连接的MOS管截止瞬间的过冲电压。
附图说明
图1为常规反激式变换器电路图。
图2为本发明形成外延层的结构示意图。
图3为本发明形成沟槽区域及第一氧化层的结构示意图。
图4为本发明以第一工艺条件形成阱区的结构示意图。
图5为本发明以第二工艺条件形成纵向不同浓度掺杂区的结构示意图。
图6为本发明中刻蚀沟槽区域内多晶硅填充区上方的第一氧化层的一较佳实施方式的结构示意图。
图7为本发明制作的二极管芯片中的第一阳极金属所对应的一较佳实施方式的剖面结构示意图。
图8为本发明制作的二极管芯片中的第二阳极金属所对应的一较佳实施方式的剖面结构示意图。
主要元件符号说明
衬底 01
外延层 02
第一外延层 021
第二外延层 022
第二阱区 023
第三阱区 024
沟槽区域 03
第二氧化层 031
第一阱区 032
第一氧化层 04
第一离子注入区域 041
第二离子注入区域 042
第三离子注入区域 043
接触通道 044
多晶硅场板 05
多晶硅电阻 06
第一端 06A
第二端 06B
介质层 07
阳极金属 08
第一阳极金属 08A
第二阳极金属 08B
阴极金属 09
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供了一种二极管芯片制作方法。
步骤A，请参考图2，在衬底01上形成有至少一层第一导电类型的外延层02，所述第一导电类型与所述衬底01的导电类型相同。在本实施方式中，所述第一导电类型为N型。在本实施方式中，所述外延层02的层数为两层，自下而上依次包括第一外延层021及第二外延层022，且所述第二外延层022的电阻率和厚度均对应大于所述第一外延层021的电阻率和厚度。如此，由于双外延层间的N-/N--结的存在，器件正向导通时流入漂移区的空穴在器件反向恢复时会使得空穴电荷反向抽取的速度减慢，从而使反向恢复时间延长，反向恢复的软度增大，起到慢恢复的作用。
步骤B，请参考图3，在所述外延层02上制成有第一导电类型材质的多晶硅填充的沟槽区域03，并在所述外延层02表面形成第一氧化层04。
进一步地，步骤B还包括以下步骤：
B1、在所述外延层02上淀积硬掩模。在本实施方式中，所述硬掩模为SiO2，所述硬掩模的厚度为1um～3um。
B2、通过所述硬掩模对所述外延层02进行光刻，以刻蚀沟槽。在本实施方式中，所述沟槽的刻蚀深度为2um～10um。
B3、在沟槽中生长第二氧化层031以与外界隔离。在本实施方式中，所述第二氧化层031的厚度为3000A～10000A，氧化温度为900℃～1050℃。
B4、以多晶硅填充沟槽，并对所述多晶硅进行磷扩散以形成所述沟槽区域03。
B5、通过化学机械抛光工艺，将所述外延层02表面的多晶硅及所述外延层02表面的第二氧化层031去掉。
B6、在所述外延层02表面形成第一氧化层04。在本实施方式中，所述第一氧化层04的厚度为10000A～20000A，氧化温度为950℃～1100℃。
不难理解的是，在本实施方式中，所述沟槽区域03形成于所述第二外延层022的内部，所述第一氧化层04形成于所述第二外延层022的表面上。
步骤C，请参考图4，对所述第一氧化层04进行光刻，并根据光刻后的第一氧化层作为掩模，通过第一工艺条件进行第二导电类型的离子注入与扩散，以分别在所述沟槽区域03内的一侧形成对应于横向PN结的第一阱区032、在所述外延层02上形成对应于纵向PN结的第二阱区023及在所述外延层02上形成若干用于终端环区的第三阱区024。
具体而言，对所述第一氧化层04进行光刻，以刻蚀出对应于中低压横向二极管有源区的第一离子注入区域041、对应于高压慢恢复二极管有源区的第二离子注入区域042及对应于终端环区的若干第三离子注入区域043，并通过所述第一离子注入区域041、所述第二离子注入区域042及所述若干第三离子注入区域043，以第一工艺条件进行第二导电类型的离子注入与扩散。所述第一离子注入区域041位于所述沟槽区域03上方。在本实施方式中，所述第二导电类型为P型。
在本实施方式中，所述第一工艺条件为：通过所述第一离子注入区域041、所述第二离子注入区域042及所述若干第三离子注入区域043同时注入硼离子，注入剂量为5E13cm-2～5E14cm-2，注入能量为60Kev～100Kev，扩散温度为1100℃～1175℃，扩散时间为90min～300min。
由于第一阱区032、第二阱区023及所述第三阱区024同时进行注入与扩散，均利用场氧化层进行注入阻挡，如此可减小光刻次数，节省制造成本。
步骤D，继续根据光刻后的第一氧化层作为掩模，通过不同工艺条件进行多次第二导电类型的离子注入与扩散，以分别在所述第一阱区032、所述第二阱区023及所述第三阱区024内纵向形成不同浓度的掺杂区。
请参考图5，在本实施方式中，该步骤仅继续进行了一次离子注入与扩散，即第二工艺条件的离子注入与扩散。所述第二工艺条件的离子注入浓度大于所述第一工艺条件的离子注入浓度，所述第二工艺条件的离子扩散深度小于所述第一工艺条件的离子扩散深度。所述第二工艺条件为：通过所述第一离子注入区域041、所述第二离子注入区域042及所述若干第三离子注入区域043同时注入硼离子，注入剂量为1E15cm-2～4E15cm-2，注入能量为60Kev～100Kev，扩散温度为1100℃～1175℃，扩散时间为30min～90min。如此，将在所述第一阱区032、所述第二阱区023及所述第三阱区024内分别纵向形成两个不同浓度的掺杂区。
在另一较佳实施方式中，步骤D继续进行了二次离子注入与扩散，即依次为第二工艺条件的离子注入与扩散和第三工艺条件的离子注入与扩散。所述第三工艺条件的离子注入浓度大于所述第二工艺条件的离子注入浓度，所述第三工艺条件的离子扩散深度小于所述第二工艺条件的离子扩散深度。所述第三工艺条件为：通过所述第一离子注入区域041、所述第二离子注入区域042及所述若干第三离子注入区域043同时注入硼离子，注入剂量为5E15cm-2～8E15cm-2，注入能量为60Kev～100Kev，扩散温度为1100℃～1175℃，扩散时间为10min～30min。如此，将在所述第一阱区032、所述第二阱区023及所述第三阱区024内分别纵向形成三个不同浓度的掺杂区。
在本实施方式中，第一阱区032、第二阱区023及所述第三阱区024均为P型阱区。如此一来，在所述第一阱区032、所述第二阱区023及所述第三阱区024内分别纵向形成有多个不同浓度的P型阱区，且各P型阱区内均由P-区和P+区组成，由于P-/P+结的存在，使器件正向导通时流入漂移区的空穴在器件反向恢复时由于该结的存在而使空穴电荷反向抽取的速度减慢，从而使反向恢复时间增大，反向恢复的软度增大，从而起到慢恢复的作用。
步骤E，请参考图6，通过光刻工艺对所述沟槽区域03内远离所述第一阱区032的另一侧(及多晶硅填充区)上方的第一氧化层04进行刻蚀，以露出所述外延层02的上表面。在本实施方式中，所述沟槽区域03内远离所述第一阱区032的另一侧为N区，与所述第一阱区032的P区形成横向PN结。如此，通过对N区上方的第一氧化层04进行光刻，以刻蚀用于与后续的金属层相连接的接触通道044。
步骤F，开展后续工艺以完成二极管芯片的制作。
请参考图7和图8，在本实施方式中，步骤F中包括以下步骤：
F1、淀积多晶硅，并通过掺杂、光刻及刻蚀工艺形成多晶硅场板05及多晶硅电阻06。所述多晶硅电阻06包括第一端06A及第二端06B。
F2、采用化学气相淀积的工艺在硅片表面形成介质层07。在本实施方式中，所述介质层07为磷硅玻璃PSG，所述介质层的厚度10000A～20000A；在其他实施方式中，所述介质层07也可以是PSG(磷硅玻璃)与USG(不含磷的硅玻璃)的复合层。
F3、通过光刻及刻蚀工艺在所述介质层07上形成若干接触孔。
具体而言，所述接触孔形成于所述第一离子注入区域041内、所述第二离子注入区域042内、所述第三离子注入区域043内、所述接触通道044内或所述多晶硅电阻06的上方，以深入所述外延层02或所述多晶硅电阻06的上表面。
F4、在所述介质层07上表面及所述接触孔内溅射金属，并对溅射的金属进行光刻和刻蚀，以在所述介质层07上表面形成阳极金属08。
具体而言，所述阳极金属08包括第一阳极金属08A及第二阳极金属08B。所述第一阳极金属08A通过接触孔与所述第一阱区041的表面及所述多晶硅电阻的第一端06A相接触，请参考图7，图7为本发明中的第一阳极金属08A所对应的一较佳实施方式的剖面结构示意图。所述第二阳极金属08B通过接触孔与所述第二阱区042、所述第三阱区043、所述沟槽区域03内的多晶硅填充区及所述多晶硅电阻06的第二端06B的上表面相接触，图8为本发明中的第二阳极金属08B所对应的一较佳实施方式的剖面结构示意图。
F5、对芯片进行减薄，并在所述衬底01的下方制作阴极金属09。
本发明还提出一种通过上述二极管芯片制作方法制作的二极管芯片结构。所述二极管芯片结构自下至上依次包括阴极金属、衬底、外延层、氧化层、多晶硅层、介质层及阳极金属。其中多晶硅层包括多晶硅场板及多晶硅电阻。所述外延层的上部形成有用于形成纵向PN结的第二阱区、用于形成终端环区的若干第三阱区及用于形成横向PN结的沟槽。所述第二阱区与所述外延层构成高压慢恢复二极管的有源区。所述若干第三阱区与所述外延层构成终端环区。所述沟槽用于构成中低压横向二极管的有源区。所述沟槽内填充有多晶硅，所述沟槽的一端形成有与所述多晶硅导电类型相反的第一阱区，用于与沟槽内的多晶硅填充区形成横向PN结。所述第一阱区、所述第二阱区及所述第三阱区内纵向形成有多个不同浓度的掺杂区。
综上所述，本发明提供的二极管芯片制作方法通过在外延层上形成纵向PN结及横向PN结，以分别对应于高压慢恢复钳位二极管及中低压快恢复钳位二极管；并且在衬底01上形成两层不同电阻率及厚度的外延层，以增加器件反向恢复的软度；同时又通过对高压慢恢复二极管源区的第二阱区023进行多次不同浓度的离子注入，以在所述第二阱区023内纵向形成多个不同浓度的掺杂区，从而进一步增加器件反向恢复的软度，使得慢恢复的效果更好。本发明工艺简单且通过该方法制作的二极管芯片结构体积更小，慢恢复特性更佳，从而能在反激式变换器中大幅减小与其电连接的MOS管截止瞬间的过冲电压。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
Claims (8)
1.一种二极管芯片制作方法，其特征在于，所述方法包括如下步骤：
A、在衬底上形成有至少一层第一导电类型的外延层，所述第一导电类型与所述衬底导电类型相同；
B、在所述外延层上制成有第一导电类型的多晶硅填充的沟槽区域，并在所述外延层表面形成第一氧化层，所述沟槽区域通过第二氧化层与所述外延层隔离；
C、对所述第一氧化层进行光刻，并根据光刻后的第一氧化层作为掩模，通过第一工艺条件进行第二导电类型的离子注入与扩散，以同时分别在所述沟槽区域内的一侧形成第一阱区、在所述外延层上形成第二阱区及在所述外延层上形成若干用于终端环区的第三阱区，所述第一导电类型为N型，所述第二导电类型为P型，所述第一阱区和所述沟槽区域内的所述多晶硅形成横向PN结，所述横向PN结对应于中低压横向二极管的有源区，所述第二阱区与所述外延层形成纵向PN结，所述纵向PN结对应于高压慢恢复二极管的有源区；
D、继续根据光刻后的第一氧化层作为掩模，通过不同于所述第一工艺条件的工艺条件进行第二导电类型的离子注入与扩散，以同时分别在所述第一阱区、所述第二阱区及所述第三阱区内纵向形成不同浓度的掺杂区；
E、通过光刻工艺对所述沟槽区域内的所述多晶硅的上方的第一氧化层进行刻蚀，以露出所述沟槽区域内的所述多晶硅的上表面；
F、形成所述中低压横向二极管的阴极和阳极以及形成所述高压慢恢复二极管的阴极和阳极，以完成二极管芯片的制作。
2.如权利要求1所述的二极管芯片制作方法，其特征在于，在步骤F中，包括步骤：
F1、淀积多晶硅，并通过掺杂、光刻及刻蚀工艺形成多晶硅场板及多晶硅电阻；
F2、采用化学气相淀积的工艺在硅片表面形成介质层；
F3、通过光刻及刻蚀工艺在所述介质层上形成若干接触孔；
F4、在所述介质层上及接触孔内溅射金属，并对溅射的金属进行光刻和刻蚀，以形成阳极金属；
F5、对芯片进行减薄，并在所述衬底下方制作阴极金属；
其中，所述阳极金属包括第一阳极金属及第二阳极金属，所述多晶硅电阻包括第一端和第二端，所述第一阳极金属通过不同的所述接触孔分别与所述第一阱区及所述多晶硅电阻的第一端相接触；所述第二阳极金属通过不同的所述接触孔分别与所述第二阱区、所述第三阱区、所述沟槽区域内的所述多晶硅及所述多晶硅电阻的第二端相接触；所述第一阳极金属和所述第二阳极金属分别为所述中低压横向二极管的阳极和阴极；所述第二阳极金属和所述阴极金属分别为所述高压慢恢复二极管的阳极和阴极。
3.如权利要求1所述的二极管芯片制作方法，其特征在于，在所述步骤B中，包括如下步骤：
B1、在所述外延层上淀积硬掩模；
B2、通过所述硬掩模对所述外延层进行光刻，以刻蚀沟槽；
B3、在沟槽中生长所述第二氧化层以与外界隔离；
B4、以多晶硅填充沟槽，并对所述多晶硅进行磷扩散以形成所述沟槽区域；
B5、通过化学机械抛光工艺，将所述外延层表面的多晶硅及第二氧化层去掉；
B6、在所述外延层表面形成所述第一氧化层。
4.如权利要求1所述的二极管芯片制作方法，其特征在于，在步骤C中，所述对所述第一氧化层进行光刻，并根据光刻后的第一氧化层作为掩模，通过第一工艺条件进行第二导电类型的离子注入与扩散的具体过程为：
对所述第一氧化层进行光刻，以刻蚀出对应于所述中低压横向二极管的有源区的第一离子注入区域、对应于所述高压慢恢复二极管的有源区的第二离子注入区域及对应于所述终端环区的若干第三离子注入区域，并通过所述第一离子注入区域、所述第二离子注入区域及所述若干第三离子注入区域，以第一工艺条件进行第二导电类型的离子注入与扩散，所述第一离子注入区域位于所述沟槽区域上方。
5.如权利要求1所述的二极管芯片制作方法，其特征在于，在步骤D中，所述继续根据光刻后的第一氧化层作为掩模，通过不同于所述第一工艺条件的工艺条件进行第二导电类型的离子注入与扩散的具体过程为：
通过光刻后的第一氧化层作为掩模，以第二工艺条件进行一次第二导电类型的离子注入与扩散，所述第二工艺条件的离子注入浓度大于所述第一工艺条件的离子注入浓度，所述第二工艺条件的离子扩散深度小于所述第一工艺条件的离子扩散深度。
6.如权利要求1所述的二极管芯片制作方法，其特征在于，在步骤D中，所述继续通过光刻后的第一氧化层作为掩模，通过不同于所述第一工艺条件的工艺条件进行第二导电类型的离子注入与扩散包括步骤：
通过光刻后的第一氧化层作为掩模，以第二工艺条件进行一次第二导电类型的离子注入与扩散，所述第二工艺条件的离子注入浓度大于所述第一工艺条件的离子注入浓度，所述第二工艺条件的离子扩散深度小于所述第一工艺条件的离子扩散深度；
通过光刻后的第一氧化层作为掩模，以第三工艺条件再进行一次第二导电类型的离子注入与扩散，所述第三工艺条件的离子注入浓度大于所述第二工艺条件的离子注入浓度，所述第三工艺条件的离子扩散深度小于所述第二工艺条件的离子扩散深度。
7.如权利要求1所述的二极管芯片制作方法，其特征在于，在步骤A中，所述外延层的层数为两层，所述外延层包括第一外延层及第二外延层，所述第一外延层位于所述衬底和所述第二外延层之间，且所述第二外延层的电阻率和厚度均对应大于所述第一外延层的电阻率和厚度。
8.一种二极管芯片结构，其特征在于，所述二极管芯片结构是通过如权利要求1至7任意一项所述的二极管芯片制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110416015.6A CN113257674B (zh) | 2021-04-19 | 2021-04-19 | 一种二极管芯片结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110416015.6A CN113257674B (zh) | 2021-04-19 | 2021-04-19 | 一种二极管芯片结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113257674A CN113257674A (zh) | 2021-08-13 |
| CN113257674B true CN113257674B (zh) | 2023-03-07 |
Family
ID=77221021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110416015.6A Active CN113257674B (zh) | 2021-04-19 | 2021-04-19 | 一种二极管芯片结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113257674B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355626A (zh) * | 2015-10-09 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 沟槽型mosfet的esd结构及工艺方法 |
| CN107731932A (zh) * | 2017-11-13 | 2018-02-23 | 成都方舟微电子有限公司 | 一种功率缓冲二极管芯片结构及其制作方法 |
| CN108389858A (zh) * | 2018-02-05 | 2018-08-10 | 华润微电子（重庆）有限公司 | 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法 |
| CN109950299A (zh) * | 2019-04-16 | 2019-06-28 | 成都方舟微电子有限公司 | 一种功率集成二极管芯片结构及其制作方法 |
| US10468402B1 (en) * | 2018-07-25 | 2019-11-05 | Semiconductor Components Industries, Llc | Trench diode and method of forming the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9748346B2 (en) * | 2014-11-25 | 2017-08-29 | Alpha And Omega Semiconductor Incorporated | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter |
| US7511357B2 (en) * | 2007-04-20 | 2009-03-31 | Force-Mos Technology Corporation | Trenched MOSFETs with improved gate-drain (GD) clamp diodes |
| US8698196B2 (en) * | 2011-06-28 | 2014-04-15 | Alpha And Omega Semiconductor Incorporated | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage |
| US8564047B2 (en) * | 2011-09-27 | 2013-10-22 | Force Mos Technology Co., Ltd. | Semiconductor power devices integrated with a trenched clamp diode |
-
2021
- 2021-04-19 CN CN202110416015.6A patent/CN113257674B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355626A (zh) * | 2015-10-09 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 沟槽型mosfet的esd结构及工艺方法 |
| CN107731932A (zh) * | 2017-11-13 | 2018-02-23 | 成都方舟微电子有限公司 | 一种功率缓冲二极管芯片结构及其制作方法 |
| CN108389858A (zh) * | 2018-02-05 | 2018-08-10 | 华润微电子（重庆）有限公司 | 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法 |
| US10468402B1 (en) * | 2018-07-25 | 2019-11-05 | Semiconductor Components Industries, Llc | Trench diode and method of forming the same |
| CN210296387U (zh) * | 2018-07-25 | 2020-04-10 | 半导体元件工业有限责任公司 | 沟槽二极管和功率半导体器件 |
| CN109950299A (zh) * | 2019-04-16 | 2019-06-28 | 成都方舟微电子有限公司 | 一种功率集成二极管芯片结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113257674A (zh) | 2021-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9245963B2 (en) | Insulated gate semiconductor device structure | |
| TWI688095B (zh) | 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法 | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US20030160270A1 (en) | Power semiconductor component, IGBT, IEGT, field-effect transistor, and method for fabricating the semiconductor component | |
| US20130049107A1 (en) | Trench semiconductor power device and fabrication method thereof | |
| KR100304716B1 (ko) | 모스컨트롤다이오드및그제조방법 | |
| US20130093066A1 (en) | Semiconductor device | |
| EP3474330B1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN111180526B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN209963062U (zh) | 半导体结构与半导体器件 | |
| CN109830527B (zh) | 半导体结构及其制造方法与半导体器件 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN113257674B (zh) | 一种二极管芯片结构及制作方法 | |
| TWI414069B (zh) | Power transistor with low interface of low Miller capacitor and its making method | |
| CN115117151A (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| US10297662B2 (en) | Dielectrically isolated semiconductor device and method for manufacturing the same | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN114373749A (zh) | 一种消除负阻效应的横向rc-igbt器件结构 | |
| KR100308072B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |