CN115842049A - 一种绝缘栅双极型晶体管及其制作方法 - Google Patents

Abstract

本发明提供一种绝缘栅双极型晶体管及其制作方法，该晶体管包括基底、沟槽栅结构、发射区、绝缘埋层、接触区、层间介质层、发射极导电层及导电连接部，其中，基底设有依次层叠的集电区、场截止层、漂移层及基区，绝缘埋层位于基区内且在发射区下方，并与沟槽栅结构间隔预设距离。本发明一方面通过在发射区下方增加绝缘埋层，阻挡空穴电流流经发射区和基区，从而使得PN结正偏变得非常困难，防止PN结正偏带来的闩锁效应；另一方面通过贯穿绝缘埋层的接触孔，使得发射极导电层连接至P型基区形成槽型发射极，深槽发射极可以缩短空穴流经路径，加速抽取空穴，实现良好的关断特性。所以本发明不仅可以提升IGBT的抗闩锁能力，而且还能提升器件的关断能力。

Description

一种绝缘栅双极型晶体管及其制作方法

技术领域

本发明属于半导体器件技术领域，涉及一种绝缘栅双极型晶体管及其制作方法。

背景技术

绝缘栅双极型晶体管(IGBT)结合了金属氧化物半导体型场效应管(MOS)电压控制和双极结型晶体管(BJT)电导调制电流的特性，具有输入阻抗高、开关损耗小、速度快、电压驱动功率小等特点，广泛地应用于电力输变送、高速列车牵引、工业驱动、清洁能源等诸多领域。IGBT由于寄生的PNPN结构极易导致闩锁效应而失效，所以限制了某些领域的使用。

现有沟槽型IGBT在垂直方向上依次设有N+有源区、P型基区、N-漂移层和P+集电区，由于N+有源区、P型基区、N-漂移层和P+集电区组成的寄生PNPN结构，当集电极电流很大时，集电极电流通过基极电阻产生的压降使得P型基区和N+有源区组成的PN结正向导通时，电流就不再经过沟道，而是直接由P型基区流向发射极，栅电极失去对IGBT的控制，电流急剧上升，电压减小，器件失效。此时PNP管和NPN的电流放大系数之和α_PNP+α_NPN＝1，通常把这种现象称之为闩锁效应，为了改善器件的闩锁效应，通常考虑减小α_PNP和α_NPN，目前比较常用的方法是增加N+有源区下方P型基区的浓度，减小P型基区体电阻，从而提升IGBT闩锁能力。但是N+有源区下方P型基区浓度不能一直增加，如果浓度太大会补偿掉N+有源区，会对器件的开启有影响，所以P型基区体电阻一直存在，虽然能减小，但是无法消除，所以当空穴电流持续增大时，仍然会导致PN结正偏从而发生闩锁效应。因此，通过减小基区电阻的方式来改善闩锁的能力有限。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘栅双极型晶体管及其制作方法，用于解决现有技术中难以消除闩锁效应的问题。

为实现上述目的及其他相关目的，本发明提供一种绝缘栅双极型晶体管，包括：

基底，设有自下而上依次层叠的集电区、场截止层、漂移层及基区；

至少两个间隔设置的沟槽栅结构，所述沟槽栅结构由所述基区的上表面贯穿所述基区并延伸进所述漂移层中；

发射区，位于所述基区的上表层，且与所述沟槽栅结构邻接；

绝缘埋层，位于所述基区内且在所述发射区下方，并与所述沟槽栅结构间隔预设距离；

接触区，位于所述基区内且在所述绝缘埋层下方；

层间介质层，位于所述沟槽栅结构及所述发射区上；

发射极导电层，位于所述层间介质层上；

导电连接部，贯穿所述层间介质层、所述发射区及所述绝缘埋层并延伸至所述接触区，所述发射极导电层通过所述导电连接部与所述接触区电连接；

其中，所述集电区、所述基区及所述接触区为第一导电类型，所述场截止层、所述漂移层及所述发射区为第二导电类型，所述第一导电类型与所述第二导电类型相反。

可选地，所述绝缘埋层与所述发射区邻接，并与所述接触区邻接。

可选地，所述绝缘埋层的靠近所述导电连接部的一侧与所述发射区间隔设置，且所述绝缘埋层的靠近所述沟槽栅结构的一侧与所述发射区邻接。

可选地，所述集电区与所述接触区的掺杂浓度均高于所述基区的掺杂浓度，所述场截止层及所述发射区的掺杂浓度均高于所述漂移层的掺杂浓度。

可选地，所述绝缘栅双极型晶体管还包括载流子存储层，所述载流子存储层位于所述漂移层与所述基区之间，所述载流子存储层的导电类型与所述漂移层的导电类型相同，且所述载流子存储层的掺杂浓度高于所述漂移层的掺杂浓度。

可选地，所述沟槽栅结构包括栅导电层及栅介质层，所述栅介质层包围所述栅导电层的侧面与底面。

本发明还提供一种绝缘栅双极型晶体管的制作方法，包括以下步骤：

提供预先形成有场截止层的基底；

形成漂移层，所述漂移层位于场截止层上方；

形成至少两个间隔设置的沟槽栅结构，所述沟槽栅结构由所述漂移层的上表面伸入所述漂移层中；

形成基区于所述漂移层的上表层，所述基区的结深小于所述沟槽栅结构的槽深；

形成绝缘埋层于所述基区内，所述绝缘埋层与所述沟槽栅结构间隔预设距离；

形成发射区于所述基区的上表层，且所述发射区位于所述绝缘埋层的上方；

形成层间介质层，所述层间介质层覆盖于所述沟槽栅结构及所述发射区上；

形成接触孔，所述接触孔由所述层间介质层的上表面贯穿所述层间介质层、所述发射区及所述绝缘埋层，所述接触孔的底部显露所述基区；

在所述接触孔的底部显露的所述基区的表面形成接触区；

形成导电材料层并覆盖所述层间介质层的上表面且填充所述接触孔，位于所述层间介质层上的所述导电材料层为发射极导电层，位于所述接触孔内的导电材料层为导电连接部，所述发射极导电层通过所述导电连接部与所述接触区电连接；

其中，所述基区及所述接触区为第一导电类型，所述发射区为第二导电类型，所述第一导电类型与所述第二导电类型相反。

可选地，所述形成绝缘埋层于所述基区内，所述绝缘埋层与所述沟槽栅结构间隔预设距离，还包括：通过对所述基区进行注氧以得到所述绝缘埋层。

可选地，所述绝缘埋层与所述发射区邻接，并与所述接触区邻接。

可选地，所述绝缘埋层的靠近所述导电连接部的一侧与所述发射区间隔设置，且所述绝缘埋层的靠近所述沟槽栅结构的一侧与所述发射区邻接。

可选地，所述接触区的掺杂浓度高于所述基区的掺杂浓度。

可选地，所述形成漂移层，所述漂移层位于场截止层上方之后，所述形成至少两个间隔设置的沟槽栅结构之前，还包括：

在漂移层中形成具有第二导电类型的载流子存储层，所述载流子存储层的掺杂深度小于所述沟槽栅结构的槽深，所述载流子存储层的掺杂浓度高于所述漂移层的掺杂浓度；且

所述形成基区于所述漂移层的上表层，所述基区的结深小于所述沟槽栅结构的槽深，还包括：所述基区的结深还小于所述载流子存储层的掺杂深度。

如上所述，本发明的绝缘栅双极型晶体管及其制作方法一方面通过在发射区下方增加绝缘埋层，阻挡空穴电流流经发射区和基区，从而使得PN结正偏变得非常困难，防止PN结正偏带来的闩锁效应；另一方面通过刻蚀形成贯穿绝缘埋层的接触孔，使得发射极导电层连接至P型基区形成槽型发射极，深槽发射极可以缩短空穴流经路径，加速抽取空穴，实现良好的关断特性。所以本发明不仅可以提升IGBT的抗闩锁能力，而且还能提升器件的关断能力。

附图说明

图1显示为一种绝缘栅双极型晶体管的结构示意图。

图2显示为另一种绝缘栅双极型晶体管的结构示意图。

图3显示为一种绝缘栅双极型晶体管的制作方法的流程图。

元件标号说明

1 集电区

2 场截止层

3 漂移层

4 沟槽栅结构

401 栅导电层

402 栅介质层

5 基区

6 发射区

7 绝缘埋层

8 接触区

9 层间介质层

10 发射极导电层

11 导电连接部

12 载流子存储层

S1～S8 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例中提供一种绝缘栅双极型晶体管，请参阅图1，显示为该绝缘栅双极型晶体管的结构示意图，包括基底、至少两个在水平方向上间隔设置的沟槽栅结构4、发射区6、绝缘埋层7、接触区8、层间介质层9、发射极导电层10及导电连接部11，其中，所述基底设有自下而上依次层叠的集电区1、场截止层2、漂移层3及基区5，所述沟槽栅结构4由所述基区5的上表面贯穿所述基区5并延伸进所述漂移层3中；所述发射区6所述基区5的上表层，且与所述沟槽栅结构邻接；所述绝缘埋层7位于所述基区5内且在所述发射区6下方，并与所述沟槽栅结构4间隔预设距离；所述接触区8位于所述基区5内且在所述绝缘埋层7下方；所述层间介质层9位于所述沟槽栅结构4及所述发射区6上；所述发射极导电层10位于所述层间介质层9上；所述导电连接部11贯穿所述层间介质层9、所述发射区6及所述绝缘埋层7并延伸至所述接触区8，所述发射极导电层10通过所述导电连接部与所述接触区8电连接。

作为示例，所述绝缘埋层7与所述发射区6邻接，并与所述接触区8邻接。其中，所述绝缘埋层7的具体形式原则上是在不影响电子路径的前提下(所述绝缘埋层7不能与所述沟槽栅结构4接触)，尽量多的阻断所述发射区6与所述基区5间的PN结间的空穴路径。本实施例中，所述绝缘埋层7的所有上表面与所述发射区6的下表面接触，所述绝缘埋层7的下表面与所述接触区8接触。所述绝缘埋层7的材质可包括二氧化硅。

在其他实施例中，如图2所示，所述绝缘埋层7的靠近所述导电连接部11的一侧与所述发射区6间隔设置，且所述绝缘埋层7的靠近所述沟槽栅结构4的一侧与所述发射区6邻接。也就是说，所述绝缘埋层7的靠近所述导电连接部11的一侧的上表面与所述发射区6间隔设置，所述绝缘埋层7的靠近所述导电连接部11的一侧的下表面与所述接触区8接触；所述绝缘埋层7的靠近所述沟槽栅结构4的一侧的上表面与所述发射区6接触，所述绝缘埋层7的靠近所述沟槽栅结构4的一侧的下表面与所述接触区8间隔设置，此外，所述绝缘埋层7的靠近所述沟槽栅结构4的一侧还与所述沟槽栅结构4间隔预设距离。

具体的，所述绝缘埋层7可以阻挡空穴电流流经所述发射区6和所述基区5组成的PN结，从而使得该PN结正偏变得非常困难，防止PN结正偏带来的闩锁效应。此外，由于所述导电连接部11在垂直方向上贯穿所述层间介质层9、所述发射区6及所述绝缘埋层7，所述发射极导电层10与所述导电连接部11组成槽型发射极，深槽发射极可以缩短空穴流经路径，加速抽取空穴，提升器件的关断能力。也基于所述导电连接部11贯穿所述绝缘埋层7，使得所述绝缘埋层7不会阻挡空穴从所述基区5经过所述接触区8被发射级抽取的通道，从而杜绝了空穴只能通过绝缘埋层两边从PN结流向发射级反而使得PN结非常容易正偏开启而带来更差的闩锁能力的问题。其中，图2所示的绝缘栅双极型晶体管与图1所示的绝缘栅双极型晶体管具有相似的性能，即同样具有更强的抗闩锁能力和更好的关断特性。

作为示例，所述集电区1、所述基区5及所述接触区8为第一导电类型，且所述集电区1与所述接触区8的掺杂浓度均高于所述基区5的掺杂浓度；所述场截止层2、所述漂移层3及所述发射区6为第二导电类型，且所述场截止层2及所述发射区6的掺杂浓度均高于所述漂移层3的掺杂浓度；所述第一导电类型可以为P型或N型，所述第一导电类型与所述第二导电类型相反。例如本实施例中，所述集电区1选用P型重掺杂硅，所述场截止层2选用N型重掺杂硅，所述漂移层3选用N型轻掺杂硅，所述基区5选用P型硅，所述接触区8选用P型重掺杂硅，所述发射区6选用N型重掺杂硅。需要指出的是，上述轻掺杂、掺杂、重掺杂为相对关系，掺杂浓度满足轻掺杂<掺杂<重掺杂，在满足该相对关系的前提下，各区的具体掺杂浓度可以根据需要进行调整，此处不应过分限制本发明的保护范围。另外，所述集电区1、所述场截止层2、所述漂移层3、所述基区5、所述发射区6、所述接触区8的材质不限于硅，还可以是其它合适的半导体材料，例如锗、锗硅、III-V化合物等。

作为示例，为了优化器件在导通状态下体内少数载流子的分布，进一步增强电导调制效应、降低器件正向导通压降，所述绝缘栅双极型晶体管还包括载流子存储层12，所述载流子存储层12位于所述漂移层3与所述基区5之间，所述载流子存储层12的导电类型与所述漂移层3的导电类型相同，且所述载流子存储层12的掺杂浓度高于所述漂移层3的掺杂浓度。例如本实施例中，所述载流子存储层12选用N型重掺杂硅

作为示例，所述沟槽栅结构4包括栅导电层401及栅介质层402，所述栅介质层402包围所述栅导电层401的侧面与底面。所述栅导电层401的材质包括但不限于多晶硅，所述栅介质层402栅介质层的材质包括但不限于氧化硅。

本实施例的绝缘栅双极型晶体管一方面通过在发射区下方增加绝缘埋层，阻挡空穴电流流经发射区和基区，从而使得PN结正偏变得非常困难，防止PN结正偏带来的闩锁效应；另一方面通过贯穿绝缘埋层的导电连接部，使得发射极导电层连接至基区中的接触区，可以缩短空穴流经路径，加速抽取空穴，实现良好的关断特性。即本实施例的绝缘栅双极型晶体管不仅具有更强的抗闩锁能力，还具有更好的关断特性。

实施例二

本实施例中提供一种绝缘栅双极型晶体管的制作方法，可用于制作实施例一中所述的绝缘栅双极型晶体管，请参阅图3，显示为所述绝缘栅双极型晶体管的制作方法的流程图，包括以下步骤：

S1：提供预先形成有场截止层的基底；

S2：形成漂移层，所述漂移层位于场截止层上方；

S3：形成至少两个间隔设置的沟槽栅结构，所述沟槽栅结构由所述漂移层的上表面伸入所述漂移层中；

S4：形成基区于所述漂移层的上表层，所述基区的结深小于所述沟槽栅结构的槽深；

S5：形成绝缘埋层于所述基区内，所述绝缘埋层与所述沟槽栅结构间隔预设距离；

S6：形成发射区于所述基区的上表层，且所述发射区位于所述绝缘埋层的上方；

S7：形成层间介质层，所述层间介质层覆盖于所述沟槽栅结构及所述发射区上；

S8：形成接触孔，所述接触孔由所述层间介质层的上表面贯穿所述层间介质层、所述发射区及所述绝缘埋层，所述接触孔的底部显露所述基区；

S9：在所述接触孔的底部显露的所述基区的表面形成接触区；

S10：形成导电材料层并覆盖所述层间介质层的上表面且填充所述接触孔，位于所述层间介质层上的所述导电材料层为发射极导电层，位于所述接触孔内的导电材料层为导电连接部，所述发射极导电层通过所述导电连接部与所述接触区电连接。

具体的，所述基区及所述接触区为第一导电类型，所述发射区为第二导电类型，所述第一导电类型与所述第二导电类型相反。

作为示例，于所述步骤S2中，可通过外延生长的方式或离子注入的方式形成所述漂移层。

作为示例，于所述步骤S5中，通过对所述基区进行注氧以得到所述绝缘埋层。所述注氧具体为注氧隔离技术(SIMOS)，其通过注入大剂量大能量的氧离子在目标位置形成所需要的氧化层。其中，对于如图1所示的绝缘埋层，可通过一次离子注入形成，对于如图2所示的绝缘埋层，所述绝缘埋层7的靠近所述导电连接部11的一侧与所述绝缘埋层7的靠近所述沟槽栅结构4的一侧可分为两次离子注入形成，注入区域及注入深度不同。

作为示例，在所述步骤S2与所述步骤S3之间，还包括：在漂移层中形成具有第二导电类型的载流子存储层，所述载流子存储层的掺杂深度小于所述沟槽栅结构的槽深，所述载流子存储层的掺杂浓度高于所述漂移层的掺杂浓度；且所述步骤S4还包括：所述基区的结深还小于所述载流子存储层的掺杂深度。

作为示例，所述基底包括第二导电类型衬底及外延生长于所述衬底表面的第二导电类型外延层，所述衬底的掺杂浓度高于所述外延层的掺杂浓度。请结合图1，在一具体实现方式中，首先于N型重掺杂Si衬底上外延生长N型轻掺杂外延层，并定义出元胞区及位于元胞区外围的终端区，在终端区进行注入与推结以形成终端结构(图1中未呈现)，在元胞区的所述外延层中进行的离子注入与推结以形成N型重掺杂的所述载流子存储层12，其中，所述外延层位于所述载流子存储层12下方的部分作为所述漂移层3，接着在所述外延层中刻蚀得到沟槽，所述沟槽的底部延伸进入所述漂移层3中，然后进行栅介质层与栅导电层的淀积与刻蚀以得到所述沟槽栅结构4，然后对所述外延层上部进行离子注入和推结以自对准形成P型掺杂的所述基区5，接着采用注氧隔离技术对所述基区5预设区域进行注氧以得到所述绝缘埋层7，对所述外延层顶部进行离子注入与推结以得到N型重掺杂的所述发射区6，而后沉积氧化硅、氮化硅或其它合适的绝缘材料作为所述层间介质层9，刻蚀形成贯穿所述层间介质层9、所述发射区6及所述绝缘埋层7并显露所述基区5的接触孔，淀积导电金属或其它合适的导电材料层并刻蚀以得到所述导电连接部11与所述发射极导电层10，最后进行刻蚀以形成焊盘(未图示)，并对所述衬底背面进行离子注入与减薄以形成P型重掺杂的所述集电区1，所述衬底位于所述集电区1上的部分作为所述场截止层2。

作为示例，所述基底也可以整体为第二导电类型，在一具体实现方式中，所述基底选用N型轻掺杂单晶硅衬底，首先定义出元胞区及位于元胞区外围的终端区，在终端区进行注入与推结以形成终端结构(图1中未呈现)，在元胞区的所述单晶硅衬底中进行的离子注入与推结以形成N型重掺杂的所述载流子存储层12，其中，所述单晶硅衬底位于所述载流子存储层12下方的部分作为所述漂移层3，接着在所述单晶硅衬底中刻蚀得到沟槽，所述沟槽的底部延伸进入所述漂移层3中，然后进行栅介质层与栅导电层的淀积与刻蚀以得到所述沟槽栅结构4，然后对所述单晶硅衬底上部进行离子注入和推结以自对准形成P型掺杂的所述基区5，接着采用注氧隔离技术对所述基区5预设区域进行注氧以得到所述绝缘埋层7，对所述单晶硅衬底顶部进行离子注入与推结以得到N型重掺杂的所述发射区6，而后沉积氧化硅、氮化硅或其它合适的绝缘材料作为所述层间介质层9，刻蚀形成贯穿所述层间介质层9、所述发射区6及所述绝缘埋层7并显露所述基区5的接触孔，淀积导电金属或其它合适的导电材料层并刻蚀以得到所述导电连接部11与所述发射极导电层10，最后进行刻蚀以形成焊盘(未图示)，并对所述单晶硅衬底背面依次进行离子注入以形成N型重掺杂的所述场截止层2及P型重掺杂的所述集电区1。所述单晶硅衬底背面可根据需要进行减薄。

综上所述，本发明的绝缘栅双极型晶体管及其制作方法一方面通过在发射区下方增加绝缘埋层，阻挡空穴电流流经发射区和基区，从而使得PN结正偏变得非常困难，防止PN结正偏带来的闩锁效应；另一方面通过刻蚀形成贯穿绝缘埋层的接触孔，使得发射极导电层连接至P型基区形成槽型发射极，深槽发射极可以缩短空穴流经路径，加速抽取空穴，实现良好的关断特性。所以本发明不仅可以提升IGBT的抗闩锁能力，而且还能提升器件的关断能力，有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种绝缘栅双极型晶体管，其特征在于，包括：

基底，设有自下而上依次层叠的集电区、场截止层、漂移层及基区；

至少两个间隔设置的沟槽栅结构，所述沟槽栅结构由所述基区的上表面贯穿所述基区并延伸进所述漂移层中；

发射区，位于所述基区的上表层，且与所述沟槽栅结构邻接；

绝缘埋层，位于所述基区内且在所述发射区下方，并与所述沟槽栅结构间隔预设距离；

接触区，位于所述基区内且在所述绝缘埋层下方；

层间介质层，位于所述沟槽栅结构及所述发射区上；

发射极导电层，位于所述层间介质层上；

导电连接部，贯穿所述层间介质层、所述发射区及所述绝缘埋层并延伸至所述接触区，所述发射极导电层通过所述导电连接部与所述接触区电连接；

其中，所述集电区、所述基区及所述接触区为第一导电类型，所述场截止层、所述漂移层及所述发射区为第二导电类型，所述第一导电类型与所述第二导电类型相反。

2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述绝缘埋层与所述发射区邻接，并与所述接触区邻接。

3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述绝缘埋层的靠近所述导电连接部的一侧与所述发射区间隔设置，且所述绝缘埋层的靠近所述沟槽栅结构的一侧与所述发射区邻接。

4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述集电区与所述接触区的掺杂浓度均高于所述基区的掺杂浓度，所述场截止层及所述发射区的掺杂浓度均高于所述漂移层的掺杂浓度。

5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述绝缘栅双极型晶体管还包括载流子存储层，所述载流子存储层位于所述漂移层与所述基区之间，所述载流子存储层的导电类型与所述漂移层的导电类型相同，且所述载流子存储层的掺杂浓度高于所述漂移层的掺杂浓度。

6.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于：所述沟槽栅结构包括栅导电层及栅介质层，所述栅介质层包围所述栅导电层的侧面与底面。

7.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括以下步骤：

提供预先形成有场截止层的基底；

形成漂移层，所述漂移层位于场截止层上方；

形成至少两个间隔设置的沟槽栅结构，所述沟槽栅结构由所述漂移层的上表面伸入所述漂移层中；

形成基区于所述漂移层的上表层，所述基区的结深小于所述沟槽栅结构的槽深；

形成绝缘埋层于所述基区内，所述绝缘埋层与所述沟槽栅结构间隔预设距离；

形成发射区于所述基区的上表层，且所述发射区位于所述绝缘埋层的上方；

形成层间介质层，所述层间介质层覆盖于所述沟槽栅结构及所述发射区上；

形成接触孔，所述接触孔由所述层间介质层的上表面贯穿所述层间介质层、所述发射区及所述绝缘埋层，所述接触孔的底部显露所述基区；

在所述接触孔的底部显露的所述基区的表面形成接触区；

形成导电材料层并覆盖所述层间介质层的上表面且填充所述接触孔，位于所述层间介质层上的所述导电材料层为发射极导电层，位于所述接触孔内的导电材料层为导电连接部，所述发射极导电层通过所述导电连接部与所述接触区电连接；

其中，所述基区及所述接触区为第一导电类型，所述发射区为第二导电类型，所述第一导电类型与所述第二导电类型相反。

8.根据权利要求7所述的绝缘栅双极型晶体管的制作方法，其特征在于：所述形成绝缘埋层于所述基区内，所述绝缘埋层与所述沟槽栅结构间隔预设距离，还包括：通过对所述基区进行注氧以得到所述绝缘埋层。

9.根据权利要求7所述的绝缘栅双极型晶体管的制作方法，其特征在于：所述绝缘埋层与所述发射区邻接，并与所述接触区邻接。

10.根据权利要求7所述的绝缘栅双极型晶体管的制作方法，其特征在于：所述绝缘埋层的靠近所述导电连接部的一侧与所述发射区间隔设置，且所述绝缘埋层的靠近所述沟槽栅结构的一侧与所述发射区邻接。

11.根据权利要求7所述的绝缘栅双极型晶体管的制作方法，其特征在于：所述接触区的掺杂浓度高于所述基区的掺杂浓度。

12.根据权利要求7所述的绝缘栅双极型晶体管的制作方法，其特征在于：所述形成漂移层，所述漂移层位于场截止层上方之后，所述形成至少两个间隔设置的沟槽栅结构之前，还包括：在漂移层中形成具有第二导电类型的载流子存储层，所述载流子存储层的掺杂深度小于所述沟槽栅结构的槽深，所述载流子存储层的掺杂浓度高于所述漂移层的掺杂浓度；且

所述形成基区于所述漂移层的上表层，所述基区的结深小于所述沟槽栅结构的槽深，还包括：所述基区的结深还小于所述载流子存储层的掺杂深度。

Images