CN110854180B - 终端结构的制造方法、终端结构及半导体器件 - Google Patents
终端结构的制造方法、终端结构及半导体器件 Download PDFInfo
- Publication number
- CN110854180B CN110854180B CN201911186063.XA CN201911186063A CN110854180B CN 110854180 B CN110854180 B CN 110854180B CN 201911186063 A CN201911186063 A CN 201911186063A CN 110854180 B CN110854180 B CN 110854180B
- Authority
- CN
- China
- Prior art keywords
- rings
- oxide layer
- terminal structure
- forming
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000005019 vapor deposition process Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种终端结构的制造方法、终端结构及半导体器件，涉及半导体器件技术领域，终端结构的制造方法包括形成注有杂质的VLD区；按照预设间距，在注有杂质的VLD区表面形成多个P+环；通过氧化层对所述P+环的表面进行绝缘；在氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，形成终端结构。本发明有效的改善现有技术中杂质浓度较低，终端结构稳定性较差的情况。
Description
技术领域
本发明涉及半导体器件技术领域，尤其是涉及一种终端结构的制造方法、终端结构及半导体器件。
背景技术
现有半导体器件的终端技术中，平面终端技术主要有场板技术、场限环终端技术，JTE(Junction Termination Extension,结终端扩展)终端技术、VLD(Variable LateralDoping,横向变掺杂)终端技术等，尽管JTE终端结构和VLD终端结构的比其他的终端结构终端效率高，但是表面的杂质浓度普遍较低，通常杂质浓度低于1016量级，从而耐污染能力和耐高温能力都较弱，另外半导体器件在高温高偏压下存在漏电流不容易稳定的情况。因此现有技术中存在终端结构的表面杂质浓度较低，终端结构稳定性较差的问题。
发明内容
有鉴于此，本发明的目的在于提供了一种终端结构的制造方法、终端结构及半导体器件，可以改善现有技术中杂质浓度较低，终端结构稳定性较差的情况。
第一方面，本发明实施例提供了一种终端结构的制造方法，方法包括：形成注有杂质的VLD区；按照预设间距，在注有杂质的VLD区表面形成多个P+环；通过氧化层对P+环的表面进行绝缘；在氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，形成终端结构。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，形成注有杂质的VLD区的步骤，包括：在单晶材料表面上形成VLD区；在VLD区表面通过刻蚀工艺形成杂质注入窗口；向杂质注入窗口注入杂质。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，按照预设间距，在注有杂质的VLD区表面形成多个P+环的步骤，包括：在注有杂质的VLD区表面通过退火工艺或扩散工艺形成多个P+环。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，P+环包括浅结掺杂环。
结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，通过氧化层对在P+环的表面对用氧化层进行绝缘的步骤，包括：通过热氧化或气相淀积工艺形成所述氧化层，以使所述氧化层对P+环进行绝缘。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，通过刻蚀工艺在氧化层上形成多个场板环的步骤，包括：通过刻蚀工艺在氧化层表面对应P+环的位置形成多个浮空场板环。
结合第一方面，本发明实施例提供了第一方面的第六种可能的实施方式，其中，通过刻蚀工艺在氧化层上形成多个场板环的步骤，还包括：通过刻蚀工艺在氧化层上形成与P+环表面接触的多个偏置场板环。
结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，单个P+环的宽度与多个P+环之间的间距之间呈线性关系。
第二方面，本发明实施例提供了一种终端结构，终端结构是采用第一方面任一项方法制造得到的。
第三方面，本发明实施例提供了一种半导体器件，包括了第二方面的终端结构。
本发明实施例提供了一种终端结构的制造方法、终端结构及半导体器件，其中，终端结构的制造方法包括：形成注有杂质的VLD区；按照预设间距，在注有杂质的VLD区表面形成多个P+环；通过氧化层对P+环的表面进行绝缘；在氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，形成终端结构。上述终端结构的制造方法，通过在VLD区表面形成多个P+环来提高杂质浓度，通常而言，P+环的杂质浓度较高，因此可以借助P+环有效的增加终端结构的杂质浓度，从而提高终端结构的耐高温和耐污染能力，通过形成多个场板环，提高了终端结构的击穿电压，使得终端结构更加稳定。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种终端结构的制造方法的流程示意图；
图2为本发明实施例提供的另一种终端结构的制造方法的流程示意图；
图3为本发明实施例提供的一种形成VLD区的示意图；
图4为本发明实施例提供的一种在VLD区边缘形成P+区的示意图；
图5为本发明实施例提供的一种在VLD区表面形成P+环的示意图；
图6为本发明实施例提供的一种终端结构的结构示意图；
图7为本发明实施例提供的另一种终端结构的结构示意图。
图标：1-单晶材料；2-氧化层；3-VLD区；4-P+区；5-P+环；6-金属场板；7-芯片边缘部分；8-场板环。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的半导体器件的终端结构存在表面的杂质浓度普遍较低，耐污染能力和耐高温能力都较弱的问题，而且终端结构在高温高偏压下的漏电流不容易稳定。
考虑到现有技术中半导体的终端结构杂质浓度较低，终端结构稳定性较差的情况，基于此，本发明实施提供了一种终端结构的制造方法、终端结构及半导体器件，通过提高终端结构表面的杂质浓度，从而有效的提高了耐高温和耐污染能力，并通过形成多个场板环，进而提高了终端稳定性。
为便于对本实施例进行理解，首先对本发明实施例公开的一种终端结构的制造方法进行介绍，参见如图1所示的一种终端结构的制造方法的流程示意图，该方法主要包含以下步骤S102～步骤S108：
步骤S102：形成注有杂质的VLD区。
在实际应用中，在单晶材料(单晶材料可以是N型硅片)的表面，形成VLD区，在VLD区的表面上通过刻蚀工艺形成杂质注入窗口，以使可以通过杂质注入窗口进行杂质注入。
步骤S104：按照预设间距，在注有杂质的VLD区表面形成多个P+环5。
上述预设间距可以理解为单个P+环的宽度与多个P+环之间的间距，预设间距可以呈线性关系。每个P+环均为高浓度掺杂环，P+环的杂质浓度可以在1017-1021范围内，在VLD区表面的杂质注入窗口进行P型杂质注入，并通过退火或扩散工艺，形成P+环。由于P+环的杂质浓度较高，因此通过形成多个P+环可以有效地提高终端结构的杂质浓度，进而提高终端结构的耐高温和耐污染能力。
步骤S106：通过氧化层对P+环的表面进行绝缘。
在一种具体的实施方式中，通过VLD区表面的杂质注入窗口进行P型杂质注入后，进行退火或扩散工艺，从而形成多个P+环后，并在形成的多个P+环表面通过热氧化或者气相淀积工艺形成氧化层，以使所述氧化层对P+环进行绝缘操作。
步骤S108：在氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，形成终端结构。
进一步，在氧化层的表面可以淀积金属层或者多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，通常刻蚀工艺是把未被抗蚀剂掩蔽的薄膜层除去，从而在薄膜上得到与抗蚀剂膜上完全相同图形的工艺，运用这种方法，在氧化层上形成了多个与P+环的位置相对应的场板环。
本发明实施例提供的上述终端结构的制造方法，该方法通过形成注有杂质的VLD区，并按照预设间距，在注有杂质的VLD区表面形成多个P+环，通过氧化层对在P+环的表面对用氧化层进行绝缘，在氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，最终形成终端结构。由于在VLD区表面形成多个P+环，提高了终端结构的杂质浓度，又通过氧化层对P+环的表面进行绝缘，并通过刻蚀工艺在氧化层上形成多个场板环，提高了终端结构的稳定性。因此本发明实施例通过提高终端结构表面的杂质浓度，从而有效的提高了耐高温和耐污染能力，并通过形成多个场板环，进而提高了终端稳定性。
进一步，在图1的基础上，本发明实施例给出一种具体的终端结构的制造方法，参见图2所示的另一种终端结构的制造方法的流程示意图，该方法主要包括以下步骤S202～步骤S210：
步骤S202：在单晶材料表面上形成VLD区。
在一种具体的实施方式中，单晶材料可以是N型硅片，N型硅片的种类可以是单晶片或者外延片，当选用的单晶材料是N型硅片时，在单晶材料表面上形成的VLD区为P型区。
步骤S204：在VLD区表面通过刻蚀工艺形成杂质注入窗口。
在一种具体的实施方式中，在芯片有源区靠近VLD区形成P+区，并在表面通过热氧化或气相淀积绝缘氧化层，通过光刻、腐蚀工艺(也即前述所说的刻蚀工艺)，形成VLD区表面P+环的杂质注入窗口。
步骤S206：向杂质注入窗口注入杂质，并通过退火工艺或扩散工艺形成多个P+环。
在实际应用中，在形成杂质注入窗口后，向杂质注入窗口进行P型杂质注入，杂质注入后，通过退火形成多个P+环，也可以使用扩散工艺形成多个P+环，每个P+环的宽度和多个P+环之间的间距可以按照预设间距进行设置，预设间距可以是线性关系，每个P+环都是高浓度掺杂环，通过在氧化层上设置多个P+环，有效的提高了终端结构的杂质浓度，制造工艺也较容易实现，具有很好的有益效果。
步骤S208：通过热氧化或气相淀积工艺对形成氧化层，以使氧化层对P+环进行绝缘。
上述热氧化工艺是用水蒸气和氧气借助氧化剂和表面硅形成氧化硅的过程，气相淀积工艺是将气态物质通过化学反应在硅片上淀积薄膜材料的过程，通过热氧化或气相淀积工艺形成氧化层进行绝缘，从而形成绝缘介质膜。
步骤S210：通过刻蚀工艺在氧化层表面对应P+环的位置形成多个场板环。
可选的，在一种具体的实施例中，在氧化层表面对应P+环的位置上，通过刻蚀工艺形成多个浮空场板环，诸如偏移浮空场板环，其中，偏移浮空场板环可以是金属，也可以是多晶硅等导电材料。
在另一种具体的实施例中，还可以在氧化层上对应P+环的位置上形成与多个与P+环表面接触的偏置场板环，P+环和偏置场板环之间的接触关系为表面接触，在实际应用中可以是欧姆接触，P+环与偏置场板环之间是对应的关系。在实际应用中，上述终端结构的制造方法可以适用于JTE终端结构或者VLD终端结构，通过形成场板环，终端结构更加稳定，同时由于运用退火工艺或扩散工艺形成P+环，通过刻蚀工艺形成场板环，大幅的降低了芯片表面钝化的工艺难度。
本发明实施例提供的上述终端结构的制造方法，通过在单晶材料表面上形成VLD区，并在VLD区表面通过刻蚀工艺形成杂质注入窗口，向杂质注入窗口注入杂质，并通过退火工艺或扩散工艺形成多个P+环，通过热氧化或气相淀积工艺形成氧化层，以使氧化层对P+环进行绝缘，通过刻蚀工艺在氧化层表面对应P+环的位置形成多个场板环，最终形成终端结构。由于在VLD区表面通过退火工艺或扩散工艺形成多个P+环，提高了终端结构的杂质浓度，又在氧化层上进行刻蚀工艺形成多个场板环，提高了终端结构的稳定性。因此本发明实施例有效的提高了耐高温和耐污染能力，提高了终端稳定性。
进一步，本实施例提供了一种形成VLD区3的方法，给出了一种在单晶材料(在实际应用中可以为N型硅片，N型硅片的种类可以是单晶片或者外延片)上形成VLD区的示意图，参见图3所示的一种形成VLD区的示意图，示意出单晶材料上形成VLD区的具体形式，在单晶材料1的表面上形成VLD区3。
优选的，本实施例还提供了一种在VLD区表面形成P+区4的示意图，参见图4所示的一种在VLD区边缘形成P+区的示意图，P+区的位置位于单晶材料的表面，单晶材料为N型硅片，P+区的一侧与芯片有源区相连，另一侧与位于单晶材料表面的VLD区的边缘相连。
进一步，本实施例还提供了一种在VLD区表面形成P+环5的示意图，参见图5所示的一种在VLD区表面形成P+环的示意图，通过光蚀工艺在VLD区表面P+环的杂质注入窗口进行P型杂质注入，然后进行退火或扩散工艺，形成多个P+环，每个P+环都是高浓度掺杂环，从而大幅度的提高了终端结构的杂质浓度，并通过并在表面通过热氧化或气相淀积绝缘氧化层。
进一步，本发明实施例还提供了一种终端结构，参见图6所示的一种终端结构的结构示意图，该终端结构主要包括：位于单晶材料1(可以为N型硅片)的表面的VLD区3，位于N型硅片表面且在VLD区的侧面的与芯片有源区相连的P+区4，在P+区表面有与P+区接触的金属场板6，芯片边缘部分7，在VLD区表面分布多个P+环5，每个P+环的宽度和多个P+环之间的间距可以呈线性关系在P+区表面有与P+区接触的且与每个P+环的位置对应的场板环8，以及在芯片表面有绝缘或钝化作用的氧化层2，场板环在氧化层边缘具有一定距离的延伸。
进一步，本发明实施例还提供了另一种终端结构，参见图7所示的另一种终端结构的结构示意图，根据上述实施例形成的终端结构，在多个P+环的上面的氧化层上，形成多个场板环8，在实际应用中，浮空场板环可以是金属，也可以是多晶硅等导电材料，其中，场板环可以是浮空场板环，诸如偏移浮空场板环。场板环也可以是在P+环的上面的氧化层上形成的与P+环表面接触(可以是欧姆接触)的偏置场板环。每个P+环和场板环之间相互对应。
本发明实施例提供的一种终端结构，该终端结构包括：通过形成注有杂质的VLD区，并按照预设间距，在注有杂质的VLD区表面形成多个P+环，通过氧化层对P+环的表面进行绝缘，在氧化层的表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，最终形成终端结构。由于在VLD区表面形成了多个P+环，有效地提高了终端结构的杂质浓度，又通过氧化层对P+环的表面进行绝缘，并通过刻蚀工艺在氧化层上形成多个场板环，提高了终端结构的稳定性。因此本发明实施例提供的终端结构有效的提高了耐高温和耐污染能力，提高了终端稳定性。
进一步，本发明实施例还提供了一种半导体器件，该半导体器件包括了前述任一项终端结构。半导体器件的终端结构采用前述任一种终端结构的制造方法制造而成，通过在单晶材料上形成注有杂质的VLD区，单晶材料可以是N型硅片，单晶材料的种类可以是单晶片或者外延片，并按照预设间距，在注有杂质的VLD区表面形成多个P+环，单个P+环的宽度与多个P+环之间的间距设置为线性关系，通过氧化层对P+环的表面进行绝缘，并在氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在氧化层上形成多个场板环，最终形成终端结构。由于在VLD区表面形成多个P+环，提高了终端结构的杂质浓度，又通过氧化层对P+环的表面进行绝缘，并通过刻蚀工艺在氧化层上形成多个场板环，提高了终端结构的稳定性。本发明实施例提供的半导体器件，由于包含了上述终端结构，终端结构有效的提高了耐高温和耐污染能力，提高了终端稳定性，因此本发明实施例提供的半导体器件耐高温和耐污染能力更强，终端更稳定。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统具体工作过程，可以参考前述实施例中的对应过程，在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露制造方法，可以通过其它的方式实现。以上所描述的终端结构制造方法实施例仅仅是示意性的。
最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (5)
1.一种终端结构的制造方法，其特征在于，所述方法包括：
在单晶材料表面上形成VLD区，在所述VLD区表面通过刻蚀工艺形成杂质注入窗口，向所述杂质注入窗口注入杂质；
按照预设间距，在注有杂质的VLD区表面通过退火工艺或扩散工艺形成多个P+环；所述P+环包括浅结掺杂环；所述预设间距为单个P+环的宽度与多个P+环之间的间距，预设间距呈线性关系；
通过热氧化或气相淀积工艺形成氧化层，通过氧化层对所述P+环的表面进行绝缘；
在所述氧化层表面淀积金属层或多晶层，并通过刻蚀工艺在所述氧化层上形成多个场板环，形成终端结构；
所述通过刻蚀工艺在所述氧化层上形成多个场板环的步骤，包括：
通过刻蚀工艺在所述氧化层上对应P+环的位置上形成与所述P+环接触的多个偏置场板环。
2.根据权利要求1所述的方法，其特征在于，所述通过刻蚀工艺在所述氧化层上形成多个场板环的步骤，还包括：
通过刻蚀工艺在所述氧化层表面对应所述P+环的位置形成多个浮空场板环。
3.根据权利要求1所述的方法，其特征在于，单个所述P+环的宽度与多个所述P+环之间的间距之间呈线性关系。
4.一种终端结构，所述终端结构是采用如权利要求1至3任一项所述的方法制造得到的。
5.一种半导体器件，包括权利要求4所述的终端结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186063.XA CN110854180B (zh) | 2019-11-27 | 2019-11-27 | 终端结构的制造方法、终端结构及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186063.XA CN110854180B (zh) | 2019-11-27 | 2019-11-27 | 终端结构的制造方法、终端结构及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110854180A CN110854180A (zh) | 2020-02-28 |
| CN110854180B true CN110854180B (zh) | 2024-04-16 |
Family
ID=69605595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911186063.XA Active CN110854180B (zh) | 2019-11-27 | 2019-11-27 | 终端结构的制造方法、终端结构及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854180B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382653B (zh) * | 2020-07-13 | 2024-02-23 | 电子科技大学 | 横向变掺杂终端结构及设计方法和制备方法 |
| CN112271210B (zh) * | 2020-10-22 | 2023-04-21 | 吉林华微电子股份有限公司 | 半导体功率及其制作方法 |
| CN113314599B (zh) * | 2021-06-22 | 2022-04-15 | 珠海市浩辰半导体有限公司 | 复合终端结构及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19741167A1 (de) * | 1997-09-18 | 1999-04-01 | Siemens Ag | Randstruktur für Halbleiterbauelement |
| CN101719509A (zh) * | 2009-11-10 | 2010-06-02 | 深圳深爱半导体有限公司 | 垂直双扩散金属氧化物半导体场效应管 |
| CN104332499A (zh) * | 2013-07-22 | 2015-02-04 | 北大方正集团有限公司 | 一种vdmos器件及其终端结构的形成方法 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105679667A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的终端结构制造方法 |
| CN105977310A (zh) * | 2016-07-27 | 2016-09-28 | 电子科技大学 | 碳化硅功率器件终端结构及其制造方法 |
| CN106206754A (zh) * | 2016-08-31 | 2016-12-07 | 吉林华微电子股份有限公司 | 一种改善恢复时间和软度的快恢复二极管 |
| WO2018078799A1 (ja) * | 2016-10-28 | 2018-05-03 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541660B2 (en) * | 2006-04-20 | 2009-06-02 | Infineon Technologies Austria Ag | Power semiconductor device |
| CN100544028C (zh) * | 2006-09-19 | 2009-09-23 | 电子科技大学 | 利用场板达到最佳表面横向通量的横向高压器件 |
| US7550796B2 (en) * | 2006-12-06 | 2009-06-23 | Electronics And Telecommunications Research Institute | Germanium semiconductor device and method of manufacturing the same |
| JP5787655B2 (ja) * | 2010-11-26 | 2015-09-30 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| EP3238260B1 (en) * | 2014-12-23 | 2020-03-25 | ABB Power Grids Switzerland AG | Reverse-conducting semiconductor device |
-
2019
- 2019-11-27 CN CN201911186063.XA patent/CN110854180B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19741167A1 (de) * | 1997-09-18 | 1999-04-01 | Siemens Ag | Randstruktur für Halbleiterbauelement |
| CN101719509A (zh) * | 2009-11-10 | 2010-06-02 | 深圳深爱半导体有限公司 | 垂直双扩散金属氧化物半导体场效应管 |
| CN104332499A (zh) * | 2013-07-22 | 2015-02-04 | 北大方正集团有限公司 | 一种vdmos器件及其终端结构的形成方法 |
| CN105304696A (zh) * | 2015-10-29 | 2016-02-03 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN105679667A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的终端结构制造方法 |
| CN105977310A (zh) * | 2016-07-27 | 2016-09-28 | 电子科技大学 | 碳化硅功率器件终端结构及其制造方法 |
| CN106206754A (zh) * | 2016-08-31 | 2016-12-07 | 吉林华微电子股份有限公司 | 一种改善恢复时间和软度的快恢复二极管 |
| WO2018078799A1 (ja) * | 2016-10-28 | 2018-05-03 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110854180A (zh) | 2020-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110854180B (zh) | 终端结构的制造方法、终端结构及半导体器件 | |
| US6815304B2 (en) | Silicon carbide bipolar junction transistor with overgrown base region | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN109037204B (zh) | 一种功率器件及其制作方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| CN114141859A (zh) | 一种通过多晶硅条提高可靠性的mos器件及其制造方法 | |
| CN117995881A (zh) | 一种终端结构及制造工艺 | |
| CN104465628A (zh) | 一种沟槽功率mosfet器件及其制作方法和静电保护结构 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| CN115911098A (zh) | 碳化硅功率器件终端及其制造方法 | |
| CN104332488A (zh) | 半导体器件、半导体器件终端及其制造方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN102412147B (zh) | 场阻断型半导体器件的制作方法 | |
| CN115602735B (zh) | 一种碳化硅结势垒肖特基二极管及其制作方法 | |
| CN216871977U (zh) | 一种肖特基二极管 | |
| US12002892B2 (en) | Semiconductor device with embedded Schottky diode and manufacturing method thereof | |
| KR101928253B1 (ko) | 전력 반도체 소자의 제조 방법 | |
| CN109004019B (zh) | 功率器件及其制造方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| US20230420577A1 (en) | Semiconductor device with selectively grown field oxide layer in edge termination region | |
| KR100777158B1 (ko) | 저전압용 바렉터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |