CN112271210B - 半导体功率及其制作方法 - Google Patents
半导体功率及其制作方法 Download PDFInfo
- Publication number
- CN112271210B CN112271210B CN202011137114.2A CN202011137114A CN112271210B CN 112271210 B CN112271210 B CN 112271210B CN 202011137114 A CN202011137114 A CN 202011137114A CN 112271210 B CN112271210 B CN 112271210B
- Authority
- CN
- China
- Prior art keywords
- substrate
- polysilicon
- source region
- field plate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 99
- 229920005591 polysilicon Polymers 0.000 claims abstract description 87
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000002513 implantation Methods 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 230000036961 partial effect Effects 0.000 claims description 6
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请实施例提供的半导体功率器件及其制作方法，涉及半导体器件制作领域。通过多个相互间隔的扩散窗口对衬底进行一次性杂质注入，在衬底形成掺杂浓度渐变的VLD终端，并在VLD终端上制作包括多晶硅图形和金属场板的复合场板。采用VLD终端相比分压环终端，可以缩短场板所在区域的面积，增加源区的面积，使半导体功率器件的功率容量更大(耐高压)，热阻更低，另外采用多晶硅图形和金属场板的复合场板可以提高电压稳定性，提高半导体功率器件的可靠性。
Description
技术领域
本申请涉及半导体功率制作技术领域，具体而言，涉及一种半导体器件及其制作方法。
背景技术
半导体功率器件(比如，MOS器件)以高反击穿电压、高可靠性、低成本被市场广泛使用。随着应用领域的增加，超高压产品(比如，1000V、1200V、1500V甚至1700V)的市场需求越来越大。
采用传统的分压环终端技术会增加平面半导体功率器件的成本，会降低平面半导体功率器件的竞争优势。有鉴于此，设计一种能够降低平面半导体功率器件制作成本，且耐高压的半导体功率器件，成为本领域技术人员急需解决的技术问题。
发明内容
为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种半导体功率器件及其制作方法。
本申请的第一方面，提供一种半导体功率器件制作方法，所述方法包括：
提供一衬底；
在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端，其中，多个扩散窗口的宽度从所述衬底上表面的一端往所述衬底上表面的另一端依次减小；
在所述衬底上表面的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区；
在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形；
对所述源区窗口中未被所述多晶硅图形覆盖的区域进行N+离子注入，并进行推结处理，形成N+区；
在所述衬底上方形成绝缘层，并在所述绝缘层上形成多个场板接触孔，其中，所述场板接触孔位于相邻的多晶硅图形之间对应的区域；
对所述源区窗口中未被所述多晶硅图形覆盖的区域所对应的衬底进行刻蚀，形成电极接触缺口；
在所述绝缘层远离衬底一侧沉积金属层，并通过刻蚀所述金属层形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板，其中，所述电极中的源极和漏极通过所述电极接触缺口与所述JFET区连接，所述电极中的栅极与一多晶硅图形连接。
在本申请的一种可能实施例中，所述在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端的步骤，包括：
在所述衬底的上表面生长厚度为0.3um-0.5um的氧化层；
通过刻蚀所述氧化层，形成多个相互间隔的扩散窗口；
在60KEV-90KEV的注入功率下，通过所述扩散窗口，向所述衬底注入剂量为5E12-8E12的硼，并在1000℃-1100℃的温度下进行推结和氧化处理，在所述衬底形成掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端，并在所述衬底上表面形成厚度为1.5um-2.0um的氧化层。
在本申请的一种可能实施例中，所述在所述衬底的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区的步骤，包括：
在所述衬底的两端形成源区窗口；
在100KEV的注入功率下，通过所述源区窗口，向所述衬底注入剂量为2.2E12的磷；
在1000℃的温度下，进行118-138分钟的通干氧扩散，在所述源区窗口对应的衬底表面形成厚度为0.09um-0.1um的栅极氧化层；
在1150℃的温度及氮气环境下，推结处理300分钟在所述源区窗口对应的衬底区域形成JFET区。
在本申请的一种可能实施例中，所述在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形的步骤，包括：
在所述衬底上方沉积厚度为0.6um-0.8um的多晶硅层，并通过三氯氧磷进行激活；
对所述多晶硅层进行刻蚀，得到多个离散的多晶硅图形。
在本申请的一种可能实施例中，在通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形的步骤之后，所述方法还包括对源区窗口对应的衬底进行杂质补偿的步骤，该步骤包括：
在80KEV的注入功率下，对所述源区窗口中未被所述多晶硅图形覆盖的部分区域对应的衬底注入剂量为3-5E13的硼；
在60KEV的注入功率下，对所述源区窗口中未被所述多晶硅图形覆盖的部分区域对应的衬底注入剂量为7-9E14的硼；
在1150℃的温度下，经过30分钟推结处理，完成对所述源区窗口对应的衬底在不同深度的杂质补偿。
在本申请的一种可能实施例中，所述对所述源区窗口中未被所述多晶硅图形覆盖的区域进行N+离子注入，并进行推结处理，形成N+区的步骤，包括：
对所述衬底表面的氧化层厚度进行处理，使得所述源区窗口未被所述多晶硅图形覆盖的区域的氧化层厚度控制在0.05um以内；
在120KEV的注入功率下，对所述衬底注入剂量为2-5E15的砷，将砷注入到所述源区窗口未被所述多晶硅图形覆盖的区域；
在600℃的温度及氮气环境下，推结处理120分钟在所述源区窗口未被所述多晶硅图形覆盖的区域形成N+区。
在本申请的一种可能实施例中，所述在所述绝缘层远离衬底一侧沉积金属层，并通过刻蚀所述金属层形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板的步骤，包括：
在所述绝缘层远离衬底一侧沉积厚度为0.32um的铝金属层；
对所述铝金属层进行刻蚀形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板；
在温度450℃的温度，及氮气和氢气的混合气体环境下，对所述电极和场板进行处理形成合金。
本申请的第二方面，还提供一种半导体功率器件，包括：
衬底；
位于所述衬底的掺杂区，所述掺杂区包括，掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端、位于所述衬底两端的JFET区，及位于所述JFET区上的N+区；
位于所述VLD终端对应衬底上表面的氧化层；
位于所述氧化层及所述JFET区上的多晶硅图形；
覆盖在所述多晶硅图形上的绝缘层，所述绝缘层上设置有多个场板接触孔，其中，所述场板接触孔位于相邻的多晶硅图形之间；
位于所述衬底两端且分别伸入所述衬底的源极和漏极，及靠近所述源极，与一多晶硅图形连接的栅极；以及位于所述场板接触孔上方的场板。
在本申请的一种可能实施例中，所述多晶硅图形的厚度为0.6um-0.8um，所述多晶硅图形中的多晶硅方阻目标值为8.5-10.5Ω/□。
在本申请的一种可能实施例中，所述绝缘层包括覆盖在所述多晶硅图形上的氧化层，及覆盖在该氧化层上的硼磷硅玻璃层，其中，覆盖在所述多晶硅图形上的氧化层的厚度为0.2um，所述硼磷硅玻璃层的厚度为0.8um。
本申请实施例提供的半导体功率器件及其制作方法，通过多个相互间隔的扩散窗口对衬底进行一次性杂质注入，在衬底形成包括掺杂浓度渐变掺杂区的横向变掺杂(Variable Lateral Doping，VLD)终端，并在VLD终端上制作包括多晶硅图形和金属场板的复合场板。采用VLD终端相比分压环终端，可以缩短场板所在区域的面积，增加源区的面积，使半导体功率器件的功率容量更大(耐高压)，热阻更低，另外采用多晶硅图形和金属场板的复合场板可以提高电压稳定性，提高半导体功率器件的可靠性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的半导体功率器件的剖面结构示意图；
图2为本申请实施例提供的半导体功率器件制作方法的流程图；
图3-图11为本申请实施例提供的制作图1中的半导体功率器件的制作工艺示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性，附图中各个部件的位置关系及尺寸比例仅仅只是示意，并不表示产品的实际位置和实际尺寸比例。
为了解决背景技术中提及的技术问题，发明人创新性地设计以下的半导体功率器件及其制作方法。
请参照图1，图1示出了本申请实施例提供的半导体功率器件10的结构剖面示意图。
半导体功率器件10可以包括：衬底110、掺杂区、氧化层120、多晶硅图形150、绝缘层170、源极181、栅极182、漏极183及场板190。
在本实施例中，掺杂区可以包括掺杂厚度从衬底110的一端向另一端逐渐变小的VLD终端130、位于衬底110两端的JFET区140，及位于JFET区上的N+区160。其中，位于衬底110一端的JFET区140位于VLD终端130上。
氧化层120位于衬底110的上表面与VLD终端130对应，多个多晶硅图形150位于氧化层120和JFET区140上，多个多晶硅图形150在氧化层120和JFET区140上离散分布。
绝缘层170覆盖在多晶硅图形150上，绝缘层170上设置有多个场板接触孔，其中，场板接触孔位于相邻的多晶硅图形150之间。
源极181和漏极183分别延伸至衬底110两端的JFET区140中，栅极182靠近源极181且与一多晶硅图形150连接；场板190位于场板接触孔上方。在本实施例中，源极181包括延伸至衬底110一端的JFET区140的金属电极和一个位于场板接触孔上方的金属电极，栅极182位于组成源极181的两个金属电极之间。在本实施例中，金属电极可以采用金属铝制作而成。
本实施例提供的半导体功率器件10在衬底110中形成掺杂浓度渐变的VLD终端130，并在VLD终端130上制作包括多晶硅图形150和场板190的复合场板。与分压环终端技术相比，可以缩短场板190所在区域的面积，增加源区的面积，使半导体功率器件的功率容量更大(耐高压)，热阻更低，另外采用多晶硅图形150和场板190的复合场板可以提高电压稳定性，提高半导体功率器件10的可靠性。
在本实施例中，多晶硅图形150的厚度可以为0.6um-0.8um，多晶硅图形150中的多晶硅方阻目标值可以为8.5-10.5Ω/□。
在本实施例中，绝缘层170可以包括覆盖在多晶硅图形150上的氧化层(图中未示出)，及覆盖在该氧化层上的硼磷硅玻璃层(图中未示出)，其中，覆盖在多晶硅图形150上的氧化层的厚度可以为0.2um，硼磷硅玻璃层的厚度可以为0.8um。
请参照图2，图2示出了本申请实施例提供的半导体功率器件制作方法的流程图，该制作方法包括以下步骤：
步骤S201，提供一衬底110。
在本实施例中，衬底110可以选用电阻率60-70Ω·cm硅质抛光材料片。
步骤202，请参照图3、图4及图5，在衬底110的上表面形成多个相互间隔的扩散窗口，并基于扩散窗口对衬底110进行掺杂。
多个扩散窗口的宽度从衬底110上表面的一端向衬底110上表面的另一端依次减小。
在本实施例中，步骤S202可以通过以下方式实现。
首先，在衬底110的上表面生长一层厚度为0.3um-0.5um的初始氧化层120’。
接着，通过刻蚀初始氧化层120’，形成多个相互间隔的扩散窗口。
可选地，先在初始氧化层120’上涂覆一光刻胶层，通过带有扩散窗口图案的掩膜板光刻该光刻胶层，在光刻胶层上形成扩散窗口图案；然后，采用腐蚀液对初始氧化层120’进行腐蚀，将光刻胶层上的图案转移到初始氧化层120’上，得到多个相互间隔的扩散窗口。
最后，在60KEV-90KEV的注入功率下，通过扩散窗口，向衬底110注入剂量为5E12-8E12的硼，并在1000℃-1100℃的温度下进行推结和氧化处理，在衬底110形成掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端130，并在衬底110上表面形成厚度为1.5um-2.0um的氧化层120。
在本实施例中，上述掺杂方式可以大大的降低场限环结构中离主结最远位置处的尖峰电场，使得电场分布更加均匀，采用结深的掺杂改善曲率效应，可以有效提高击穿电压。另外，上述结构相比普通的场板和场限环结构，它能够在相同的击穿电压条件下使半导体功率器件的尺寸更小，可以节省制作成本。另外，氧化层120可以起到隔离VLD终端130的作用，防止在高电压下VLD终端130结构内与表面形成击穿。
步骤S203，在衬底110上表面的两端形成源区窗口，并在源区窗口对应的衬底区域形成JFET区140。
在本实施例中，步骤S203可以通过以下方式实现。
首先，请参照图6，在衬底110的上方涂覆光刻胶层，通过光刻将位于衬底110两端上方的光刻胶去除，再通过腐蚀液腐蚀，将未被光刻胶覆盖的氧化层120去除，在衬底110的两端形成源区窗口。
接着，在100KEV的注入功率下，通过源区窗口，向衬底注入剂量为2.2E12的磷。
再接着，在1000℃的温度下，进行118-138分钟的通干氧扩散，在源区窗口对应的衬底110表面形成厚度为0.09um-0.1um的栅极氧化层(图中未示出)。
最后，请参照图7，在1150℃的温度及氮气环境下，推结处理300分钟在源区窗口对应的衬底110区域形成JFET区140。
步骤S204，请参照图8，在衬底110上方形成多晶硅层，并通过对多晶硅层进行刻蚀得到多个离散的多晶硅图形150。
首先，在衬底110上方沉积厚度为0.6um-0.8um的多晶硅层，并通过三氯氧磷进行激活；
然后，对多晶硅层进行刻蚀，在源区窗口和VLD终端130上得到多个离散的多晶硅图形150。
可选地，在多晶硅层上涂覆光刻胶层，通过光刻、干法刻蚀得到位于源区窗口和VLD终端130上的多晶硅图形150。
在本实施例中，在步骤S204之后，该半导体功率器件制作方法还可以包括对源区窗口对应的衬底进行杂质补偿的步骤，通过采用不同注入功率及注入剂量对衬底110的不同深度进行杂质补偿，以改变源区窗口对应衬底在不同深度的离子分布情况。
具体地，进行杂质补偿的步骤可以采用以下方式实现。
首先，在80KEV的注入功率下，对源区窗口中未被多晶硅图形150覆盖的部分区域对应的衬底110注入剂量为3-5E13的硼；
接着，在60KEV的注入功率下，对源区窗口中未被多晶硅图形150覆盖的部分区域对应的衬底110注入剂量为7-9E14的硼；
最后，在1150℃的温度下，经过30分钟推结处理，完成对源区窗口对应的衬底110在不同深度的杂质补偿。
步骤S205，请参照图9，对源区窗口中未被多晶硅图形150覆盖的区域进行N+离子注入，并进行推结处理，形成N+区。
在本实施例中，步骤S205可以通过以下方式实现。
首先，对衬底110表面的氧化层厚度进行处理，使得源区窗口未被多晶硅图形150覆盖的区域的氧化层厚度控制在0.05um以内；
接着，在120KEV的注入功率下，对衬底110注入剂量为2-5E15的砷，将砷注入到源区窗口未被多晶硅图形150覆盖的区域；
最后，在600℃的温度及氮气环境下，推结处理120分钟在源区窗口未被多晶硅图形150覆盖的区域形成N+区。
步骤S206，请参照图10，在衬底110上方形成绝缘层170，并在所述绝缘层170上形成多个场板接触孔171，其中，场板接触孔171位于相邻的多晶硅图形之间对应的区域。
在本实施例中，绝缘层170包括覆盖在多晶硅图形150上的氧化层(图中未示出)，及覆盖在该氧化层上的硼磷硅玻璃层(图中未示出)。
可选地，步骤S206可以采用以下方式实现。
首先，在衬底110上方沉淀0.2um的氧化层；
然后，在0.2um的氧化层上沉淀0.8um的硼磷硅玻璃层；
最后，在950℃-1000℃的温度下，进行20分钟回流形成绝缘层170。
步骤S207，请参照图11，对源区窗口中未被多晶硅图形150覆盖的区域所对应的衬底110进行刻蚀，形成电极接触缺口1101。
步骤S208，请再次参照图1，在所述绝缘层远离衬底110一侧沉积金属层，并通过刻蚀金属层形成至少位于所述源区窗口的电极及位于场板接触孔171上的场板，其中，电极中的源极181和漏极183通过电极接触缺口1101与JFET区140连接，电极中的栅极182与一多晶硅图形150连接。
在本实施例中，步骤S208可以通过以下方式实现。
首先，在绝缘层170远离衬底110一侧沉积厚度为0.32um的铝金属层；
接着，对铝金属层进行刻蚀形成至少位于源区窗口的电极(源极181、栅极182及漏极183)及位于场板接触孔上的场板190。
在温度450℃的温度，及氮气和氢气的混合气体环境下，对电极和场板190进行处理形成合金。
综上所述，本申请实施例提供的半导体功率器件及其制作方法，通过多个相互间隔的扩散窗口对衬底进行一次性杂质注入，在衬底形成包括掺杂浓度渐变掺杂区的VLD终端，并在VLD终端上制作包括多晶硅图形和金属场板的复合场板。采用VLD终端相比分压环终端，可以缩短场板所在区域的面积，增加源区的面积，使半导体功率器件的功率容量更大(耐高压)，热阻更低，另外采用多晶硅图形和金属场板的复合场板可以提高电压稳定性，提高半导体功率器件的可靠性。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (9)
1.一种半导体功率器件制作方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端，其中，多个扩散窗口的宽度从所述衬底上表面的一端往所述衬底上表面的另一端依次减小；
在所述衬底上表面的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区；
在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形；
对所述源区窗口中未被所述多晶硅图形覆盖的区域进行N+离子注入，并进行推结处理，形成N+区；
在所述衬底上方形成绝缘层，并在所述绝缘层上形成多个场板接触孔，其中，所述场板接触孔位于相邻的多晶硅图形之间对应的区域；
对所述源区窗口中未被所述多晶硅图形覆盖的区域所对应的衬底进行刻蚀，形成电极接触缺口；
在所述绝缘层远离衬底一侧沉积金属层，并通过刻蚀所述金属层形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板，其中，所述电极中的源极和漏极通过所述电极接触缺口与所述JFET区连接，所述电极中的栅极与一多晶硅图形连接；
其中，所述在所述衬底的上表面形成多个相互间隔的扩散窗口，并基于所述扩散窗口对所述衬底进行掺杂形成VLD终端的步骤，包括：
在所述衬底的上表面生长厚度为0.3um-0.5um的氧化层；
通过刻蚀所述氧化层，形成多个相互间隔的扩散窗口；
在60KEV-90KEV的注入功率下，通过所述扩散窗口，向所述衬底注入剂量为5E12-8E12/cm2的硼，并在1000℃-1100℃的温度下进行推结和氧化处理，在所述衬底形成掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端，并在所述衬底上表面形成厚度为1.5um-2.0um的氧化层。
2.如权利要求1所述的半导体功率器件制作方法，其特征在于，所述在所述衬底的两端形成源区窗口，并在所述源区窗口对应的衬底区域形成JFET区的步骤，包括：
在所述衬底的两端形成源区窗口；
在100KEV的注入功率下，通过所述源区窗口，向所述衬底注入剂量为2.2E12/cm2的磷；
在1000℃的温度下，进行118-138分钟的通干氧扩散，在所述源区窗口对应的衬底表面形成厚度为0.09um-0.1um的栅极氧化层；
在1150℃的温度及氮气环境下，推结处理300分钟在所述源区窗口对应的衬底区域形成JFET区。
3.如权利要求2所述的半导体功率器件制作方法，其特征在于，所述在所述衬底上方形成多晶硅层，并通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形的步骤，包括：
在所述衬底上方沉积厚度为0.6um-0.8um的多晶硅层，并通过三氯氧磷进行激活；
对所述多晶硅层进行刻蚀，得到多个离散的多晶硅图形。
4.如权利要求3所述的半导体功率器件制作方法，其特征在于，在通过对所述多晶硅层进行刻蚀得到多个离散的多晶硅图形的步骤之后，所述方法还包括对源区窗口对应的衬底进行杂质补偿的步骤，该步骤包括：
在80KEV的注入功率下，对所述源区窗口中未被所述多晶硅图形覆盖的部分区域对应的衬底注入剂量为3-5E13/cm2的硼；
在60KEV的注入功率下，对所述源区窗口中未被所述多晶硅图形覆盖的部分区域对应的衬底注入剂量为7-9E14/cm2的硼；
在1150℃的温度下，经过30分钟推结处理，完成对所述源区窗口对应的衬底在不同深度的杂质补偿。
5.如权利要求4所述的半导体功率器件制作方法，其特征在于，所述对所述源区窗口中未被所述多晶硅图形覆盖的区域进行N+离子注入，并进行推结处理，形成N+区的步骤，包括：
对所述衬底表面的氧化层厚度进行处理，使得所述源区窗口未被所述多晶硅图形覆盖的区域的氧化层厚度控制在0.05um以内；
在120KEV的注入功率下，对所述衬底注入剂量为2-5E15/cm2的砷，将砷注入到所述源区窗口未被所述多晶硅图形覆盖的区域；
在600℃的温度及氮气环境下，推结处理120分钟在所述源区窗口未被所述多晶硅图形覆盖的区域形成N+区。
6.如权利要求5所述的半导体功率器件制作方法，其特征在于，所述在所述绝缘层远离衬底一侧沉积金属层，并通过刻蚀所述金属层形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板的步骤，包括：
在所述绝缘层远离衬底一侧沉积厚度为0.32um的铝金属层；
对所述铝金属层进行刻蚀形成至少位于所述源区窗口的电极及位于所述场板接触孔上的场板；
在温度450℃的温度，及氮气和氢气的混合气体环境下，对所述电极和场板进行处理形成合金。
7.一种半导体功率器件，其特征在于，所述半导体功率器件采用权利要求1-6中任意一项半导体功率器件制作方法制作而成，所述半导体功率器件包括：
衬底；
位于所述衬底的掺杂区，所述掺杂区包括，掺杂厚度从所述衬底一端向另一端逐渐变小的VLD终端、位于所述衬底两端的JFET区，及位于所述JFET区上的N+区；
位于所述VLD终端对应衬底上表面的氧化层；
位于所述氧化层及所述JFET区上的多晶硅图形；
覆盖在所述多晶硅图形上的绝缘层，所述绝缘层上设置有多个场板接触孔，其中，所述场板接触孔位于相邻的多晶硅图形之间；
位于所述衬底两端且分别伸入所述衬底的源极和漏极，及靠近所述源极，与一多晶硅图形连接的栅极；以及位于所述场板接触孔上方的场板。
8.如权利要求7所述的半导体功率器件，其特征在于，所述多晶硅图形的厚度为0.6um-0.8um，所述多晶硅图形中的多晶硅方阻目标值为8.5-10.5Ω/□。
9.如权利要求8所述的半导体功率器件，其特征在于，所述绝缘层包括覆盖在所述多晶硅图形上的氧化层，及覆盖在该氧化层上的硼磷硅玻璃层，其中，覆盖在所述多晶硅图形上的氧化层的厚度为0.2um，所述硼磷硅玻璃层的厚度为0.8um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011137114.2A CN112271210B (zh) | 2020-10-22 | 2020-10-22 | 半导体功率及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011137114.2A CN112271210B (zh) | 2020-10-22 | 2020-10-22 | 半导体功率及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112271210A CN112271210A (zh) | 2021-01-26 |
| CN112271210B true CN112271210B (zh) | 2023-04-21 |
Family
ID=74341277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011137114.2A Active CN112271210B (zh) | 2020-10-22 | 2020-10-22 | 半导体功率及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112271210B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114883380B (zh) * | 2021-06-10 | 2023-12-22 | 上海林众电子科技有限公司 | 一种绝缘栅半导体器件及其制备方法 |
| CN113314599B (zh) * | 2021-06-22 | 2022-04-15 | 珠海市浩辰半导体有限公司 | 复合终端结构及其制备方法 |
| CN115241281A (zh) * | 2022-09-15 | 2022-10-25 | 北京芯可鉴科技有限公司 | 功率半导体器件终端及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014236124A (ja) * | 2013-06-03 | 2014-12-15 | 三菱電機株式会社 | 半導体装置、半導体装置の検査方法 |
| CN104900702A (zh) * | 2015-05-08 | 2015-09-09 | 西安西奈电子科技有限公司 | 一种纵向高压半导体器件 |
| WO2018039097A1 (en) * | 2016-08-23 | 2018-03-01 | Akeso Biopharma, Inc. | Anti-ctla4 antibodies |
| CN110491779A (zh) * | 2019-08-22 | 2019-11-22 | 吉林华微电子股份有限公司 | Vld终端的制造方法及vld终端 |
| CN111106168A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4399449A (en) * | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
| TW466747B (en) * | 2000-12-14 | 2001-12-01 | United Microelectronics Corp | Using inner field ring and complex multiple field plates to reduce surface breakdown of power LDMOSFET |
| KR100445904B1 (ko) * | 2001-12-12 | 2004-08-25 | 한국전자통신연구원 | 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법 |
| US7504676B2 (en) * | 2006-05-31 | 2009-03-17 | Alpha & Omega Semiconductor, Ltd. | Planar split-gate high-performance MOSFET structure and manufacturing method |
| CN100544028C (zh) * | 2006-09-19 | 2009-09-23 | 电子科技大学 | 利用场板达到最佳表面横向通量的横向高压器件 |
| WO2008137480A2 (en) * | 2007-05-01 | 2008-11-13 | Dsm Solutions, Inc. | Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making |
| CN101719509B (zh) * | 2009-11-10 | 2011-12-28 | 深圳深爱半导体有限公司 | 垂直双扩散金属氧化物半导体场效应管 |
| CN103094317B (zh) * | 2011-11-01 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 隔离型高耐压场效应管的版图结构 |
| CN203481244U (zh) * | 2013-09-26 | 2014-03-12 | 北大方正集团有限公司 | 横向高压半导体器件及其多阶场板 |
| CN105185829B (zh) * | 2015-08-28 | 2019-02-12 | 深圳深爱半导体股份有限公司 | 功率晶体管及其制备方法 |
| CN109216430A (zh) * | 2017-06-30 | 2019-01-15 | 无锡华润华晶微电子有限公司 | 半导体横向变掺杂终端结构及其制备方法 |
| CN110797406A (zh) * | 2018-08-01 | 2020-02-14 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN110854180B (zh) * | 2019-11-27 | 2024-04-16 | 吉林华微电子股份有限公司 | 终端结构的制造方法、终端结构及半导体器件 |
| CN111755503A (zh) * | 2020-07-10 | 2020-10-09 | 嘉兴斯达半导体股份有限公司 | 一种可变横向掺杂的终端结构及其制作方法 |
-
2020
- 2020-10-22 CN CN202011137114.2A patent/CN112271210B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014236124A (ja) * | 2013-06-03 | 2014-12-15 | 三菱電機株式会社 | 半導体装置、半導体装置の検査方法 |
| CN104900702A (zh) * | 2015-05-08 | 2015-09-09 | 西安西奈电子科技有限公司 | 一种纵向高压半导体器件 |
| WO2018039097A1 (en) * | 2016-08-23 | 2018-03-01 | Akeso Biopharma, Inc. | Anti-ctla4 antibodies |
| CN111106168A (zh) * | 2018-10-26 | 2020-05-05 | 珠海格力电器股份有限公司 | 半导体器件的终端耐压结构、半导体器件及其制造方法 |
| CN110491779A (zh) * | 2019-08-22 | 2019-11-22 | 吉林华微电子股份有限公司 | Vld终端的制造方法及vld终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112271210A (zh) | 2021-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112271210B (zh) | 半导体功率及其制作方法 | |
| US8785306B2 (en) | Manufacturing methods for accurately aligned and self-balanced superjunction devices | |
| US20030132459A1 (en) | Edmos device having a lattice type drift region | |
| EP1908096A1 (en) | Power field effect transistor and manufacturing method thereof | |
| US20170125514A9 (en) | Manufacturing methods for accurately aligned and self-balanced superjunction devices | |
| USRE44140E1 (en) | Bipolar method and structure having improved BVCEO/RCS trade-off made with depletable collector columns | |
| CN100490062C (zh) | 半导体装置的制造方法 | |
| CN105321824A (zh) | 半导体装置的制造方法 | |
| CN103681861A (zh) | 半导体元件及其制造方法 | |
| JP6809218B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113644116B (zh) | 栅极与源极并联可调电阻型超结功率器件及其制造方法 | |
| CN111785633B (zh) | Ldmos器件的制备方法和ldmos器件 | |
| JP6005903B2 (ja) | 半導体装置の製造方法 | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| CN106384718B (zh) | 一种中高压沟槽型mosfet器件的制作方法及结构 | |
| KR860001586B1 (ko) | 반도체장치 및 제조방법 | |
| CN107658335B (zh) | 半导体装置及其制造方法 | |
| CN216213468U (zh) | 半导体结构 | |
| US6403438B1 (en) | Process for manufacturing a resistive structure used in semiconductor integrated circuits | |
| CN109004019B (zh) | 功率器件及其制造方法 | |
| CN218996725U (zh) | 新型SiC MOSFET器件 | |
| CN216450645U (zh) | 半导体结构 | |
| CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
| JPH11191624A (ja) | 高電圧電力素子の製造方法 | |
| KR100777158B1 (ko) | 저전압용 바렉터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |