JP2014236124A - 半導体装置、半導体装置の検査方法 - Google Patents

半導体装置、半導体装置の検査方法 Download PDF

Info

Publication number
JP2014236124A
JP2014236124A JP2013117155A JP2013117155A JP2014236124A JP 2014236124 A JP2014236124 A JP 2014236124A JP 2013117155 A JP2013117155 A JP 2013117155A JP 2013117155 A JP2013117155 A JP 2013117155A JP 2014236124 A JP2014236124 A JP 2014236124A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
field plate
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013117155A
Other languages
English (en)
Inventor
藤井 亮一
Ryoichi Fujii
亮一 藤井
成人 本田
Naruto Honda
成人 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013117155A priority Critical patent/JP2014236124A/ja
Publication of JP2014236124A publication Critical patent/JP2014236124A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】本発明は、終端構造におけるリーク電流の発生位置を迅速かつ正確に特定できる半導体装置と半導体装置の検査方法を提供することを目的とする。【解決手段】基板40と、該基板に形成されたセル構造12と、該基板に、該セル構造を囲むように形成された終端構造16とを備え、該終端構造は、該基板の上に形成された複数の金属部28を備える。該複数の金属部は、平面視で該セル構造を囲む同心円状に形成され、かつ平面視で凹部と凸部が交互に並んだ形状であることを特徴とする。【選択図】図1

Description

本発明は、セル構造とセル構造の周りに形成された終端構造を備えた半導体装置、及びその半導体装置の検査方法に関する。
半導体装置の耐圧保持を目的に、主電流を流すセル構造の周囲に終端構造を形成することがある。特許文献1には、終端構造に2層のフィールドプレートを有する半導体装置が開示されている。これらのフィールドプレートは、終端構造における電界分布を略均等とするために設けられている。
特開2010−245281号公報
半導体装置に定格電圧を印加したときに、終端構造においてリーク電流が発生することがある。リーク電流が発生している位置を迅速かつ正確に特定する必要がある。
本発明は、上述のような課題を解決するためになされたもので、終端構造におけるリーク電流の発生位置を迅速かつ正確に特定できる半導体装置と半導体装置の検査方法を提供することを目的とする。
本願の発明に係る半導体装置は、基板と、該基板に形成されたセル構造と、該基板に、該セル構造を囲むように形成された終端構造とを備え、該終端構造は、該基板の上に形成された複数の金属部を備え、該複数の金属部は、平面視で該セル構造を囲む同心円状に形成され、かつ平面視で凹部と凸部が交互に並んだ形状であることを特徴とする。
本願の発明に係る半導体装置の検査方法は、基板と、該基板に形成されたセル構造と、該基板に、該セル構造を囲むように形成された終端構造と、平面視で該セル構造を囲む同心円状に形成された該終端構造の一部である複数の金属部と、該基板の裏面に形成された裏面電極と、を備えた半導体装置の、該裏面電極を除去する工程と、該終端構造の該基板の上に平面視で凹部と凸部が交互に並んだ形状で形成された該複数の金属部を、該基板の裏面側から見たパターン像を生成する工程と、該半導体装置に定格電圧を印加して該終端構造のリーク電流を発生させつつ、該基板の裏面側から見た該リーク電流による発光部分が示された発光像を生成する工程と、該パターン像と該発光像を重ね合わせて、該凹部と該凸部を基準として該発光部分の位置を特定する工程と、を備えたことを特徴とする。
本発明によれば、終端構造の複数の金属部に凹部と凸部を設けたので、終端構造におけるリーク電流の発生位置を迅速かつ正確に特定できる。
本発明の実施の形態1に係る半導体装置の平面図である。 第1上部フィールドプレートの一部を拡大した斜視図である。 上部フィールドプレートの一部平面図である。 図1のIV−IV破線における断面図である。 図1のV−V破線における断面図である。 パターン像を示す図である。 発光像を示す図である。 図6のパターン像と図7の発光像を重ね合わせた図である。 図8の破線で囲まれた領域で取得したパターン像と発光像を重ね合わせた図である。 半導体装置の表面全体を表示した平面図に、発光部分を追加した図である。 図10の発光部分を含む部分についての断面図である。 本発明の実施の形態2に係る上部フィールドプレートの平面図である。 本発明の実施の形態3に係る上部フィールドプレートの平面図である。
本発明の実施の形態に係る半導体装置と半導体装置の検査方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置10の平面図である。この半導体装置10はIGBT(Insulated Gate Bipolar Transistor)チップで形成されている。この半導体装置10は主電流を流すセル構造12を備えている。セル構造12の主電流を制御するためのゲート駆動信号はゲートパッド14から供給される。
セル構造12を囲むように終端構造16が形成されている。終端構造16は、第1上部フィールドプレート20、第2上部フィールドプレート22、第3上部フィールドプレート24、及び第4上部フィールドプレート26を備えている。第1〜第4上部フィールドプレート20、22、24、26をまとめて上部フィールドプレート28と称する。上部フィールドプレート28は例えばAlで形成されている。
上部フィールドプレート28は、平面視でセル構造12を囲む同心円状に形成されている。上部フィールドプレート28を構成する各フィールドプレートは、平面視で凹部と凸部が交互に並んだ形状となっている。例えば第1上部フィールドプレート20は凹部20aと凸部20bが交互に並んだ形状となっている。上部フィールドプレート28の外側に第5上部フィールドプレート30が形成されている。終端構造16のうち、第1上部フィールドプレート20も第5上部フィールドプレート30も形成されていない部分には絶縁層32が露出している。
図2は、第1上部フィールドプレート20の一部を拡大した斜視図である。第1上部フィールドプレート20の凹部20aの幅L1と凸部20bの幅L2は等しくなっている。図3は、上部フィールドプレート28の一部平面図である。
図4は、図1の上部フィールドプレートの凹部を通るように引かれたIV−IV破線における断面図である。半導体装置10はn型の基板40を備えている。基板40にセル構造12と終端構造16が形成されている。終端構造16は、基板40の表面側に形成されたp型のリサーフ(REduced SURface Field)層42を備えている。基板40の表面側のうちセル構造12側にはp型のウェル領域44が形成されている。基板40の表面側のうちセル構造12と反対側にはn型のチャネルストッパ46が形成されている。
リサーフ層42の上には、例えばSiOで形成された絶縁層32が形成されている。絶縁層32の中には第1下部フィールドプレート50、第2下部フィールドプレート52、第3下部フィールドプレート54、及び第4下部フィールドプレート56が埋め込まれている。第1〜第4下部フィールドプレートをまとめて下部フィールドプレート58と称する。下部フィールドプレート58はポリシリコンで形成されている。下部フィールドプレート58は平面視でセル構造12を囲む同心円状の形状を有している。
絶縁層32の上に上部フィールドプレート28と第5上部フィールドプレート30が形成されている。第1上部フィールドプレート20はウェル領域44と接している。第5上部フィールドプレート30はチャネルストッパ46と接している。半導体装置10の表面には半導体装置10を保護するために例えばSiNでパッシベーション膜60が形成されている。なお、断面図以外の図についてはパッシベーション膜60を省略している。
下部フィールドプレート58と上部フィールドプレート28は平面視で一部が重なっている。例えば、第1下部フィールドプレート50と第1上部フィールドプレート20の凹部20aは平面視で長さLaだけ重なっている。また、第1下部フィールドプレート50と第2上部フィールドプレート22は平面視で長さLaだけ重なっている。第2〜第5上部フィールドプレートと第2〜第4下部フィールドプレートについても同様である。
セル構造12について簡単に説明する。セル構造12にはトレンチゲート70が形成されている。トレンチゲート70はゲート絶縁膜72に覆われている。ゲート絶縁膜72に接するようにエミッタ層74とチャネル層76が形成されている。
基板40の裏面側にはn型のバッファ層80とp型のコレクタ層82が形成されている。コレクタ層82の裏面には金属で裏面電極84が形成されている。
図5は、図1の上部フィールドプレートの凸部を通るように引かれたV−V破線における断面図である。第1下部フィールドプレート50と第1上部フィールドプレート20の凸部20bは平面視で長さLbだけ重なっている。LbはLaより大きい。他の凸部についても同様である。このように、上部フィールドプレートの凸部と下部フィールドプレートの重なり量は、上部フィールドプレートの凹部と下部フィールドプレートの重なり量より大きい。
本発明の実施の形態1に係る半導体装置10の検査方法について説明する。この検査方法は、定格電圧を印加した半導体装置10の終端領域でリーク電流が生じていると疑われる場合に、発光解析を利用して当該リーク電流の発生位置を特定するものである。
まず、除去工程を実施し、裏面電極84を除去する。本発明の実施の形態1に係る半導体装置10の検査方法では、リーク電流の発生位置における微弱な発光を基板の裏面側から検出する。しかし、基板40の裏面側に金属で形成された裏面電極84があると裏面電極84が光を遮断して発光を検出できないので、裏面電極84を除去する。
次いで、パターン像生成工程を実施し、パターン像を生成する。パターン像生成工程では、まず基板40の裏面が上を向くように半導体装置10を裏返す。そして、基板40の裏面側から基板40を透過する光を照射することで光学反射像であるパターン像を生成する。図6は、パターン像を示す図である。
次いで、発光像生成工程を実施し、発光像を生成する。発光像生成工程では、半導体装置10に定格電圧を印加して終端構造のリーク電流を発生させつつ、基板40の裏面側から見たリーク電流による発光部分を検出する。これにより、発光部分が示された発光像を生成する。図7は、発光部分100が示された発光像を示す図である。このような発光像は、例えば高感度光検出顕微鏡等で半導体装置10を裏面側から撮影して得られる。
次いで、パターン像と発光像を重ね合わせる。図8は、図6のパターン像と図7の発光像を重ね合わせた図である。図8により、リーク電流による発光部分の大まかな位置を把握することができる。しかし発光部分の位置の詳細な絞込みはできない。そこで、図8の破線で囲まれた領域に限定して再度発光解析(パターン像の生成と発光像の生成)を実施する。つまり、再度パターン像生成工程を実施して、図8の破線で囲まれた領域についてのパターン像を得る。また、再度発光像生成工程を実施して、図8の破線で囲まれた領域についての発光像を得る。
図9は、図8の破線で囲まれた領域で取得したパターン像と発光像を重ね合わせた図(以後、重ね合わせ図と称する)である。光学反射像であるパターン像には、金属の形状が表示されシリコンは表示されない。つまり、パターン像には金属で形成された上部フィールドプレート28と第5上部フィールドプレート30は表示される。ポリシリコンで形成された下部フィールドプレート58はシリコンであるものの単結晶ではないため光が半透過する。従ってパターン像には下部フィールドプレート58の形状が表示される。コレクタ層82、バッファ層80、基板40、ウェル領域44、リサーフ層42、チャネルストッパ46、及び絶縁層32はシリコンで形成されているのでパターン像に表示されない。
従って、パターン像では3つの領域が表示される。第1の領域は、上部フィールドプレート28(第1〜第4上部フィールドプレート20、22、24、26)と第5上部フィールドプレート30が表示された領域である。第2の領域は、下部フィールドプレート58(第1〜第4下部フィールドプレート50、52、54、56)が表示された領域である。
第3の領域は、平面視で下部フィールドプレート58と上部フィールドプレート28が重なる部分及び下部フィールドプレート58と第5上部フィールドプレート30が重なる部分である。図9において第3の領域は黒っぽく表示されている。上部フィールドプレートの凹部と凸部は、下部フィールドプレートの直上に形成されているので、第3の領域に属する。
次いで、図9の凹部と凸部等を基準として発光部分100の位置を特定する。この工程を特定工程と称する。特定工程では、発光部分の横方向位置と縦方向位置を特定する。終端領域を直線部Aと角部Bに分けると、発光部分100は直線部Aに位置している。従って直線部Aの上部フィールドプレートを目印に発光部分100の位置を特定する。
発光部分100の横方向位置は、縦方向に伸びた上部フィールドプレート28を目印に特定する。具体的には、発光部分100の横方向位置は、第3上部フィールドプレート24の凸部にあることが分かる。縦方向位置は、第3上部フィールドプレート24の凹部と凸部を目印に特定する。具体的には、発光部分100の縦方向位置は、直線部Aの下(直線部Aと角部Bの境界、以後単に境界と称する)から数えて5個目の凸部である。
ところで、図9は図1の半導体装置10を裏返した状態で得られたパターン像と発光像を重ね合わせた図なので、図1と図9では左右が反転している。そのため、図9を左右反転させることで、半導体装置10を表面から見たときにどの位置に発光部分があるのかが分かる。図10は、半導体装置10の表面全体を表示した平面図に、図9の発光部分100の位置を左右反転させて表示した図である。図10から、半導体装置10を表面から見たときの発光部分100は、右側の直線部Aにおける第3上部フィールドプレート24の境界から5個目の凸部にあることが分かる。なお、図10から発光部分を詳細に特定できない場合は、図9から得られる詳細位置に基づいて発光部分の詳細位置を特定する。
このように、同心円状にセル構造12を囲む第1〜第4上部フィールドプレート20、22、24、26を形成したので発光部分の横方向位置を特定できる。また、上部フィールドプレート28を平面視で凹部と凸部を有するように形成したので凹部と凸部の数をカウントすることで、発光部分の縦方向位置を特定できる。従って、リーク電流の発生位置を迅速かつ正確に特定できる。
図11は、図10の発光部分100を含む部分についての断面図である。図11における破線で囲まれた領域でリークが発生しているので、この部分を物理解析の対象として具体的なリーク電流の発生原因を究明する。本発明の実施の形態1に係る半導体装置10の検査方法は上記のとおりである。
ところで、上部フィールドプレートに凹部と凸部がない場合、重ね合わせ図から発光部分の縦方向位置を特定できない。そのため、発光像生成工程で用いた装置の座標系と物理解析装置の座標系の照合が必要となる。よって、解析の迅速性が損なわれる。また、照合精度が低い場合はリーク電流の発生位置の特定が不正確になる。
また、上部フィールドプレートに凹部と凸部がない場合のリーク電流の発生位置の特定方法として、発光箇所周辺にレーザーマーキングを施すことが考えられる。しかし、レーザ光によって破壊された部分でリーク電流が生じ、本来物理解析すべき部分とレーザ光によって破壊された部分の判別ができなくなる問題があった。
しかし、本発明の実施の形態1に係る半導体装置10の検査方法によれば、上部フィールドプレート28の形状(凹部と凸部)を目印として、迅速かつ正確に発光部分100の位置を特定できる。
ここで、裏面電極84を除去する意義について説明する。終端構造16の表面側にはアルミニウムで上部フィールドプレート28が形成され、終端構造16の裏面側には裏面電極84が形成されている。そのため、パターン像と発光像を得るためには、上部フィールドプレート28か裏面電極84を除去しなければならない。
仮に上部フィールドプレート28を除去した場合、定格電圧を印加したときのリサーフ層42の電界分布が上部フィールドプレート28除去前と比べて変化してしまう。電界分布の変化が新たなリーク電流を生じさせる可能性がある。従って、上部フィールドプレート28は除去すべきではない。
一方、裏面電極84を除去した場合、定格電圧を印加したときのリサーフ層42の電界分布は裏面電極84除去前と比べて変化しない。従って、裏面電極84を除去することにより新たなリークの発生を回避して半導体装置10を検査できる。
本発明の実施の形態1に係る半導体装置10の重要な特徴は、終端構造において、平面視で凹部と凸部が交互に並んだ形状を有する「複数の金属部」を平面視でセル構造を囲む同心円状に形成したことである。凹部と凸部があることで複数の金属部の長さ方向の位置を特定できる。また、複数の金属部を同心円状に形成することで複数の金属部の幅方向の位置を特定できる。従って、上記の複数の金属部により、発光部分の位置特定に適したパターン像を生成することができる。
本発明の実施の形態1ではそのような「複数の金属部」として上部フィールドプレート28を用いたが、上部フィールドプレート28以外の部分を上記の「複数の金属部」としてもよい。要するに、上記の複数の金属部があれば、それがフィールドプレートでなくても本発明の効果が得られる。
本発明の実施の形態1に係る半導体装置10の終端構造16はリサーフ層42を備えたが、終端構造として、例えばVLD(Variation of Lateral Doping)構造又はフラットリサーフ構造を採用してもよい。
凹部の幅L1と凸部の幅L2は等しくなくても良い。凹部と凸部の幅は、どの程度の精度で発光部分の位置を特定すべきかを考慮して適宜定める。半導体装置は、IGBTチップに限定されず、例えばPN接合により整流を行うダイオード又はMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等でも良い。
また、半導体装置はチップに限らず、例えば複数のIGBTチップが形成されたウエハでもよい。半導体装置の構成要素の導電型は適宜反転させても良い。パターン像生成工程の前に発光像生成工程を実施しても良い。なお、これらの変形は以下の実施の形態に係る半導体装置と半導体装置の検査方法にも応用できる。
実施の形態2.
本発明の実施の形態2に係る半導体装置と半導体装置の検査方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図12は、本発明の実施の形態2に係る上部フィールドプレート28の平面図である。上部フィールドプレート28の凹部と凸部の幅は、上部フィールドプレート28の周方向に沿って不規則に変化している。つまり凹部と凸部の幅は不均一で規則性がない。また、ある凹部又は凸部を基準としたときに、その凹部又は凸部の周囲の上部フィールドプレート28のパターンは特異な唯一無二のパターンとなっている。
本発明の実施の形態2に係る半導体装置の検査方法では、図8に対応する重ね合わせ図から、大まかな発光部分の位置と当該発光部分の周囲の上部フィールドプレート28のパターンを記録する。ここで記録されたパターンを記録パターンと称する。次いで、半導体装置の表面側から記録パターンを探して、発光部分を特定する。
本発明の実施の形態2に係る半導体装置と半導体装置の検査方法によれば、実施の形態1のように上部フィールドプレート28の凹部と凸部をカウントする必要がないので、迅速にリーク電流の発生位置を特定できる。また、唯一無二のパターンである記録パターンから一義的に発光部分の位置を特定できるので正確に発光部分の位置を特定できる。
実施の形態3.
本発明の実施の形態3に係る半導体装置と半導体装置の検査方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図13は、本発明の実施の形態3に係る上部フィールドプレートの平面図である。第5上部フィールドプレート150は最もセル構造12側の上部フィールドプレートである。第5上部フィールドプレート150はウェル領域44に接続される。第1〜第4上部フィールドプレートの凹部と凸部は上部フィールドプレート28の内周側(セル領域側)に形成されている。
実施の形態1では上部フィールドプレート28の外周側に凹部と凸部を形成したが、図13のように上部フィールドプレートの内周側に凹部と凸部を形成してもよい。なお、上記の各実施の形態に係る半導体装置と半導体装置の検査方法の特徴を適宜に組み合わせても良い。
10 半導体装置、 12 セル構造、 14 ゲートパッド、 16 終端構造、 20 第1上部フィールドプレート、 20a 凹部、 20b 凸部、 22 第2上部フィールドプレート、 24 第3上部フィールドプレート、 26 第4上部フィールドプレート、 28 上部フィールドプレート、 30 第5上部フィールドプレート、 32 絶縁層、 40 基板、 42 リサーフ層、 44 ウェル領域、 46 チャネルストッパ、 50 第1下部フィールドプレート、 52 第2下部フィールドプレート、 54 第3下部フィールドプレート、 56 第4下部フィールドプレート、 58 下部フィールドプレート、 100 発光部分

Claims (7)

  1. 基板と、
    前記基板に形成されたセル構造と、
    前記基板に、前記セル構造を囲むように形成された終端構造とを備え、
    前記終端構造は、前記基板の上に形成された複数の金属部を備え、
    前記複数の金属部は、平面視で前記セル構造を囲む同心円状に形成され、かつ平面視で凹部と凸部が交互に並んだ形状であることを特徴とする半導体装置。
  2. 前記複数の金属部の周方向に沿って、前記凹部と前記凸部の幅が不規則に変化したことを特徴とする請求項1に記載の半導体装置。
  3. 前記凹部及び前記凸部は、前記複数の金属部の内周側又は外周側に形成されたことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記終端構造は、
    前記基板の表面側に形成されたリサーフ層と、
    前記リサーフ層の上に形成された絶縁層と、
    前記絶縁層の中にポリシリコンで形成された、平面視で前記セル構造を囲む同心円状の形状を有する複数の下部フィールドプレートと、
    前記複数の金属部として、前記絶縁層の上に形成された上部フィールドプレートと、を有し、
    前記下部フィールドプレートと前記上部フィールドプレートは平面視で一部が重なることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 前記凹部と前記凸部は前記下部フィールドプレートの直上に形成されたことを特徴とする請求項4に記載の半導体装置。
  6. 前記終端構造は、VLD構造又はフラットリサーフ構造であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  7. 基板と、前記基板に形成されたセル構造と、前記基板に、前記セル構造を囲むように形成された終端構造と、平面視で前記セル構造を囲む同心円状に形成された前記終端構造の一部である複数の金属部と、前記基板の裏面に形成された裏面電極と、を備えた半導体装置の、前記裏面電極を除去する工程と、
    前記終端構造の前記基板の上に平面視で凹部と凸部が交互に並んだ形状で形成された前記複数の金属部を、前記基板の裏面側から見たパターン像を生成する工程と、
    前記半導体装置に定格電圧を印加して前記終端構造のリーク電流を発生させつつ、前記基板の裏面側から見た前記リーク電流による発光部分が示された発光像を生成する工程と、
    前記パターン像と前記発光像を重ね合わせて、前記凹部と前記凸部を基準として前記発光部分の位置を特定する工程と、を備えたことを特徴とする半導体装置の検査方法。
JP2013117155A 2013-06-03 2013-06-03 半導体装置、半導体装置の検査方法 Pending JP2014236124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013117155A JP2014236124A (ja) 2013-06-03 2013-06-03 半導体装置、半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013117155A JP2014236124A (ja) 2013-06-03 2013-06-03 半導体装置、半導体装置の検査方法

Publications (1)

Publication Number Publication Date
JP2014236124A true JP2014236124A (ja) 2014-12-15

Family

ID=52138603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013117155A Pending JP2014236124A (ja) 2013-06-03 2013-06-03 半導体装置、半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP2014236124A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003599A1 (ja) * 2017-06-29 2019-01-03 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法
CN112271210A (zh) * 2020-10-22 2021-01-26 吉林华微电子股份有限公司 半导体功率及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003306A (ja) * 2005-06-22 2007-01-11 Hamamatsu Photonics Kk 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP2007335602A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP2009288029A (ja) * 2008-05-28 2009-12-10 Toyota Motor Corp 試料作成方法とその方法を実施するための冶具
JP2010245281A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010251553A (ja) * 2009-04-16 2010-11-04 Mitsubishi Electric Corp 半導体装置
JP2011029405A (ja) * 2009-07-24 2011-02-10 Toppan Printing Co Ltd 位置識別マーク、および半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003306A (ja) * 2005-06-22 2007-01-11 Hamamatsu Photonics Kk 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム
JP2007335602A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体不良解析装置、不良解析方法、及び不良解析プログラム
JP2009288029A (ja) * 2008-05-28 2009-12-10 Toyota Motor Corp 試料作成方法とその方法を実施するための冶具
JP2010245281A (ja) * 2009-04-06 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010251553A (ja) * 2009-04-16 2010-11-04 Mitsubishi Electric Corp 半導体装置
JP2011029405A (ja) * 2009-07-24 2011-02-10 Toppan Printing Co Ltd 位置識別マーク、および半導体集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019003599A1 (ja) * 2017-06-29 2019-01-03 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法
JP2019011968A (ja) * 2017-06-29 2019-01-24 浜松ホトニクス株式会社 デバイス解析装置及びデバイス解析方法
EP3647799A4 (en) * 2017-06-29 2021-04-07 Hamamatsu Photonics K.K. DEVICE ANALYSIS APPARATUS AND DEVICE ANALYSIS METHOD
US11460497B2 (en) 2017-06-29 2022-10-04 Hamamatsu Photonics K.K. Device analysis apparatus and device analysis method
CN112271210A (zh) * 2020-10-22 2021-01-26 吉林华微电子股份有限公司 半导体功率及其制作方法
CN112271210B (zh) * 2020-10-22 2023-04-21 吉林华微电子股份有限公司 半导体功率及其制作方法

Similar Documents

Publication Publication Date Title
JP7396425B2 (ja) 半導体装置
CN103926264B (zh) 栅氧化层失效点的定位方法
US10910319B2 (en) Method of manufacturing semiconductor device
JP2010219258A (ja) 半導体装置
JP2013183143A (ja) 半導体装置を製造する方法、及び、半導体装置
CN103094253B (zh) 一种栅极氧化层测试结构
US9431348B2 (en) Semiconductor device manufacturing method and manufacturing device for marking a crystal defect
US9209098B2 (en) HVMOS reliability evaluation using bulk resistances as indices
JP2014236124A (ja) 半導体装置、半導体装置の検査方法
CN102456666B (zh) 数字坐标轴及栅氧化膜可靠性测试方法
US11222851B2 (en) Method of manufacturing semiconductor device
JP7225562B2 (ja) 半導体装置
JP2017050331A (ja) 半導体装置および半導体装置の製造方法
JP4815861B2 (ja) 半導体装置のpn接合面とトレンチの底部との位置関係を評価する評価方法
CN110034098A (zh) 半导体结构及其形成方法
JP2020072162A (ja) 半導体装置の製造方法
JP2008047643A (ja) 半導体装置
JP7304827B2 (ja) 半導体装置およびクラック検出方法
JP2002141474A (ja) プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ
US20230074595A1 (en) Manufacturing method and inspection method of semiconductor device
JP2011187880A (ja) 半導体装置および測定方法
US11183387B2 (en) Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device
JP2006203151A (ja) 半導体素子の濃度評価方法
JP2023147754A (ja) 半導体装置の製造方法、及び、半導体装置用の外観検査装置
JP6971082B2 (ja) 半導体装置の検査方法、半導体装置の製造方法、及び検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160412