JP2006203151A - 半導体素子の濃度評価方法 - Google Patents

半導体素子の濃度評価方法 Download PDF

Info

Publication number
JP2006203151A
JP2006203151A JP2005060949A JP2005060949A JP2006203151A JP 2006203151 A JP2006203151 A JP 2006203151A JP 2005060949 A JP2005060949 A JP 2005060949A JP 2005060949 A JP2005060949 A JP 2005060949A JP 2006203151 A JP2006203151 A JP 2006203151A
Authority
JP
Japan
Prior art keywords
layer
parallel
concentration
polishing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005060949A
Other languages
English (en)
Inventor
Yasuhisa Soma
康久 相馬
Susumu Iwamoto
進 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005060949A priority Critical patent/JP2006203151A/ja
Publication of JP2006203151A publication Critical patent/JP2006203151A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】縦型超接合半導体素子に設けられたストライプ状の並列pn層の各p層およびn層の実効濃度を知ること。
【解決手段】縦型超接合半導体素子の厚さと同程度に素子の幅をストライプと平行方向に薄くして評価素子5を作製する。評価素子5の厚さ方向の辺を下にして、評価素子5の並列pn層2の幅が拡大するように、評価素子5を斜めに研磨する。斜め研磨により露出した研磨面4に対して広がり抵抗測定装置を用いて濃度評価を行う。
【選択図】 図11

Description

この発明は、MOSFET(絶縁ゲート型電界効果トランジスタ)、IGBT(絶縁ゲート型バイポーラトランジスタ)またはバイポーラトランジスタなどに適用可能で、高耐圧化と大電流容量化が両立する半導体素子の濃度評価方法に関する。
一般に半導体素子は、片面のみに電極部を持つ横型素子と、両面に電極部を持つ縦型素子とに大別できる。縦型素子は、オン時にドリフト電流が流れる方向と、オフ時に逆バイアス電圧による空乏層が延びる方向とが、ともに基板の厚み方向(縦方向)である。例えば、通常のプレーナ型のnチャネル縦型MOSFETでは、高抵抗のn-ドリフト層の部分は、MOSFETがオン状態のときは縦方向にドリフト電流を流す領域として働き、オフ状態のときは空乏化して耐圧を高める働きをする。
この高抵抗のn-ドリフト層の厚さを薄くする、すなわち電流経路長を短くすることは、オン状態ではドリフト抵抗が低くなるので、MOSFETの実質的なオン抵抗(ドレイン−ソース間抵抗)を下げる効果をもたらす。しかし、オフ状態ではpベース領域とn-ドリフト層との間のpn接合から拡張するドレイン−ベース間空乏層の拡張幅が狭くなるため、空乏電界強度がシリコンの最大(臨界)電界強度に速く達することになる。つまり、ドレイン−ソース電圧が素子耐圧の設計値に達する前に、ブレークダウンが生じるため、耐圧(ドレイン−ソース電圧)が低下してしまう。
逆に、n-ドリフト層を厚く形成すると、高耐圧化を図ることができるが、必然的にオン抵抗が大きくなるので、オン損失が増す。このように、オン抵抗(電流容量)と耐圧との間にはトレードオフ関係がある。この関係は、ドリフト層を持つIGBT、バイポーラトランジスタおよびダイオードなどの半導体素子においても同様に成立することが知られている。また、オン時にドリフト電流が流れる方向と、オフ時に逆バイアス電圧による空乏層が延びる方向とが異なる横型素子でも同様である。この問題に対する解決法として、ドリフト層を、不純物濃度を高めたn型の領域とp型の領域を交互に配置した並列pn層とした半導体素子(以下、「超接合半導体素子」とする)が公知である。
超接合半導体素子と通常のプレーナ型のnチャネル縦型MOSFETとの構造上の違いは、ドリフト部が一様で単一の導電型層(不純物拡散層)ではなく、縦型層状のn型のドリフト領域と縦型層状のp型の仕切領域を交互に接合した並列pn構造で構成されるということである。この構造では、並列pn構造の不純物濃度が高くても、オフ状態では並列pn構造の縦方向に配向する各pn接合から空乏層がその横方向双方に拡張し、ドリフト部全体が空乏化するため、高耐圧化を図ることができる。
このような超接合半導体素子において、オン抵抗と耐圧は並列pn層のチャージバランスにより決定される。すなわち、並列pn層のp層およびn層のそれぞれの実効濃度がオン抵抗と耐圧に影響する。従って、並列pn層のp層およびn層の実効濃度を把握することは重要である。特に縦型超接合半導体素子においては、縦方向(素子の厚さ方向)に電流を流すため、並列pn層のp層およびn層は、素子の表面側から裏面側へ向かって伸びている。従って、素子の深さ方向の実効濃度プロファイルを把握することは非常に難しい。
半導体の不純物濃度プロファイルを測定する方法として、半導体のエッチング量がそのドーパント濃度に依存するようなエッチング液で半導体の所望の部位をエッチングした後、エッチング部位を充填剤によって充填し、かつこの充填剤を半導体から取り外してレプリカを形成し、このレプリカを透過させた電子線の強度に基づいてドーパントの濃度プロファイルを測定する方法が提案されている(例えば、特許文献1参照。)。
また、シリコン半導体基板を透過型電子顕微鏡で観察が可能な程度の厚さの第1の薄膜に切り出し、フッ酸と硝酸からなる混合液を用いて第1の薄膜をエッチングして、シリコン半導体基板中の不純物濃度分布に対応して膜厚が変化した第2の薄膜にし、透過型電子顕微鏡を用いてなど厚干渉縞観察法により第2の薄膜の膜厚を測定することによってシリコン半導体基板中の不純物濃度分布を求める方法が提案されている(例えば、特許文献2参照。)。これらはいずれも縦型超接合半導体素子の深さ方向の実効濃度プロファイルを測定するのには適さない。
一般に、超接合半導体素子の濃度評価には2次イオン質量分析法(SIMS)が用いられる。図35に縦型超接合デバイスの断面構造を示す。ここでは簡単のため、ダイオード構造を示す。図35において、符号1はn型領域であり、符号2はn層2aとp層2bが交互に接合されてなる並列pn層であり、符号3はp型領域である。図36に、図35に示す縦型超接合ダイオードのA1−A2方向の実効的な濃度プロファイルNeffと、このような実効的な濃度プロファイルNeffとなるためのn型ドーパントの濃度Nnおよびp型ドーパントの濃度Npの各プロファイルを示す。
図36に示すようなプロファイルが並列pn層2全体で構成されている場合に、その濃度評価をSIMSで行った場合に得られる濃度プロファイルを図37に示す。なお、図37においては、一点鎖線で囲む部分のn型ドーパントの濃度Nnとp型ドーパントの濃度Npは同じであり、それらのプロファイルを示す二つの線は本来重なってしまうが、図を見やすくするため、ずらしてある。
図37に示すように、SIMSによる評価では、深さ方向の平均のプロファイルが得られるが、並列pn層2の主面に平行な方向での濃度プロファイルは得られない。その理由は、以下の通りである。SIMSによる評価では、測定感度を向上させるため、比較的広い領域、例えば50〜100μm四方の広い領域で測定を行う。この場合、並列pn層2の繰り返し周期よりも測定領域が広いため、p層2b中に拡散したn型領域1のドーパントとなる原子や、n層2a中に拡散したp型領域3のドーパントとなる原子の濃度評価を行うことになる。
つまり、p層2b中に拡散したn型領域1のドーパントとなる原子とn層2a中に拡散したp型領域3のドーパントとなる原子の密度、すなわち濃度を測定することになるため、オン時に電流が流れる部分(nチャネル型素子の場合にはn型領域)の実効的な濃度、およびオン時に電流が流れない部分(nチャネル型素子の場合にはp型領域)の実効的な濃度を評価することができない。また、深さ方向の濃度分布を得ることができない。
特開平11−67859号公報 特開2001−156137号公報
一様に拡散されたウェーハや半導体領域の、表面に平行な深さ方向への濃度プロファイルを求める方法として、広がり抵抗測定装置(SR測定装置)を用いる方法がある。しかし、並列pn層2が深さ方向に構成された縦型超接合半導体素子に対して通常の広がり抵抗測定装置による濃度評価を行っても、並列pn層2で構成される初期状態での空乏層が存在するため、広がり抵抗(SR)の測定値が高くなってしまう。従って、正確な測定を行うことはできない。
この発明は、上述した従来技術による問題点を解消するため、縦型超接合半導体素子に設けられたストライプ状(短冊状)の並列pn層の各p層およびn層の実効濃度を知ることができる半導体素子の濃度評価方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本発明者らは以下のような検討を行った。図1は、縦型超接合デバイスを斜めに研磨し、その研磨面に対して広がり抵抗測定装置により広がり抵抗を測定することによって濃度評価を行った場合の濃度プロファイルを示す図である。図1において、プロファイルを示す線のうち中央の平坦な部分は並列pn層のプロファイルであり、その左側の濃度が減少している部分は表面のp型領域のプロファイルであり、右側の濃度が増加している部分は裏面のn型領域からドーパントとなる原子が拡散している領域のプロファイルであり、さらに右側の平坦な部分は裏面のn型領域のプロファイルである。
図2は、縦型超接合半導体素子の構造を示す鳥瞰図であり、同図に示すように縦型超接合半導体素子では、その厚さ方向よりも幅および奥行き方向が広い。なお、図2では、図を見やすくするため、並列pn層2のp層2bの端面をハッチングを付して示している。図1に示す濃度プロファイルが得られる斜め研磨方法と広がり抵抗測定の方向を図3および図4に示す。図3には、図2に示す縦型超接合半導体素子の一部分を取り出した研磨前の状態と斜めに研磨する際の研磨面4が示されている。図4には、図3に示す研磨面4で縦型超接合半導体素子を斜めに研磨した後の状態が示されている。このときの斜め研磨の角度をθとする。
例えば、同じ構造が研磨面4のすべてで確保できる場合、研磨角θを5度44分とすると、次の(1)式が成り立つ。従って、(2)式より構造の長さは10倍の長さに換算される。
sin(5度44分)=[図3での深さ]÷[図4の研磨面での長さ] ・・・(1)
[図4の研磨面での長さ]=[図3での深さ]÷sin(5度44分) ・・・(2)
従って、図3のp型領域3の深さが5μmの場合、研磨面4では、p型領域3の深さが50μmになる。もちろん、並列pn層2の長さも10倍になる。図4に示す斜め研磨後の研磨面4に対して例えば5μmピッチで広がり抵抗を測定すると、実デバイス(図3)の深さ方向のプロファイル上では0.5μm刻みで濃度を評価することができることになる。
これに対して、並列pn層2の領域ではpn接合をまたいで測定を行うため、高抵抗な空乏層が存在することにより、広がり抵抗は大きくなる。それゆえ、正確な濃度は得られない。さらに、広がり抵抗測定では、通常、測定端子間の距離は100μm程度である。それゆえ、並列pn層2の各p層2bおよびn層2aの幅が例えば5μmの場合には、p層2bとn層2aを10個ずつまたぐことになる。これも正確な並列pn層2の測定を困難にしている要因の1つである。
この改善方法として、図3の研磨方向に対して素子を90度回転させた方向での斜め研磨が考えられる。この模式図を図5に示す。これを図5に示す研磨面4で研磨することにより、図6に示すような構造の端面が得られる。これについて、研磨角θを例えば5度44分として研磨した際の実際の縮尺に近い図は、図7に示すようになる。図7に示すように、並列pn層2の繰り返し周期は現われるものの、その繰り返し周期は1/cosθ倍されるのみなので、ほとんど並列pn層2の幅は拡大されない。
例えば研磨角θが5度44分の場合には、並列pn層2の各層2a,2bの幅が例えば5μmの場合には、1.005倍程度にしかならず、5.02μm程度でしかない。これに対して5μmピッチで広がり抵抗測定を行った場合、p層2bとn層2aの濃度の測定は可能であるが、100μmの端子間隔で5μm幅の部分に両端子を接触させることは非常に困難である。例えば、研磨面4がずれた場合(図7に示す研磨面4の左側の部分が奥になった場合など)には、p層2bの研磨面を出しているとしている箇所がn層2aに変わる場合もある。このような場合には、先に示す図4のように空乏層をまたいでしまうため、正確な濃度測定はできない。
また、例え研磨面4にすべてのp層2bが現われていたとしても、空乏層に端子が接触しないようにするのは非常に困難である。例えば、図7に示す研磨面4に対して測定ができた場合には、図8のような濃度プロファイルとなる。従って、並列pn層2の深さ方向の平均濃度は測定できるが、pn接合付近の濃度を測定することはできない。本発明者らは、以上のような検討結果に基づいて、並列pn層2のp層2bとn層2aの境界付近の実効濃度を測定することを可能とするために鋭意研究を重ね、本発明を完成するに至った。
請求項1の発明にかかる半導体素子の濃度評価方法は、第1の主面と第2の主面の間に低抵抗層と、第1導電型領域と第2導電型領域とを交互に配置したストライプ状の並列pn層とを備える半導体素子の実効的な濃度を評価するにあたって、素子の厚さと同程度に素子の幅をストライプと平行方向に薄くして評価素子を得る工程と、前記評価素子の並列pn層の幅が拡大するように斜め研磨を行う工程と、前記斜め研磨により露出した研磨面に対して広がり抵抗測定装置を用いて濃度評価を行う工程と、を含むことを特徴とする。
また、請求項2の発明にかかる半導体素子の濃度評価方法は、請求項1に記載の発明において、前記評価素子の厚さをTとし、前記第1の主面から前記低抵抗層までの深さ方向の前記並列pn層の長さをDとし、ストライプ状の前記並列pn層の長さをLとし、前記並列pn層のp層およびn層の幅をそれぞれWpおよびWnとし、ストライプと平行方向に薄くした前記評価素子の幅をWとし、前記第1の主面または前記第2の主面と前記斜め研磨により露出する研磨面とのなす角度のうち鋭角となる角度を(90°−θ)とするとき、(Wn+Wp)/D<tanθ<W/Dであることを特徴とする。
また、請求項3の発明にかかる半導体素子の濃度評価方法は、第1の主面と第2の主面の間に低抵抗層と、第1導電型領域と第2導電型領域とを交互に配置したストライプ状の並列pn層とを備える半導体素子の実効的な濃度を評価するにあたって、評価素子となる半導体素子の並列pn層のp層またはn層が露出する研磨前の端面が、該端面の研磨後に露出する研磨面に対して所望の角度で傾くように前記第1の主面または前記第2の主面を支持した状態で、該評価素子の前記端面を斜め研磨して前記並列pn層の幅を拡大させる工程と、前記斜め研磨により露出した研磨面に対して広がり抵抗測定装置を用いて濃度評価を行う工程と、を含むことを特徴とする。
また、請求項4の発明にかかる半導体素子の濃度評価方法は、第1の主面と第2の主面の間に低抵抗層と、第1導電型領域と第2導電型領域とを交互に配置したストライプ状の並列pn層とを備える半導体素子の実効的な濃度を評価するにあたって、素子の幅をストライプと平行方向に薄くして評価素子を得る工程と、前記評価素子の並列pn層のp層またはn層が露出する研磨前の端面が、該端面の研磨後に露出する研磨面に対して所望の角度で傾くように前記第1の主面または前記第2の主面を支持した状態で、該評価素子の前記端面を斜め研磨して前記並列pn層の幅を拡大させる工程と、前記斜め研磨により露出した研磨面に対して広がり抵抗測定装置を用いて濃度評価を行う工程と、を含むことを特徴とする。
また、請求項5の発明にかかる半導体素子の濃度評価方法は、請求項3または4に記載の発明において、前記評価素子の厚さをTとし、前記第1の主面から前記低抵抗層までの深さ方向の前記並列pn層の長さをDとし、ストライプ状の前記並列pn層の長さをLとし、前記並列pn層のp層およびn層の幅をそれぞれWpおよびWnとし、前記評価素子の幅をWとし、前記斜め研磨により露出する研磨面に対して(90°−θ)の角度をなす平面を有する試料台の該平面に前記第1の主面または前記第2の主面を貼り付けた状態で前記評価素子の端面の研磨を行うとき、(Wn+Wp)/D<tanθ<W/Dであることを特徴とする。
また、請求項6の発明にかかる半導体素子の濃度評価方法は、請求項1〜5のいずれか一つに記載の発明において、前記斜め研磨により露出した研磨面に関して長さL方向に直交する2辺の長さをK1およびK2とし、K1=K2=Kである場合に、D<K×cosθ<Tであることを特徴とする。
また、請求項7の発明にかかる半導体素子の濃度評価方法は、請求項1〜5のいずれか一つに記載の発明において、前記斜め研磨により露出した研磨面に関して長さL方向に直交する2辺の長さをK_minおよびK_maxとし、K_min<K_maxである場合に、K_min×cosθ>Dであるとともに、K_max×cosθ<Tであることを特徴とする。
また、請求項8の発明にかかる半導体素子の濃度評価方法は、請求項1、2、3、4、5または7に記載の発明において、前記第1の主面と前記斜め研磨により露出した研磨面とにより形成される長さMの線分に関して、該線分と前記第1の主面中で長さ方向Lに平行な直線がなす角度のうち、狭い方の角度をαとするとき、M×sinαが、WnおよびWpのうちの小さい方の長さよりも小さいことを特徴とする。
請求項1〜8の発明によれば、深さ方向にストライプ状の並列pn層を有する超接合半導体素子について、その並列pn層の各p層およびn層の境界での濃度プロファイルがわかる。
本発明にかかる半導体素子の濃度評価方法によれば、縦型超接合半導体素子に設けられたストライプ状(短冊状)の並列pn層の各p層およびn層の実効濃度を知ることができる。それによって、オン時の実効的な濃度を算出したり、オフ時やオン時、またはゼロバイアス時(熱平衡状態)の各状態における空乏層の広がりを計算することができるという効果を奏する。また、本発明方法により得られた濃度プロファイルをシミュレーションに適用することによって、内部状態がより実デバイスに近い状態で得られる。これにより、大幅な設計期間の短縮を図ることが可能となるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体素子の濃度評価方法の好適な実施の形態を詳細に説明する。
実施の形態1.
実施の形態1は請求項1、2および6に対応する。まず、図9に示すように、図2に示す素子をストライプと平行方向に薄くして評価素子5を得る。このときの薄くする幅は、素子の厚さTと同程度である。このときの評価素子5における並列pn層2の全体の幅をWとすると、TとWがほぼ同程度となる。これは、評価素子5の厚さ方向を底辺にして斜め研磨するためである。従って、厚さ方向を底辺にし、斜め研磨が可能であれば、評価素子5における並列pn層2の全体の幅WはTよりも大きくてもよいし、小さくてもよい。さらに、並列pn層2に平行に薄くするための方法として、酸化膜やポリシリコンなどで平行がわかるような目印を作製すればよい。
次に、図10に示すように、斜め研磨を行うための所定の角度を持った試料台6に評価素子5を貼り付ける。このとき、斜め研磨後の研磨面4の一部がn型領域(n++層)1に現われるように評価素子5を貼り付ける。このようにすることで、並列pn層2のp層2bがn型領域1の第1主面側に現われたとき、並列pn層2の実効的な長さがわかる。
またこのとき、並列pn層2のp層2bおよびn層2aの幅をそれぞれWpおよびWnとし、第1主面(p型領域3の表面)からn型領域1までの深さ方向の並列pn層2の長さをDとすると、(Wn+Wp)/D<tanθとなるような角度を選ぶ。それによって、並列pn層2の各p層2bおよびn層2aの幅分が研磨により広げられ、その広げられた領域が研磨面4に必ず各1つ以上現われる。
さらに、tanθ<W/Dとなるように角度θを持った試料台6を選択することによって、必ず第1主面が研磨面に現われる。このようにすると、広がり抵抗測定時にn型領域1から最表面(第1主面)までの濃度プロファイルを得ることが可能となる。この後、図10に一点鎖線で示す研磨面4で評価素子5を研磨する。図10に示す研磨角度θは、(Wn+Wp)/D<tanθを満たす角度であることは明らかである。
このような研磨角度θでの研磨後の鳥瞰図を図11に示す。図11からわかるように、並列pn層2の各p層2bおよびn層2aが斜め研磨により完全に広げられた領域(研磨面4の中央部分の2つの層2a,2b)が各1つ現われていることがわかる。なお、実施の形態1では、斜め研磨を行った研磨面4に関して長さL方向に直交する2辺の長さをK1およびK2とするとき、K1=K2=Kである場合について説明する。このとき、D<K×cosθ<Tとすることにより、n型領域1となるn++基板に研磨されない面が残るため、その残った基板の面と研磨面4とのなす角度を求めれば、正確な研磨角度θを算出することが可能となる。
並列pn層2の各p層2bおよびn層2aが斜め研磨により完全に広げられた領域が各1つ現われる例として、例えばWn=Wp=3μm、D=70μmである場合を考える。このとき、研磨角度θとして5度44分を選べば、研磨前の幅3μmの領域は研磨面4では30μm(=3μm/sin(5度44分))となる。従って、研磨により拡大された面でのWnおよびWpの幅はそれぞれ30μmであり、その総和は60μmとなる。それゆえ、70μmのDよりも小さいので、各p層2bおよびn層2aが研磨面4に現われれば、並列pn層2の濃度を測定することができることになる。
この研磨面4を通常の広がり抵抗測定装置により測定する。これにより、並列pn層2の各p層2bおよびn層2aのプロファイルが少なくとも各1つ得られる。この広がり抵抗測定により得られた濃度プロファイルを図12に示す。図12において、中央の幅の広い2つの部分が、幅が完全に広げられたp層2bおよび幅が完全に広げられたn層2aのプロファイルである。図12からわかるように、完全に広げられたp層2bおよびn層2aの領域では、接合部分での濃度低下部分ができるため、その接合を示す低濃度部分が3箇所以上あることにより、各p層2bおよびn層2aが少なくとも1つ以上入っているか否かを判断することができる。
また、拡大された領域がp層2bであるかn層2aであるかということは、基板(実施の形態1ではn型)の導電型がわかっていれば、その広がり抵抗測定によるプロファイルにより判別することができる。つまり、基板とその次の表面側(基板と逆側、すなわち第1主面側)の導電型層との濃度形状から判別可能である。図13に丸で囲んで示すように、基板の次の表面側の導電型層で接合を示す低濃度層が確認されれば、基板の次の表面側の導電型層は、基板と異なる導電型、すなわちここではp型となる。それに対して、図14に丸で囲んで示すように、基板の次の表面側の導電型層で2段の形状ができていれば、基板の次の表面側の導電型層は、基板と同じ導電型、すなわちここではn型となる。
しかしながら、この研磨角度θでは、研磨面4で完全に拡大されるp層2bおよびn層2aは、いずれか一方になる可能性がある。例えば、研磨面4で拡大されたp層2bおよびn層2aの幅がそれぞれ10μmおよび30μmであり、その隣に現われるp層2bの幅が20μmであるような場合である。このような場合には、図15に示すように、幅が完全に拡大された領域はn層2aだけであり、n層2aのみ濃度プロファイルが得られる。もちろん、その完全に拡大されたn層2aの両隣の不完全に拡大されたp層2bに関して10μmの領域と20μmの領域での濃度プロファイルを測定すれば、それらのプロファイルを比較することにより(例えば、濃度が一致する部分で対称に折り返す)、精度としては充分な濃度プロファイルが得られる。
これを回避するには、研磨角度θを急峻にすればよい。例として、研磨角度θ=11度32分とすれば、3μmの幅のp層2bおよびn層2aはそれぞれ15μm(=3μm/sin(11度32分))に拡大される。それゆえ、研磨面4には、p層2bおよびn層2aの完全に拡大された領域が必ず各1つ以上現われる。それゆえ、図15に示すような濃度プロファイルは回避され、図16に示す濃度プロファイルが得られる。このように研磨角度θを適切に選択することによって、並列pn層2の各p層2bおよびn層2aの濃度プロファイルが得られる。図16では、中央のp層2bとその両隣のn層2aが完全に拡大されており、さらにこれらの両隣のp層2bは不完全に拡大されている。
次に、実施の形態1により得られる濃度プロファイルの解析の仕方について説明する。簡単化のため、並列pn層2の表面(第1主面)からの長さを70μmとし、並列pn層2の各p層2bおよびn層2aの幅をともに3μmとし、斜め研磨の角度θを11度32分とする。なお、広がり抵抗の測定ピッチを2.5μmとする。また、さらなる簡単化のため、斜め研磨を行った研磨面4に関して長さL方向に直交する2辺の長さK1とK2を同じとする。また、不完全に拡大された部分のうち、表面側の長さをL1とし、n型領域1側の長さをL2とする。
この場合、研磨面4で完全に幅が拡大される各p層2bおよびn層2aの長さはともに15μmとなる。そのときの濃度プロファイルを図17に示す。例えば図17に示すAの部分は、表面側、すなわちp型領域3側からL1〜(L1+15)μmの領域(n層2a)の濃度プロファイルを見ていることになる。同様にして、BおよびCの部分は、それぞれ表面側から(L1+15)〜(L1+30)μmの領域(p層2b)の濃度プロファイル、および(L1+30)〜(L1+45)μmの領域(n層2a)の濃度プロファイルを見ていることになる。
実施の形態2.
実施の形態2は、実施の形態1の変形例であり、請求項1、2、7および8に対応する。実施の形態2が実施の形態1と異なる点は、斜め研磨を行った研磨面4に関して長さL方向に直交する2辺の長さをK1およびK2とすると、K1の長さとK2の長さが異なることである。つまり、実施の形態2は、研磨面4に角度が生じた場合に相当する。測定方法および研磨手順については実施の形態1と同様であるので省略する。
図18に、研磨面4がずれた場合の評価素子5の鳥瞰図を示す。図18に示すように、図の手前側が奥側よりも研磨されている。従って、斜め研磨を行った研磨面4に関して長さL方向に直交する2辺の長さを比較した場合、手前側の方が長くなり、奥側が短くなる。すなわち、手前側の辺の長さがK_maxに相当し、奥側の辺の長さがK_minに相当する。このような場合に、K_max×cosθ<Tであれば、基板のn型領域1が研磨されずに残るため、角度補正(正確な角度による長さ変換)が可能となる。また、K_min×cosθ>Dであれば、研磨面4はn型領域1に達する。
さらにこのとき、第1主面と研磨面4により形成される線分に関して、その長さMを有する線分と第1主面中で長さ方向Lに平行な直線がなす角度のうち、狭い方の角度をαとするとき、M×cosαが広がり抵抗を測定する端子間距離よりも広く、M×sinαがWnとWpの小さい方の長さよりも小さければ、端子間では同一導電型となるため、広がり抵抗の測定が可能となる。従って、濃度プロファイルが得られる。
図19に、図18に示す研磨面4とn型領域1とp型領域3の部分を研磨面4側から見た図を示す。図19に付記したB1−B2、C1−C2、D1−D2およびE1−E2を通常の広がり抵抗測定により測定する。そのとき得られる濃度プロファイルを図20に示す。図20において、(a)、(b)、(c)および(d)はそれぞれB1−B2、C1−C2、D1−D2およびE1−E2におけるプロファイルである。当然のことではあるが、図20に示す濃度プロファイルでは、並列pn層2の部分では平行移動していることがわかる。
実施の形態3.
実施の形態3は、実施の形態2の変形例である。実施の形態3が実施の形態2と異なる点は、斜め研磨を行う角度が急峻になっている点である。これにより、研磨面4に現われる並列pn層2の各p層2bおよびn層2aの数が実施の形態2よりも多くなる。実施の形態3では、研磨により完全に拡大されたp層2bの数とn層2aの数の合計は3個以上になっている。このときの研磨面4を上面から見た図を図21に示す。図21に付記したB3−B4、C3−C4、D3−D4およびE3−E4を通常の広がり抵抗測定により測定する。
そのとき得られる濃度プロファイルを図22に示す。図22において、(a)、(b)、(c)および(d)はそれぞれB3−B4、C3−C4、D3−D4およびE3−E4におけるプロファイルである。図22に示すように、実施の形態2と比較して各p層2bおよびn層2aの完全に斜め研磨により広げられた個数が多くなるのが変わるのみで、濃度プロファイルとしては、実施の形態2と同様のプロファイルが得られる。
実施の形態4.
実施の形態4は請求項3〜6に対応する。まず、図9に示すような評価素子5を用意する。そして、図23に示すように、斜め研磨を行うための試料台7の急峻な角度を有する平面8に評価素子5を貼り付ける。評価素子5の第1主面(p型領域3の表面)9または第2主面(n型領域1の裏面)10を試料台7の平面8に貼り付けることができれば、評価素子5における並列pn層2の全体の幅Wは、大きくても小さくてもよい。また、試料台7の平面8に評価素子5の第1主面9を貼り付けてもよいし、第2主面10を貼り付けてもよい。図23に示す例では、第2主面10が貼り付けられている。
試料台7の平面8と斜め研磨後の研磨面4とのなす角度を(90°−θ)とするとき、評価素子5の傾きは実施の形態1と同じになる。従って、実施の形態1において説明した通り、(Wn+Wp)/D<tanθとなるような角度を選び、tanθ<W/Dとなるように角度(90°−θ)の平面8を有する試料台7を選択する。ここで、実施の形態1と同様、WpおよびWnは並列pn層2のp層2bおよびn層2aの幅であり、Dは第1主面9からn型領域1までの深さ方向の並列pn層2の長さである。
図23に一点鎖線で示す研磨面4で評価素子5を研磨した後の鳥瞰図を図24に示す。なお、実施の形態1の説明と重複する内容については、説明を省略する。並列pn層2の各p層2bおよびn層2aが斜め研磨により完全に広げられた領域が各1つ現われる例として、例えばWn=Wp=3μm、D=70μmである場合を考えるとき、並列pn層2の濃度を測定するためには、試料台7の平面8の角度(90°−θ)として84度16分(θ=5度44分)を選べばよい。そうすれば、実施の形態1と同様に、研磨面におけるp層2bおよびn層2aの拡大された幅の総和は、Dよりも小さい60μmとなる。
そこで、この研磨面4を通常の広がり抵抗測定装置により測定する。これにより、並列pn層2の各p層2bおよびn層2aのプロファイルが少なくとも各1つ得られる。この広がり抵抗測定により得られた濃度プロファイルを図25に示す。図25において、中央の幅の広い2つの部分が、幅が完全に広げられたp層2bおよび幅が完全に広げられたn層2aのプロファイルである。
また、実施の形態1において説明した通り、図26に丸で囲んで示すように、基板の次の表面側の導電型層が基板と異なる導電型である場合には、接合を示す低濃度層が確認される。一方、図27に丸で囲んで示すように、基板の次の表面側の導電型層が基板と同じ導電型である場合には、2段の形状が確認される。
また、図28に示すように、n層2a(またはp層2b)だけが研磨面4で完全に拡大される場合を回避するには、試料台7の平面8の角度(90°−θ)を緩やかにすればよい。例えば、試料台7の平面8の角度(90°−θ)を78度28分(θ=11度32分)とすればよい。そうすれば、研磨面4には、p層2bおよびn層2aの完全に拡大された領域が必ず各1つ以上現われるので、図29に示す濃度プロファイルが得られる。このように試料台7の平面8の角度(90°−θ)を適切に選択することによって、並列pn層2の各p層2bおよびn層2aの濃度プロファイルが得られる。
実施の形態5.
実施の形態5は、実施の形態4に実施の形態2を適用したものであり、請求項3〜5、7および8に対応する。つまり、図30に示すように、実施の形態5では、研磨面4に角度が生じており、研磨面4に関して長さL方向に直交する2辺の長さK_maxとK_minが異なっている。図30は、研磨面4がずれた場合の評価素子5を示す鳥瞰図である。実施の形態4および実施の形態2と重複する説明については省略する。
実施の形態2と同様に、K_max×cosθ<Tであり、またK_min×cosθ>Dである。さらに、M×cosαは広がり抵抗を測定する端子間距離よりも広い。また、M×sinαはWnとWpの小さい方の長さよりも小さい。濃度プロファイルを得るためには、このような条件を満たすのがよい。図31に、図30に示す研磨面4とn型領域1とp型領域3の部分を研磨面4側から見た図を示す。
図31に付記したB5−B6、C5−C6、D5−D6およびE5−E6を通常の広がり抵抗測定により測定する。そのとき得られる濃度プロファイルを図32に示す。図32において、(a)、(b)、(c)および(d)はそれぞれB5−B6、C5−C6、D5−D6およびE5−E6におけるプロファイルである。
実施の形態6.
実施の形態6は、実施の形態5の変形例であり、斜め研磨を行う角度を急峻にしたもの、すなわち試料台7の平面8の角度(90°−θ)を緩やかにしたものである。この場合には、実施の形態3と同様に、研磨面4に現われる並列pn層2の各p層2bおよびn層2aの数が実施の形態5よりも多くなる。このときの研磨面4を上面から見た図を図33に示す。
図33に付記したB7−B8、C7−C8、D7−D8およびE7−E8を通常の広がり抵抗測定により測定する。そのとき得られる濃度プロファイルを図34に示す。図34において、(a)、(b)、(c)および(d)はそれぞれB7−B8、C7−C8、D7−D8およびE7−E8におけるプロファイルである。
以上において、本発明は、上述した各実施の形態に限らず、種々変更可能である。また、実施の形態中に記載した寸法や角度などの数値は一例であり、本発明はそれらの値に限定されるものではない。さらに、本発明は、ダイオードに限らず、MOSFET、IGBT、バイポーラトランジスタなどにも適用することができる。また、本発明は、並列pn層を有する半導体素子以外にも、主面に対して平行な方向に濃度分布を有する半導体素子、すなわち横方向に濃度変化が大きい半導体素子の実効濃度を評価する場合にも適用することができる。
以上のように、本発明にかかる半導体素子の濃度評価方法は、大電力用半導体素子の濃度評価に有用であり、特に、並列pn構造をドリフト部に有するダイオードやMOSFETやIGBTやバイポーラトランジスタなどの高耐圧化と大電流容量化を両立させることのできる半導体素子の濃度評価に適している。
通常の斜め研磨された縦型超接合デバイスの広がり抵抗測定により得られる濃度プロファイルを示す図である。 縦型超接合半導体素子の構造を示す鳥瞰図である。 斜め研磨前の縦型超接合半導体素子の一部を示す図である。 斜め研磨後の縦型超接合半導体素子の一部を示す図である。 別の方向での斜め研磨前の縦型超接合半導体素子の一部を示す図である。 別の方向での斜め研磨後の縦型超接合半導体素子の一部を示す図である。 別の方向での斜め研磨後の実際の研磨面を示す図である。 広がり抵抗測定により得られる図7に示す研磨面の濃度プロファイルを示す図である。 実施の形態1の濃度評価方法に用いられる評価素子を示す鳥瞰図である。 実施の形態1において評価素子を試料台に貼り付けた状態を示す鳥瞰図である。 実施の形態1において研磨後の評価素子を示す鳥瞰図である。 実施の形態1の濃度評価方法により得られる濃度プロファイルの一例を示す図である。 実施の形態1の濃度評価方法により得られる濃度プロファイルの要部を拡大して示す図である。 実施の形態1の濃度評価方法により得られる濃度プロファイルの要部を拡大して示す図である。 実施の形態1の濃度評価方法により得られる濃度プロファイルの他の例を示す図である。 実施の形態1の濃度評価方法により得られる濃度プロファイルのさらに他の例を示す図である。 実施の形態1の濃度評価方法により得られる濃度プロファイルの解析の仕方を示す図である。 実施の形態2において研磨後の評価素子を示す鳥瞰図である。 実施の形態2において研磨後の評価素子を示す平面図である。 実施の形態2の濃度評価方法により得られる濃度プロファイルの一例を示す図である。 実施の形態3において研磨後の評価素子を示す平面図である。 実施の形態3の濃度評価方法により得られる濃度プロファイルの一例を示す図である。 実施の形態4において評価素子を試料台に貼り付けた状態を示す鳥瞰図である。 実施の形態4において研磨後の評価素子を示す鳥瞰図である。 実施の形態4の濃度評価方法により得られる濃度プロファイルの一例を示す図である。 実施の形態4の濃度評価方法により得られる濃度プロファイルの要部を拡大して示す図である。 実施の形態4の濃度評価方法により得られる濃度プロファイルの要部を拡大して示す図である。 実施の形態4の濃度評価方法により得られる濃度プロファイルの他の例を示す図である。 実施の形態4の濃度評価方法により得られる濃度プロファイルのさらに他の例を示す図である。 実施の形態5において研磨後の評価素子を示す鳥瞰図である。 実施の形態5において研磨後の評価素子を示す平面図である。 実施の形態5の濃度評価方法により得られる濃度プロファイルの一例を示す図である。 実施の形態6において研磨後の評価素子を示す平面図である。 実施の形態6の濃度評価方法により得られる濃度プロファイルの一例を示す図である。 縦型超接合デバイスの要部の構造を示す断面図である。 図35に示す縦型超接合ダイオードの実効的な濃度プロファイルを示す図である。 縦型超接合デバイスのSIMSにより得られる濃度プロファイルを示す図である。
符号の説明
1 低抵抗層(n型領域)
2 並列pn層
2a 並列pn層のn層
2b 並列pn層のp層
4 研磨面
5 評価素子
7 試料台
8 平面
9 第1主面
10 第2主面


Claims (8)

  1. 第1の主面と第2の主面の間に低抵抗層と、第1導電型領域と第2導電型領域とを交互に配置したストライプ状の並列pn層とを備える半導体素子の実効的な濃度を評価するにあたって、
    素子の厚さと同程度に素子の幅をストライプと平行方向に薄くして評価素子を得る工程と、
    前記評価素子の並列pn層の幅が拡大するように斜め研磨を行う工程と、
    前記斜め研磨により露出した研磨面に対して広がり抵抗測定装置を用いて濃度評価を行う工程と、
    を含むことを特徴とする半導体素子の濃度評価方法。
  2. 前記評価素子の厚さをTとし、前記第1の主面から前記低抵抗層までの深さ方向の前記並列pn層の長さをDとし、ストライプ状の前記並列pn層の長さをLとし、前記並列pn層のp層およびn層の幅をそれぞれWpおよびWnとし、ストライプと平行方向に薄くした前記評価素子の幅をWとし、前記第1の主面または前記第2の主面と前記斜め研磨により露出する研磨面とのなす角度のうち鋭角となる角度を(90°−θ)とするとき、(Wn+Wp)/D<tanθ<W/Dであることを特徴とする請求項1に記載の半導体素子の濃度評価方法。
  3. 第1の主面と第2の主面の間に低抵抗層と、第1導電型領域と第2導電型領域とを交互に配置したストライプ状の並列pn層とを備える半導体素子の実効的な濃度を評価するにあたって、
    評価素子となる半導体素子の並列pn層のp層またはn層が露出する研磨前の端面が、該端面の研磨後に露出する研磨面に対して所望の角度で傾くように前記第1の主面または前記第2の主面を支持した状態で、該評価素子の前記端面を斜め研磨して前記並列pn層の幅を拡大させる工程と、
    前記斜め研磨により露出した研磨面に対して広がり抵抗測定装置を用いて濃度評価を行う工程と、
    を含むことを特徴とする半導体素子の濃度評価方法。
  4. 第1の主面と第2の主面の間に低抵抗層と、第1導電型領域と第2導電型領域とを交互に配置したストライプ状の並列pn層とを備える半導体素子の実効的な濃度を評価するにあたって、
    素子の幅をストライプと平行方向に薄くして評価素子を得る工程と、
    前記評価素子の並列pn層のp層またはn層が露出する研磨前の端面が、該端面の研磨後に露出する研磨面に対して所望の角度で傾くように前記第1の主面または前記第2の主面を支持した状態で、該評価素子の前記端面を斜め研磨して前記並列pn層の幅を拡大させる工程と、
    前記斜め研磨により露出した研磨面に対して広がり抵抗測定装置を用いて濃度評価を行う工程と、
    を含むことを特徴とする半導体素子の濃度評価方法。
  5. 前記評価素子の厚さをTとし、前記第1の主面から前記低抵抗層までの深さ方向の前記並列pn層の長さをDとし、ストライプ状の前記並列pn層の長さをLとし、前記並列pn層のp層およびn層の幅をそれぞれWpおよびWnとし、前記評価素子の幅をWとし、前記斜め研磨により露出する研磨面に対して(90°−θ)の角度をなす平面を有する試料台の該平面に前記第1の主面または前記第2の主面を貼り付けた状態で前記評価素子の端面の研磨を行うとき、(Wn+Wp)/D<tanθ<W/Dであることを特徴とする請求項3または4に記載の半導体素子の濃度評価方法。
  6. 前記斜め研磨により露出した研磨面に関して長さL方向に直交する2辺の長さをK1およびK2とし、K1=K2=Kである場合に、D<K×cosθ<Tであることを特徴とする請求項1〜5のいずれか一つに記載の半導体素子の濃度評価方法。
  7. 前記斜め研磨により露出した研磨面に関して長さL方向に直交する2辺の長さをK_minおよびK_maxとし、K_min<K_maxである場合に、K_min×cosθ>Dであるとともに、K_max×cosθ<Tであることを特徴とする請求項1〜5のいずれか一つに記載の半導体素子の濃度評価方法。
  8. 前記第1の主面と前記斜め研磨により露出した研磨面とにより形成される長さMの線分に関して、該線分と前記第1の主面中で長さ方向Lに平行な直線がなす角度のうち、狭い方の角度をαとするとき、M×sinαが、WnおよびWpのうちの小さい方の長さよりも小さいことを特徴とする請求項1、2、3、4、5または7に記載の半導体素子の濃度評価方法。


JP2005060949A 2004-12-24 2005-03-04 半導体素子の濃度評価方法 Pending JP2006203151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005060949A JP2006203151A (ja) 2004-12-24 2005-03-04 半導体素子の濃度評価方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004374703 2004-12-24
JP2005060949A JP2006203151A (ja) 2004-12-24 2005-03-04 半導体素子の濃度評価方法

Publications (1)

Publication Number Publication Date
JP2006203151A true JP2006203151A (ja) 2006-08-03

Family

ID=36960832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005060949A Pending JP2006203151A (ja) 2004-12-24 2005-03-04 半導体素子の濃度評価方法

Country Status (1)

Country Link
JP (1) JP2006203151A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096138A (ja) * 2005-09-29 2007-04-12 Denso Corp 半導体基板の製造方法、半導体基板、縦型スーパージャンクションmosデバイス、半導体基板の評価方法
CN105655411A (zh) * 2016-03-15 2016-06-08 江苏中科君芯科技有限公司 提高动态雪崩抗性的功率二极管

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4927981B1 (ja) * 1969-11-24 1974-07-23
JPH02238646A (ja) * 1989-03-10 1990-09-20 Aisin Seiki Co Ltd 半導体不純物の測定方法
JPH06342010A (ja) * 1993-05-31 1994-12-13 Sony Corp 電気特性測定方法
JP2001156137A (ja) * 1999-11-26 2001-06-08 Matsushita Electronics Industry Corp 半導体装置の解析方法
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
JP2002359373A (ja) * 2001-03-29 2002-12-13 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4927981B1 (ja) * 1969-11-24 1974-07-23
JPH02238646A (ja) * 1989-03-10 1990-09-20 Aisin Seiki Co Ltd 半導体不純物の測定方法
JPH06342010A (ja) * 1993-05-31 1994-12-13 Sony Corp 電気特性測定方法
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
JP2001156137A (ja) * 1999-11-26 2001-06-08 Matsushita Electronics Industry Corp 半導体装置の解析方法
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
JP2002359373A (ja) * 2001-03-29 2002-12-13 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096138A (ja) * 2005-09-29 2007-04-12 Denso Corp 半導体基板の製造方法、半導体基板、縦型スーパージャンクションmosデバイス、半導体基板の評価方法
CN105655411A (zh) * 2016-03-15 2016-06-08 江苏中科君芯科技有限公司 提高动态雪崩抗性的功率二极管

Similar Documents

Publication Publication Date Title
TWI631710B (zh) 超接合半導體裝置之製造方法
JP2011249634A (ja) 半導体装置の製造方法
US7932559B2 (en) Semiconductor device
US20050184336A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US9184306B2 (en) Silicon carbide semiconductor device
JP2013012590A (ja) 炭化珪素半導体装置
JP2006313892A (ja) 半導体素子
JP5509543B2 (ja) 半導体装置の製造方法
US8125027B2 (en) Semiconductor device having trenches extending through channel regions
JP5002974B2 (ja) 半導体装置
JP5568856B2 (ja) 半導体装置の製造方法
JP7024891B2 (ja) 半導体装置
US8629526B2 (en) Semiconductor device
JP2005203565A (ja) 半導体装置およびその製造方法
CN113287201A (zh) 半导体装置
JP2006203151A (ja) 半導体素子の濃度評価方法
JP2019068036A (ja) 半導体装置
JP2006324432A (ja) 半導体装置およびその製造方法
KR20180034299A (ko) 다중 트렌치 반도체 소자
JP5719182B2 (ja) 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路
US11967564B2 (en) Method for manufacturing semiconductor device
JP6164099B2 (ja) 半導体装置の製造方法
JP6901669B2 (ja) PiNダイオードの検査方法及びPiNダイオードの製造方法
JP7272421B2 (ja) 半導体装置
CN109004034B (zh) Pn二极管

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20080116

A711 Notification of change in applicant

Effective date: 20080204

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Effective date: 20091112

Free format text: JAPANESE INTERMEDIATE CODE: A7423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Effective date: 20110916

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110927

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417