JP6901669B2 - PiNダイオードの検査方法及びPiNダイオードの製造方法 - Google Patents
PiNダイオードの検査方法及びPiNダイオードの製造方法 Download PDFInfo
- Publication number
- JP6901669B2 JP6901669B2 JP2017230898A JP2017230898A JP6901669B2 JP 6901669 B2 JP6901669 B2 JP 6901669B2 JP 2017230898 A JP2017230898 A JP 2017230898A JP 2017230898 A JP2017230898 A JP 2017230898A JP 6901669 B2 JP6901669 B2 JP 6901669B2
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- semiconductor layer
- resistance
- inspection
- reverse recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims description 96
- 238000000034 method Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 118
- 238000011084 recovery Methods 0.000 claims description 64
- 238000011156 evaluation Methods 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 10
- 239000000523 sample Substances 0.000 description 16
- 238000012937 correction Methods 0.000 description 8
- 238000012216 screening Methods 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
(1)半導体ウエハ
図1及び図2は、本発明の実施の形態1によるPiNダイオードの検査方法の検査対象を示した図であり、PiNダイオード2を製造中の半導体ウエハ1が示されている。図1は、ダイシング前の半導体ウエハ1を示した平面図であり、図2は、図1の半導体ウエハ1の一部を拡大して示した図である。半導体ウエハ1上には、多数のPiNダイオード2及び多数の検査電極3A,3Bが形成されている。
図3及び図4は、PiNダイオード2及び検査電極3A,3Bの詳細構成を示した断面図である。図3には、図2のA−A切断線により半導体ウエハ1を切断したときの断面が示され、図4には、図2のB−B切断線により半導体ウエハ1を切断したときの断面が示されている。PiNダイオード2は、半導体基板10の下側の主面上にカソード電極21が形成され、上側の主面上に絶縁膜13、アノード電極24、EQR電極26及び検査電極3A,3Bが形成されている。
図5及び図6は、PiNダイオード2の検査時の様子の一例を示した平面図及び断面図である。PiNダイオード2の検査では、2本のプローブ30を用いて、ドリフト層の抵抗が測定される。
抵抗Rを耐圧VRにより補正した評価値Pを求め、当該評価値Pを評価閾値Pthと比較することにより、PiNダイオード2の逆回復特性について良否判定を行う。この判定結果に基づいて、PiNダイオード2のスクリーニングが行われる。
P=R−k×VR (1)
実施の形態1では、2つの検査電極3A,3Bを用いたPiNダイオードの検査方法の例について説明した。これに対し、本実施の形態では、1つの検査電極3Aを用いたPiNダイオードの検査方法について説明する。
2 PiNダイオード
3A,3B 検査電極
4 ダイシングスペース
5 ダイシングライン
10 半導体基板
11 N型半導体層
12 高抵抗半導体層(ドリフト層)
13 絶縁膜
14 アノード領域
15 FLR領域
16 EQR領域
17 フローティング領域
18 検査領域
21 カソード電極
24 アノード電極
26 EQR電極
30 プローブ
Id 検査電流
IF 順方向電流
P 評価値
Pth 評価値の閾値
Qrr 逆回復電荷量
Qth 逆回復電荷量の閾値
R 抵抗
Rth 抵抗の閾値
VF 順方向電圧
VR 耐圧
Vd 検査電圧
k 補正係数
trr 逆回復時間
τ ライフタイム
Claims (6)
- n型の第1半導体層及び不純物濃度が第1半導体層よりも低いn型の第2半導体層からなる半導体基板と、
第1半導体層の外面上に形成されたカソード電極と、
第2半導体層の外面からp型不純物を選択的に拡散させて形成されたアノード領域と、
上記アノード領域上に形成されたアノード電極とを備えたPiNダイオードの検査方法において、
第2半導体層に形成されたオーミック電極を介して、第2半導体層の抵抗を測定する測定ステップと、
上記抵抗の測定値に基づいて、上記PiNダイオードの逆回復特性を評価する評価ステップとを備えたことを特徴とするPiNダイオードの検査方法。 - 上記測定ステップにおいて、第2半導体層に形成された2つのオーミック電極を介して、第2半導体層の抵抗を測定することを特徴とする請求項1に記載のPiNダイオードの検査方法。
- 上記測定ステップにおいて、第2半導体層の上記オーミック電極及び上記カソード電極を介して、第2半導体層の抵抗を測定することを特徴とする請求項1に記載のPiNダイオードの検査方法。
- 上記評価ステップにおいて、上記抵抗の測定値と、予め与えられた上記PiNダイオードの耐圧又は第2半導体層の厚さとに基づいて、上記PiNダイオードの逆回復特性を評価することを特徴とする請求項1〜3のいずれかに記載のPiNダイオードの検査方法。
- 上記評価ステップにおいて、上記抵抗の測定値に対し、第2半導体層の厚さのばらつきを補償した評価値を求め、当該評価値に基づいて上記PiNダイオードの逆回復特性を評価することを特徴とする請求項4に記載のPiNダイオードの検査方法。
- 請求項1〜5に記載したPiNダイオードの検査方法を用いて、製造工程中において検査が行われることを特徴とするPiNダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017230898A JP6901669B2 (ja) | 2017-11-30 | 2017-11-30 | PiNダイオードの検査方法及びPiNダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017230898A JP6901669B2 (ja) | 2017-11-30 | 2017-11-30 | PiNダイオードの検査方法及びPiNダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019102613A JP2019102613A (ja) | 2019-06-24 |
JP6901669B2 true JP6901669B2 (ja) | 2021-07-14 |
Family
ID=66977134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017230898A Active JP6901669B2 (ja) | 2017-11-30 | 2017-11-30 | PiNダイオードの検査方法及びPiNダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6901669B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3978633A4 (en) | 2019-05-31 | 2023-06-28 | Wadeco Co., Ltd. | Surface profile detection device for blast furnace charge and operation method |
-
2017
- 2017-11-30 JP JP2017230898A patent/JP6901669B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019102613A (ja) | 2019-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10796906B2 (en) | Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device, and method of manufacturing semiconductor device | |
US8310028B2 (en) | Semiconductor device with crystal defect and manufacturing method thereof | |
CN111354779A (zh) | 半导体装置及半导体装置的制造方法 | |
KR20150085061A (ko) | 탄화규소 반도체 장치의 제조 방법 | |
KR101943067B1 (ko) | 반도체 기판의 평가 방법, 평가용 반도체 기판, 반도체 장치 | |
JP6901669B2 (ja) | PiNダイオードの検査方法及びPiNダイオードの製造方法 | |
US9209098B2 (en) | HVMOS reliability evaluation using bulk resistances as indices | |
JP6061017B1 (ja) | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 | |
US11869814B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
CN105247669B (zh) | 半导体晶圆的评价方法 | |
US20220367294A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
US20220367274A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
US10748822B2 (en) | Method for manufacturing semiconductor device | |
JP2022175891A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP7115124B2 (ja) | 半導体装置の製造方法 | |
JP2020136583A (ja) | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 | |
US11183387B2 (en) | Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device | |
US10381453B2 (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP6292166B2 (ja) | 半導体基板の評価方法 | |
JP2006203151A (ja) | 半導体素子の濃度評価方法 | |
JP2022186274A (ja) | 半導体装置の製造方法 | |
JPH11126911A (ja) | pn接合ダイオード及びそれを用いた半導体基板の評価方法 | |
Oasa et al. | On-Resistance Measurements of Low Voltage MOSFET at wafer level | |
JP2020092208A (ja) | トレンチゲート型半導体装置の製造方法 | |
US9299621B2 (en) | Smart measurement techniques to enhance inline process control stability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200701 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6901669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |