JP6901669B2 - PiNダイオードの検査方法及びPiNダイオードの製造方法 - Google Patents

PiNダイオードの検査方法及びPiNダイオードの製造方法 Download PDF

Info

Publication number
JP6901669B2
JP6901669B2 JP2017230898A JP2017230898A JP6901669B2 JP 6901669 B2 JP6901669 B2 JP 6901669B2 JP 2017230898 A JP2017230898 A JP 2017230898A JP 2017230898 A JP2017230898 A JP 2017230898A JP 6901669 B2 JP6901669 B2 JP 6901669B2
Authority
JP
Japan
Prior art keywords
pin diode
semiconductor layer
resistance
inspection
reverse recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017230898A
Other languages
English (en)
Other versions
JP2019102613A (ja
Inventor
山本 浩史
浩史 山本
裕 左右田
裕 左右田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP2017230898A priority Critical patent/JP6901669B2/ja
Publication of JP2019102613A publication Critical patent/JP2019102613A/ja
Application granted granted Critical
Publication of JP6901669B2 publication Critical patent/JP6901669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、PiNダイオードの検査方法及びPiNダイオードに係り、更に詳しくは、PiNダイオードの逆回復特性を検査する方法及び当該検査を用いたPiNダイオードの製造方法に関する。
PiNダイオードの逆回復(リバースリカバリー)特性を改善するために、ドリフト層の少数キャリアのライフタイム制御が広く用いられている(例えば、特許文献1)。特許文献1では、重金属拡散や電子線照射などにより、再結合中心となる結晶欠陥をドリフト層に導入することにより、キャリアのライフタイムを短縮させ、ドリフト層における定常的なキャリア密度を低減している。キャリア密度の低減により、逆回復特性が改善される一方、順バイアス時の抵抗が増大する。このため、ライフタイム制御を適切に行うことにより、順バイアス時の損失を低減つつ、逆回復特性の優れたPiNダイオードを製造することができる。
このようなPiNダイオードの特性にはばらつきがあり、製造工程において選別を行うためのスクリーニング検査が行われる。PiNダイオードは、半導体ウエハをダイシングすることにより製造され、スクリーニング検査は、ダイシング前のウエハにプローブを接触させて行われる。
例えば、FRD(Fast Recovery Diode:高速リカバリーダイオード)と呼ばれる高速動作用のPiNダイオードの場合、逆回復時間trrは100nsec以下であり、容易に測定することはできない。このため、スクリーニング検査において逆回復時間trrを測定しようとすれば、製造コストを増大させる要因になる。そこで、順方向電圧VFを測定し、その測定値から逆回復時間trrを推定し、スクリーニングを行うことが考えられる。上述した通り、結晶欠陥が増えれば、逆回復時間trrが短くなるとともに、順バイアス時の抵抗が増大する。このため、順方向電流IFが一定の場合、順方向電圧VFと逆回復時間trrとは反比例の関係になる。この関係を利用すれば、順方向電圧VFの測定値から逆回復時間trrを推定することができる。
しかしながら、ダイシング前のウエハに対し、実使用時と同様の大電流を流して検査を行うことは容易でないことから、実使用時よりも小さな順方向電流IFで検査を行うことになり、測定精度を向上させることが難しいという問題があった。また、低耐圧のPiNダイオードの場合、逆回復時間trrの変化に対応する順方向電圧VFの変化が小さくなり、順方向電圧VFの測定値から逆回復時間trrを正確に推定することがさらに難しくなるという問題があった。
図12は、順方向電圧VF、逆回復時間trr及び耐圧VRの関係を示した図である。この図では、順方向電流IFが一定の場合における順方向電圧VFと逆回復時間trrとの関係が示されている。また、3つの特性線は、異なる耐圧600V、400V、200Vにそれぞれ対応している。
この図を参照すれば、PiNダイオードの低耐圧化により、順方向電圧VFに対する逆回復時間trrの特性が立ち上がり、その傾きが垂直に近づき、逆回復時間の変化量△trrに対応する順方向電圧の変化量△VFが小さくなっていくことがわかる。このため、低耐圧のPiNダイオードの場合、順方向電圧VFの測定値から逆回復時間trrを正確に推定することができない。
さらに、複数のPiNダイオードを並列接続して使用する場合、これらのPiNダイオードの特性がばらついていれば、特定のPiNダイオードに電流が集中してしまう。このため、このような用途に適用されるPiNダイオードは、さらに高精度のスクリーニングが要求されるため、順方向電圧VFの測定値から逆回復時間trrを推定する検査方法には限界があった。
特開2003−163357
本発明は、上記事情に鑑みてなされたものであり、PiNダイオードの逆回復特性を容易かつ正確に検査することができるPiNダイオードの検査方法を提供することを目的とする。また、逆回復特性の良好なPiNダイオードの製造方法を提供することを目的とする。また、逆回復特性のばらつきを抑制したPiNダイオードの製造方法を提供することを目的とする。
本発明の第1の実施態様によるPiNダイオードの検査方法は、n型の第1半導体層及び不純物濃度が第1半導体層よりも低いn型の第2半導体層からなる半導体基板と、第1半導体層の外面上に形成されたカソード電極と、第2半導体層の外面からp型不純物を選択的に拡散させて形成されたアノード領域と、上記アノード領域上に形成されたアノード電極とを備えたPiNダイオードの検査方法において、第2半導体層に形成されたオーミック電極を介して、第2半導体層の抵抗を測定する測定ステップと、上記抵抗の測定値に基づいて、上記PiNダイオードの逆回復特性を評価する評価ステップとを備える。
第2半導体層に形成されたオーミック電極を用いることにより、PN接合による伝導度変調の影響を受けることなく、第2半導体層の抵抗を測定することができる。この測定値に基づいてPiNダイオードの逆回復特性を評価することにより、アノード電極及びカソード電極間の順方向電圧を測定して評価する場合に比べて、伝導度変調の影響を受けることなく評価することができるので、容易かつ正確な評価を行うことができる。
本発明の第2の実施態様によるPiNダイオードの検査方法は、上記構成に加えて、上記測定ステップにおいて、第2半導体層に形成された2つのオーミック電極を介して、第2半導体層の抵抗を測定するように構成される。この様な構成を採用することにより、半導体基板の一方の面に対しアクセスするだけで検査することができ、迅速かつ容易に評価を行うことができる。
本発明の第3の実施態様によるPiNダイオードの検査方法は、上記構成に加えて、上記測定ステップにおいて、第2半導体層の上記オーミック電極及び上記カソード電極を介して、第2半導体層の抵抗を測定するように構成される。この様な構成を採用することにより、半導体基板の一方の面に対しアクセスするだけで検査することができ、迅速かつ容易に評価を行うことができる。
本発明の第4の実施態様によるPiNダイオードの検査方法は、上記構成に加えて、上記評価ステップにおいて、上記抵抗の測定値と、予め与えられた上記PiNダイオードの耐圧又は第2半導体層の厚さとに基づいて、上記PiNダイオードの逆回復特性を評価するように構成される。この様な構成を採用することにより、第2半導体層の厚さのばらつきに応じた第2半導体層の抵抗のばらつきを補償することができ、逆回復特性をより正確に評価することができる。
本発明の第5の実施態様によるPiNダイオードの検査方法は、上記構成に加えて、上記評価ステップにおいて、上記抵抗の測定値に対し、第2半導体層の厚さのばらつきを補償した評価値を求め、当該評価値に基づいて上記PiNダイオードの逆回復特性を評価するように構成される。
本発明の第6の実施態様によるPiNダイオードの製造方法は、PiNダイオードの上記検査方法を用いて、製造工程中において検査が行われるように構成される。この様な構成により、PiNダイオードを安価に製造することができる。また、逆回復特性の揃ったPiNダイオードを製造することができる。
本発明によれば、PiNダイオードの逆回復特性を容易かつ正確に検査することができる。また、逆回復特性の良好なPiNダイオードを提供することができる。また、逆回復特性のばらつきを抑制したPiNダイオードを提供することができる。
ダイシング前の半導体ウエハ1を示した平面図である。 図1の半導体ウエハ1の一部を拡大して示した図である。 図2のA−A切断線により半導体ウエハ1を切断したときの断面図である。 図2のB−B切断線により半導体ウエハ1を切断したときの断面図である。 PiNダイオード2の検査時の様子の一例を示した平面図である。 PiNダイオード2の検査時の様子の一例を示した断面図である。 ドリフト層の抵抗Rと逆回復電荷量Qrrとの関係を示した図である。 評価値Pと逆回復電荷量Qrrとの関係を示した図である。 耐圧VRとドリフト層の抵抗Rとの関係を示した図である。 本発明の実施の形態2によるPiNダイオード2の検査時の様子の一例を示した平面図である。 本発明の実施の形態2によるPiNダイオード2の検査時の様子の一例を示した断面図である。 順方向電圧VF、逆回復時間trr及び耐圧VRの関係を示した図である。
実施の形態1.
(1)半導体ウエハ
図1及び図2は、本発明の実施の形態1によるPiNダイオードの検査方法の検査対象を示した図であり、PiNダイオード2を製造中の半導体ウエハ1が示されている。図1は、ダイシング前の半導体ウエハ1を示した平面図であり、図2は、図1の半導体ウエハ1の一部を拡大して示した図である。半導体ウエハ1上には、多数のPiNダイオード2及び多数の検査電極3A,3Bが形成されている。
PiNダイオード2は、縦方向及び横方向に整列して格子状に配置され、隣接するPiNダイオード2は、ダイシングスペース4を挟んで互いに離間して配置されている。ダイシングスペース4は、PiNダイオード2を分離するための切断領域であり、一定の幅を有し、縦方向又は横方向に直線的に延びる領域として形成されている。各PiNダイオード2は、ダイシングスペース4によって囲まれ、ダイシングスペース4の幅方向中央をダイシングソー(不図示)で切断することにより、それぞれチップ状のPiNダイオード2に分離されてパッケージングされる。本明細書では、ダイシングソーによる切断線をダイシングライン5と呼ぶものとする。
検査電極3A及び3Bは、製造工程中のスクリーニング検査で使用する電極であり、一対の検査電極3A及び3Bを用いて、PiNダイオード2のドリフト層の抵抗Rが測定される。このスクリーニング検査では、抵抗Rの測定値に基づいて逆回復特性が評価され、PiNダイオードの良否判定が行われる。
検査電極3A,3Bは、PiNダイオード2の形成領域を除く半導体ウエハ1上の任意の位置に配置することができる。例えば、ダイシングスペース4内に検査電極3A,3Bを配置することができる。検査電極3Aが陽極用、検査電極3Bが陰極用であるため、半導体ウエハ1上には、少なくとも一対の検査電極3A,3Bが配置される。また、半導体ウエハ1上に多数の検査電極3A,3Bを配置することにより、ウエハ上の位置によるばらつきを考慮した高精度の検査を行うことができる。特に、一対の検査電極3A,3BをPiNダイオード2の近傍に配置することにより、当該PiNダイオード2のドリフト層の抵抗を正確に測定することできる。
図中には、各PiNダイオード2に隣接して一対の検査電極3A,3Bがそれぞれ設けられるように、多数のPiNダイオード2及び多数の検査電極3A,3Bが半導体ウエハ1上に配置されている例が示されている。このような構成により、全てのPiNダイオード2について、それぞの抵抗測定を半導体ウエハ1のダイシング前に行うことができる。また、検査電極3A,3Bは、ダイシングライン5上に形成されており、ダイシングによって切断される。
また、検査電極は、ダイシングラインよりも内側の領域、例えば、PiNダイオード2が形成される矩形領域の頂部に設けられた余白領域(不図示)に配置することもできる。この場合、ダイシング後のPiNダイオード2上に検査電極が残される。なお、ダイオードの形成領域の頂部に検査電極を配置する場合、各PiNダイオード2の2カ所の頂部にに検査電極を形成し、一対の検査電極として用いることができる。
(2)PiNダイオード2
図3及び図4は、PiNダイオード2及び検査電極3A,3Bの詳細構成を示した断面図である。図3には、図2のA−A切断線により半導体ウエハ1を切断したときの断面が示され、図4には、図2のB−B切断線により半導体ウエハ1を切断したときの断面が示されている。PiNダイオード2は、半導体基板10の下側の主面上にカソード電極21が形成され、上側の主面上に絶縁膜13、アノード電極24、EQR電極26及び検査電極3A,3Bが形成されている。
半導体基板10は、N型半導体層11(第1半導体層)及び高抵抗半導体層12(第2半導体層)からなる。また、高抵抗半導体層12内には、アノード領域14、FLR領域15、EQR領域16、フローティング領域17及び検査領域18が選択的に形成されている。
N型半導体層11は、高濃度のn型不純物(n)を含有する半導体層であり、例えば、不純物としてヒ素(As)が含まれるシリコン(Si)単結晶からなる。N型半導体層11は、PiNダイオード2のPiN構造のN層に相当し、N型半導体層11の表面にはカソード電極21が形成されている。カソード電極21は、アルミニウムなどの金属からなり、蒸着、スパッタリング又はめっきにより、半導体基板10の下面全体に形成される。
高抵抗半導体層12は、N型半導体層11よりも低濃度のn型不純物(n)を含有する半導体層であり、例えば、N型半導体層11上にエピタキシャル成長させることによって形成される。高抵抗半導体層12は、PiN構造のI層に相当し、PN接合間に挟まれたドリフト層として機能する。高抵抗半導体層12の表面には絶縁膜13が形成されている。
また、高抵抗半導体層12は、重金属拡散又は電子線照射などの周知の方法によりライフタイムキラーが導入される。ライフタイムキラーは、キャリアの再結合中心となる不純物原子や格子欠陥であり、ライフタイムキラーを導入することにより、キャリアのライフタイムが短縮され、高抵抗半導体層12におけるキャリア密度が低下する。その結果、PiNダイオード2の逆回復特性を改善することができる。
アノード領域14は、高抵抗半導体層12の表面からボロン(B)などのp型不純物を選択的に拡散させることによって形成されたp型半導体からなる領域であり、半導体基板10の上面付近に形成される。アノード領域14は、PiN構造のP層に相当し、アノード領域14の表面にはアノード電極24が形成される。アノード電極24は、絶縁膜13を選択的に除去し、アルミニウムなどの金属を蒸着させることにより形成される。
FLR(Field Limiting Ring)領域15は、アノード領域14と同一の工程により、高抵抗半導体層12内に形成されたp型半導体からなる領域であり、絶縁膜13によって覆われている。FLR領域15は、アノード領域14と接することなく、その周囲を取り囲む環状領域として形成される。図中には、2つのFLR領域15により、アノード領域14が二重に取り囲まれている例が示されている。FLR領域15は、逆バイアス時にアノード領域14の周縁部に形成される空乏層の歪みを緩和し、当該周縁部付近への電界集中を抑制するするFLR構造を形成し、耐圧を向上させる。
EQR(EQui-potential Ring)領域16は、高抵抗半導体層12の表面からリン(P)などのn型不純物を選択的に拡散させることによって形成された高濃度の不純物を含有するn型半導体からなる領域であり、半導体基板10の上面付近に形成される。EQR領域16は、FLR領域15と接することなく、その周囲を取り囲む環状領域として形成される。EQR領域16の表面には、EQR電極26が形成される。EQR電極26は、絶縁膜13を選択的に除去し、アルミニウムなどの金属を蒸着させることにより形成される。オーミック電極としてのEQR電極26は、カソード電極21と同電位に保持され、空乏層の広がりを阻止するチャネルストッパとして機能する。
フローティング領域17は、アノード領域14と同一の工程により、高抵抗半導体層12内に形成されたp型半導体からなる領域である。フローティング領域17は、検査領域18を取り囲む領域として形成される。また、フローティング領域17は、検査領域18よりも深い領域として形成される。このため、検査領域18直下の高抵抗半導体層12がフローティング領域によって取り囲まれ、検査電流が高抵抗半導体層12内において水平方向に広がるのを抑制することができる。
検査領域18は、高抵抗半導体層12の表面からヒ素(As)などのn型不純物を選択的に拡散させることによって形成される高濃度の不純物を含有するn型半導体からなる領域であり、半導体基板10の上面付近に形成される。検査領域18は、フローティング領域17に囲まれた領域として形成される。検査領域18の表面には、検査電極3A,3Bが形成される。
検査電極3Aは、絶縁膜13を選択的に除去して開口を形成し、当該開口から検査領域18を露出させた状態で、アルミニウムなどの金属を蒸着させることにより形成される。つまり、検査電極3Aは、検査領域18を介して、高抵抗半導体層12に対しオーミック接触する電極として形成される。
検査電極3Bは、絶縁膜13を選択的に除去して開口を形成し、当該開口から検査領域18及びフローティング領域17を露出させた状態で、アルミニウムなどの金属を蒸着させることにより形成される。このため、検査電極3Aは、検査領域18を介して、高抵抗半導体層12に対しオーミック接触するとともに、フローティング領域17を検査領域18と同電位に維持する。図中では、2つの開口が形成され、一方の開口を介して検査領域18を露出させ、他方の開口を介してフローティング領域17を露出させた状態で、検査電極3Bが形成されている。
(3)検査方法
図5及び図6は、PiNダイオード2の検査時の様子の一例を示した平面図及び断面図である。PiNダイオード2の検査では、2本のプローブ30を用いて、ドリフト層の抵抗が測定される。
PiNダイオード2の検査は、ダイシング前の半導体ウエハ1の上面に対し、2本のプローブ30を接触させて行われる。正極側のプローブ30を検査電極3Aに接触させ、負極側のプローブ30を検査電極3Bに接触させた状態で、検査電圧Vdを印加し、検査電極3A,3B間の抵抗Rを測定する。検査電極3Bは、フローティング領域17にも導通しているため、電圧印加時に、フローティング領域17が負極側の電圧に固定され、フローティング領域17と、これを挟む2つの検査領域18とがnpnトランジスタとして動作するのを防止している。
図6には、抵抗R1h、R2h、R2vが示されている。抵抗R1hは、N型半導体層11内における水平方向の抵抗であり、抵抗R2hは、高抵抗半導体層12内における水平方向の抵抗である。同一の距離について抵抗R1h,R2hを比較すれば、抵抗R1hは抵抗R2hよりも遥かに小さい。このため、検査電極3A,3B間に検査電圧Vdを印加したとき、検査電流Idは、検査電極3A,3B付近において高抵抗半導体層12内を縦方向(厚さ方向)に縦断し、N型半導体層11内を横方向(主面に水平な方向)に流れる。また、抵抗R1hは抵抗R2vもよりも十分に小さいため、抵抗R=Vd/Idを求めることにより、(2×R2v)を測定することができる。つまり、抵抗Rは、高抵抗半導体層12の厚さ方向の抵抗値であり、高抵抗半導体層12の厚さ及びキャリア密度に依存し、検査電極3A,3B間の距離に依存しない。なお、検査領域18直下の高抵抗半導体層12をフローティング領域17で取り囲むことにより、高抵抗半導体層12内において検査電流が水平方向に広がるのを抑制することができ、高抵抗半導体層12の厚さ方向の抵抗値をより精度よく測定することができる。
(4)評価方法
抵抗Rを耐圧VRにより補正した評価値Pを求め、当該評価値Pを評価閾値Pthと比較することにより、PiNダイオード2の逆回復特性について良否判定を行う。この判定結果に基づいて、PiNダイオード2のスクリーニングが行われる。
PiNダイオード2は、N型半導体層11及びアノード領域14からなるPN接合間にドリフト層としての高抵抗半導体層12を挟み込んだ3層構造を有する。このようなPiNダイオードに順バイアス電圧を印加すると、アノード領域14からドリフト層へ正孔(少数キャリア)が注入されるとともに、N型半導体層11からドリフト層へ電子(多数キャリア)が注入されることによって順方向電流IFが流れる。このため、順方向電圧VFを増大すれば、ドリフト層に蓄積されるキャリアが増大し、ダイオードの抵抗VR/IFが低下する伝導度変調と呼ばれる現象が生じる。
このようなドリフト層にライフタイムキラーを導入すれば、再結合が促進されライフタイムが短縮される。その結果、ドリフト層におけるキャリア密度が低下し、逆回復時間trrが抑制されるとともに、ドリフト層の抵抗Rが増大する。つまり、ドリフト層の抵抗Rは、逆回復時間trrとの間に相関を有する。
ここで、ドリフト層の抵抗Rは、ドリフト層の厚さに依存し、また、PiNダイオード2の耐圧VRも、ドリフト層の厚さに依存する。このため、耐圧VRが既知であれば、測定された抵抗Rを耐圧VRで補正した評価値Pを求め、当該評価値Pに基づいて評価を行えば、逆回復特性についての評価を正確に行うことができる。評価値Pは、抵抗R及び耐圧VRに基づいて算出される値であり、例えば、次式で表される評価値Pを用いることができる。
P=R−k×VR (1)
kは、耐圧VRの補正係数であり、耐圧VRに対する抵抗Rの特性の傾きとして予め求められた値が用いられる。耐圧VRは、ドリフト層の厚さに応じて決まる値であり、半導体ウエハ1ごとに与えられる既知の値である。このため、補正係数kが予め与えられれば、抵抗Rの測定値から評価値Pを求めることができる。
図7は、ドリフト層の抵抗Rと逆回復電荷量Qrrとの関係を示した図であり、多数のサンプルについて、抵抗R及び逆回復電荷量Qrrを測定した結果が、横軸に抵抗R、縦軸に逆回復電荷量Qrrをとって示されている。測定したサンプルは、ライフタイムキラーの導入量を3段階で異ならせ、図中の三角印は、ライフタイムキラーの導入量が最も多いサンプルであり、四角印は、ライフタイムキラーの導入量が最も少ないサンプルであり、丸印は、これらの中間のサンプルである。
図中では、ライフタイムτが短いサンプルほど右下に位置し、ライフタイムτが長いサンプルほど左上に位置し、ライフタイムτに応じて、抵抗Rと逆回復電荷量Qrrが変化し、両者は反比例の関係にあることがわかる。その一方で、ライフタイムキラーの導入量が同一の各グループ内では、サンプルごとに耐圧VRによるばらつきがあり、上記反比例の特性に交差する広がりを有していることがわかる。このため、抵抗Rのみに基づき、逆回復特性について評価を行った場合、十分に正確な評価を行うことは難しい。
例えば、図7において、逆回復電荷量Qrrが閾値Qth以下であることを良否判定の基準にした場合、Qrr>Qthとなるサンプルをすべて不良品と判定しなければならない。そのために、抵抗Rを閾値Rthと比較し、R>Rthとなるサンプルを良品と判定することになる。このとき、ライフタイムキラーの導入量が不十分な四角印のサンプルだけでなく、ライフタイムキラーの導入量が適正である丸印のサンプルの一部も不良品と判定され、製造の歩留まりを大きく悪化させてしまう。これは、抵抗Rが、キャリア密度だけでなく、耐圧VRにも依存するため、逆回復電荷量Qrrが異なるサンプル同士であっても、耐圧VRが異なれば、ドリフト層の抵抗Rが同一になってしまう場合があるためである。
図8は、評価値Pと逆回復電荷量Qrrとの関係を示した図であり、図7と同じサンプルの測定結果が、横軸に評価値P、縦軸に逆回復電荷量Qrrをとって示されている。評価値Pの算出には、上式(1)を用いている。
評価値Pは、ドリフト層の厚さのばらつきが補償されているため、図7に比べて、ライフタイムキラーの導入量が同一のグループ内におけるばらつきが小さくなっている。特に、ライフタイムτに応じて、評価値Pと逆回復電荷量Qrrが変化する略反比例の特性に対し、交差する方向への広がりが抑制されている。このため、評価値Pに基づいて評価を行えば、逆回復特性についてより正確な評価を行うことができる。
例えば、図8において、逆回復電荷量Qrrが閾値Qth以下であることを良否判定の基準にした場合、評価値Pを閾値Pthと比較し、P>Pthとなるサンプルを良品と判定することになる。このとき、ライフタイムキラーの導入量が不十分な四角印のサンプルのうち、逆回復電荷量QrrがQrr以下となるサンプルのみを不良品と判定し、ライフタイムキラーの導入量が適正である丸印及び三角印のサンプルは良品と判定することができる。なお、スクリーニング検査では、この様にして予め求められた閾値Pthが用いられる。
図9は、耐圧VRとドリフト層の抵抗Rとの関係を示した図であり、図7と同じサンプルの測定結果が、横軸に耐圧VR、縦軸に抵抗Rをとって示されている。耐圧VRは、最小値VRmin〜最大値VRmaxの間でばらついている。ライフタイムキラーの導入量が同一のグループ内であれば、耐圧VRと抵抗Rとの関係は直線近似できることがわかる。グループごとに近似直線の切片は異なるが、傾きは略同一である。このため、評価値Pを求めるための式(1)の補正係数kは、耐圧VRに対する抵抗Rの近似直線の傾きとして予め求めておくことができる。
このようにして、補正係数k及び評価値の閾値Pthを予め求めておけば、耐圧VRが既知の半導体ウエハ1を用いて製造されたPiNダイオード2について、検査電極3A,3B間の抵抗Rを測定すれば、逆回復特性を評価して良否判定を行うことができる。すなわち、補正係数k及び耐圧VRを用いて抵抗Rから評価値Pを算出し、この評価値Pを閾値Pthと比較することにより、良否判定を行うことができる。特に、半導体ウエハ1上に多数形成されたPiNダイオード2について、全数検査を容易に行うことができ、安価に製造することができる。
本実施の形態によれば、ドリフト層にオーミック接触する検査電極3A,3Bが半導体ウエハ1上に設けられ、これらの検査電極3A,3Bを用いることにより、PN接合による伝導度変調の影響を受けることなく、ドリフト層の抵抗Rを測定することができる。このため、この抵抗Rに基づいて逆回復特性を評価することができ、PiNダイオード2の良否判定を適切に行うことができる。
また、耐圧VRを用いて測定された抵抗Rから評価値Pを求め、評価値Pに基づいて逆回復特性を評価することにより、ドリフト層の厚さのばらつきによる影響を抑制し、PiNダイオード2の良否判定をより適切に行うことができる。
また、検査領域18をフローティング領域17で取り囲むことにより、ドリフト層内において検査電流が水平方向に広がるのを抑制することができる。このため、検査電極3A,3Bを用いることにより、ドリフト層の厚さ方向の抵抗値をより精度よく測定することができる。
実施の形態2.
実施の形態1では、2つの検査電極3A,3Bを用いたPiNダイオードの検査方法の例について説明した。これに対し、本実施の形態では、1つの検査電極3Aを用いたPiNダイオードの検査方法について説明する。
図10及び図11は、本発明の実施の形態2によるPiNダイオード2の検査時の様子の一例を示した平面図及び断面図である。これらの図に示された半導体ウエハ1は、図2及び3に示した半導体ウエハ1と比較すると、検査電極3Aを備えているが、検査電極3Bを備えていない点で異なる。なお、同一の構成要素には、同一の符号を付して、重複する説明は省略する。
PiNダイオード2の検査は、2つのプローブ30の一方を検査電極3Aに接触させ、他方をカソード電極21に接触させた状態で、両者間の抵抗値を測定することにより行われる。この場合、抵抗Rとして高抵抗半導体層12の厚さ方向の抵抗R2vを測定することができる。
本実施の形態によれば、PiNダイオード2の近傍に1つの検査電極3Aを配置するだけで、高抵抗半導体層12の抵抗を測定することができる。また、実施の形態1の場合と同様、検査電極3Aは、ダイシングラインよりも内側の領域、例えば、PiNダイオード2が形成される矩形領域の頂部に設けられた余白領域(不図示)に配置することもできる。この場合、ダイシング後のPiNダイオード2上に検査電極が残る。
なお、上記実施の形態では、高抵抗半導体層12の厚さのばらつきによる抵抗Rのばらつきを補償するために、抵抗Rの測定値を耐圧VRを用いて補正して評価値Pを求める例について説明したが、本発明は、このような場合のみに限定されない。例えば、高抵抗半導体層12の厚さが既知であれば、高抵抗半導体層12の厚さを用いて抵抗Rの測定値を補正して評価値Pを求めることもできる。この場合、補正係数kは、高抵抗半導体層12の厚さに対する抵抗Rの傾きとして予め求められた値が用いられる。
また、本実施の形態では、耐圧VRを用いて抵抗Rの測定値を補正する場合について説明したが、本発明は、このような場合のみに限定されない。耐圧VRにより補正することが望ましいが、このような補正を行うことなく、抵抗Rの測定値を閾値Rthと比較して逆回復特性を評価することもできる。また、耐圧VRを用いて判定閾値Vthを補正し、抵抗Rの測定値を補正された判定閾値Vthと比較して逆回復特性を評価することもできる。
1 半導体ウエハ
2 PiNダイオード
3A,3B 検査電極
4 ダイシングスペース
5 ダイシングライン
10 半導体基板
11 N型半導体層
12 高抵抗半導体層(ドリフト層)
13 絶縁膜
14 アノード領域
15 FLR領域
16 EQR領域
17 フローティング領域
18 検査領域
21 カソード電極
24 アノード電極
26 EQR電極
30 プローブ
Id 検査電流
IF 順方向電流
P 評価値
Pth 評価値の閾値
Qrr 逆回復電荷量
Qth 逆回復電荷量の閾値
R 抵抗
Rth 抵抗の閾値
VF 順方向電圧
VR 耐圧
Vd 検査電圧
k 補正係数
trr 逆回復時間
τ ライフタイム

Claims (6)

  1. n型の第1半導体層及び不純物濃度が第1半導体層よりも低いn型の第2半導体層からなる半導体基板と、
    第1半導体層の外面上に形成されたカソード電極と、
    第2半導体層の外面からp型不純物を選択的に拡散させて形成されたアノード領域と、
    上記アノード領域上に形成されたアノード電極とを備えたPiNダイオードの検査方法において、
    第2半導体層に形成されたオーミック電極を介して、第2半導体層の抵抗を測定する測定ステップと、
    上記抵抗の測定値に基づいて、上記PiNダイオードの逆回復特性を評価する評価ステップとを備えたことを特徴とするPiNダイオードの検査方法。
  2. 上記測定ステップにおいて、第2半導体層に形成された2つのオーミック電極を介して、第2半導体層の抵抗を測定することを特徴とする請求項1に記載のPiNダイオードの検査方法。
  3. 上記測定ステップにおいて、第2半導体層の上記オーミック電極及び上記カソード電極を介して、第2半導体層の抵抗を測定することを特徴とする請求項1に記載のPiNダイオードの検査方法。
  4. 上記評価ステップにおいて、上記抵抗の測定値と、予め与えられた上記PiNダイオードの耐圧又は第2半導体層の厚さとに基づいて、上記PiNダイオードの逆回復特性を評価することを特徴とする請求項1〜3のいずれかに記載のPiNダイオードの検査方法。
  5. 上記評価ステップにおいて、上記抵抗の測定値に対し、第2半導体層の厚さのばらつきを補償した評価値を求め、当該評価値に基づいて上記PiNダイオードの逆回復特性を評価することを特徴とする請求項4に記載のPiNダイオードの検査方法。
  6. 請求項1〜5に記載したPiNダイオードの検査方法を用いて、製造工程中において検査が行われることを特徴とするPiNダイオードの製造方法。
JP2017230898A 2017-11-30 2017-11-30 PiNダイオードの検査方法及びPiNダイオードの製造方法 Active JP6901669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017230898A JP6901669B2 (ja) 2017-11-30 2017-11-30 PiNダイオードの検査方法及びPiNダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017230898A JP6901669B2 (ja) 2017-11-30 2017-11-30 PiNダイオードの検査方法及びPiNダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2019102613A JP2019102613A (ja) 2019-06-24
JP6901669B2 true JP6901669B2 (ja) 2021-07-14

Family

ID=66977134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017230898A Active JP6901669B2 (ja) 2017-11-30 2017-11-30 PiNダイオードの検査方法及びPiNダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP6901669B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3978633A4 (en) 2019-05-31 2023-06-28 Wadeco Co., Ltd. Surface profile detection device for blast furnace charge and operation method

Also Published As

Publication number Publication date
JP2019102613A (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
US10796906B2 (en) Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device, and method of manufacturing semiconductor device
US8310028B2 (en) Semiconductor device with crystal defect and manufacturing method thereof
CN111354779A (zh) 半导体装置及半导体装置的制造方法
KR20150085061A (ko) 탄화규소 반도체 장치의 제조 방법
KR101943067B1 (ko) 반도체 기판의 평가 방법, 평가용 반도체 기판, 반도체 장치
JP6901669B2 (ja) PiNダイオードの検査方法及びPiNダイオードの製造方法
US9209098B2 (en) HVMOS reliability evaluation using bulk resistances as indices
JP6061017B1 (ja) 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法
US11869814B2 (en) Method of manufacturing silicon carbide semiconductor device
CN105247669B (zh) 半导体晶圆的评价方法
US20220367294A1 (en) Method of manufacturing silicon carbide semiconductor device
US20220367274A1 (en) Method of manufacturing silicon carbide semiconductor device
US10748822B2 (en) Method for manufacturing semiconductor device
JP2022175891A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7115124B2 (ja) 半導体装置の製造方法
JP2020136583A (ja) Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
US11183387B2 (en) Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device
US10381453B2 (en) Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP6292166B2 (ja) 半導体基板の評価方法
JP2006203151A (ja) 半導体素子の濃度評価方法
JP2022186274A (ja) 半導体装置の製造方法
JPH11126911A (ja) pn接合ダイオード及びそれを用いた半導体基板の評価方法
Oasa et al. On-Resistance Measurements of Low Voltage MOSFET at wafer level
JP2020092208A (ja) トレンチゲート型半導体装置の製造方法
US9299621B2 (en) Smart measurement techniques to enhance inline process control stability

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200701

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210519

R150 Certificate of patent or registration of utility model

Ref document number: 6901669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250