KR20150085061A - 탄화규소 반도체 장치의 제조 방법 - Google Patents
탄화규소 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20150085061A KR20150085061A KR1020157015962A KR20157015962A KR20150085061A KR 20150085061 A KR20150085061 A KR 20150085061A KR 1020157015962 A KR1020157015962 A KR 1020157015962A KR 20157015962 A KR20157015962 A KR 20157015962A KR 20150085061 A KR20150085061 A KR 20150085061A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor device
- manufacturing
- group
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 160
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 130
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 38
- 238000007689 inspection Methods 0.000 claims description 36
- 230000007547 defect Effects 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 238000005424 photoluminescence Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000012216 screening Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005194 fractionation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은, 반도체 장치의 순방향 특성을 양호하게 유지하면서, 1칩당의 제조 비용의 증가를 막을 수 있는 탄화규소 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명은, (a) 소자 구조로서의 보디 다이오드(1, 1A)의 순방향 통전의 특성을 검사하는 공정과, (b) 공정 (a)의 검사 결과에 근거하여, 보디 다이오드(1) 및 보디 다이오드(1A)를 순방향 통전에 적합한 제 1 군과 순방향 통전에 적합하지 않는 제 2 군으로 분별하는 공정과, (c) 제 1 군의 보디 다이오드(1)를 이용하여 순방향 통전을 필요로 하는 탄화규소 반도체 MOSFET(10)를 제조하고, 제 2 군의 보디 다이오드(1A)를 이용하여 순방향 통전을 필요로 하지 않는 탄화규소 반도체 MOSFET(10A)를 제조하는 공정을 구비한다.
Description
본 발명은, 탄화규소 반도체 소자에 있어서, 바이폴라 동작을 행하는 구조를 포함하는 탄화규소 반도체 장치의 제조 방법에 관한 것이다.
pn 접합을 갖고 바이폴라 동작을 행하는 구조를 포함하는 탄화규소 반도체 장치에서는, 종래부터, pn 접합의 순방향으로 전류를 흘린 경우에, pn 접합의 재결합 전류에 의해, 결정 결함을 원인으로 하여 적층 결함이 확장하여, 결과적으로 순방향 특성의 저항이 증가해 버린다고 하는 문제가 있다. 적층 결함의 원인으로 되는 결정 결함은 반도체 기판 및 반도체 기판 상의 에피텍셜층의 제조 공정에서 형성되는 것이다.
예를 들면 특허문헌 1에서는, 반도체 장치의 에피텍셜층 내에 결정 결함이 포함되지 않도록 하기 위해서, 기판 중의 결정 결함의 위치 좌표를 광학 현미경 등에 의해 미리 관찰해 두고, 결정 결함의 당해 위치 좌표를 회피한 위치에 소자 영역을 형성하는 방법이 제안되어 있다.
그러나, 제안되어 있는 종래의 방법에서는, 결정 결함이 형성된 부분의 반도체 칩은 불량품으로서 제외된다. 따라서, 제외되는 칩이 있는 만큼, 양품률이 저하하여, 1칩당의 제조 비용이 증가한다고 하는 문제가 있었다.
본 발명은, 상기와 같은 문제를 해결하기 위해서 이루어진 것으로, 반도체 장치의 순방향 특성을 양호하게 유지하면서, 1칩당의 제조 비용의 증가를 방지할 수 있는 탄화규소 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 따른 탄화규소 반도체 장치의 제조 방법은, 제 1 도전형의 탄화규소 반도체 기판 상에 형성된 제 1 도전형의 에피텍셜층과, 상기 에피텍셜층에 접촉하여 형성된 제 2 도전형의 불순물층을 구비하는 소자 구조를 가지는 탄화규소 반도체 장치의 제조 방법으로서, (a) 상기 소자 구조의 상기 에피텍셜층과 상기 불순물층의 사이의 순방향 통전의 특성을 검사하는 공정과, (b) 상기 공정 (a)의 검사 결과에 근거하여, 상기 소자 구조를, 상기 순방향 통전에 적합한 제 1 군과 상기 순방향 통전에 적합하지 않는 제 2 군으로 분별하는 공정과, (c) 상기 제 1 군의 상기 소자 구조를 이용하여, 당해 소자 구조에 있어서의 순방향 통전을 필요로 하는 상기 탄화규소 반도체 장치를 제조하고, 상기 제 2 군의 상기 소자 구조를 이용하여, 당해 소자 구조에 있어서의 순방향 통전을 필요로 하지 않는 상기 탄화규소 반도체 장치를 제조하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 다른 형태에 따른 탄화규소 반도체 장치의 제조 방법은, 제 1 도전형의 탄화규소 반도체 기판 상에 형성된 제 1 도전형의 에피텍셜층과, 상기 에피텍셜층에 접촉하여 형성된 제 2 도전형의 불순물층을 구비하는 소자 구조를 가지는 탄화규소 반도체 장치의 제조 방법으로서, (a) 상기 소자 구조의 상기 에피텍셜층과 상기 불순물층 사이의 순방향 통전의 특성을 검사하는 공정과, (b) 상기 소자 구조를 이용하여 상기 탄화규소 반도체 장치를 제조하는 공정과, (c) 상기 공정 (a)의 검사 결과에 근거하여, 제조된 상기 탄화규소 반도체 장치를, 상기 순방향 통전에 적합한 제 1 군의 상기 소자 구조를 가지는 상기 탄화규소 반도체 장치와, 상기 순방향 통전에 적합하지 않는 제 2 군의 상기 소자 구조를 가지는 상기 탄화규소 반도체 장치로 분별하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 상기 형태에 의하면, 제 1 군의 소자 구조(또는 제 1 군의 소자 구조를 가지는 탄화규소 반도체 장치)와 제 2 군의 소자 구조(또는 제 2 군의 소자 구조를 가지는 탄화규소 반도체 장치)로 분별하고, 각각의 사용 용도에 따른 탄화규소 반도체 장치가 제조된다. 따라서, 순방향 통전에 적합하지 않는 소자 구조에 대해서도 유효하게 이용하여 탄화규소 반도체 장치가 제조되기 때문에, 각 용도에 있어서의 탄화규소 반도체 장치의 순방향 특성을 양호하게 유지하면서, 1칩당의 제조 비용의 증가를 방지할 수 있다.
본 발명의 목적, 특징, 국면, 및 이점은 이하의 상세한 설명과 첨부한 도면에 의해서 보다 명백해진다.
도 1은 본 발명의 실시 형태에 따른 탄화규소 반도체 장치의 제조 방법의 개략을 나타내는 흐름도이다.
도 2는 제조되는 탄화규소 반도체 MOSFET의 예를 나타내는 도면이다.
도 3은 제조되는 탄화규소 반도체 MOSFET의 예를 나타내는 도면이다.
도 4는 본 발명의 실시 형태에 따른 탄화규소 반도체 장치의 제조 방법의 개략을 나타내는 흐름도이다.
도 5는 제조되는 탄화규소 반도체 MOSFET의 예를 나타내는 도면이다.
도 2는 제조되는 탄화규소 반도체 MOSFET의 예를 나타내는 도면이다.
도 3은 제조되는 탄화규소 반도체 MOSFET의 예를 나타내는 도면이다.
도 4는 본 발명의 실시 형태에 따른 탄화규소 반도체 장치의 제조 방법의 개략을 나타내는 흐름도이다.
도 5는 제조되는 탄화규소 반도체 MOSFET의 예를 나타내는 도면이다.
이하, 첨부의 도면을 참조하면서, 본 발명의 실시 형태에 대해 설명한다.
<제 1 실시 형태>
<제조 방법>
도 1은 본 발명의 본 실시 형태에 따른 탄화규소 반도체 장치의 제조 방법의 개략을 나타내는 흐름도이다. 본 실시 형태에서는, 반도체 장치의 일례로서, 탄화규소 반도체 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)를 상정한다.
우선, 제 1 도전형의 반도체 기판이 제조되는 기판 제조 공정이 행해진다(스텝 S1). 구체적으로는, 개량 승화법(개량 레일리법)에 의해 탄화규소 기판이 제조된다. 또, 이미 제조되어 있는, 시판되는 탄화규소 기판을 구입하여 이후의 공정에 이용하는 것도 가능하다.
이 때, pn 접합의 순방향으로 전류를 흘린 경우(순방향 통전)에 발생하는 적층 결함의 확장을 억제하기 위해, 기저면 전위를 포함하는 결정 결함의 밀도가 낮은 탄화규소 기판이 제조되는 것이 바람직하다.
다음에, 반도체 기판 상에, 제 1 도전형의 에피텍셜층이 형성되는 에피텍셜층 제조 공정이 행해진다(스텝 S2). 구체적으로는, 탄화수소와 실란 가스를 이용한 CVD(Chemical Vapor Deposition)법에 의해서, 탄화규소 기판 상에 에피텍셜층이 형성된다. 또, 이미 에피텍셜층이 형성되어 있는 탄화규소 기판을 구입하여 이후의 공정에 이용하는 것도 가능하다.
이 때, pn 접합의 순방향으로 전류를 흘린 경우(순방향 통전)에 발생하는 적층 결함의 확장을 억제하기 위해, 다른 전위로 변환하는 것에 의해 기저면 전위의 밀도를 저감해 두는 등의 처리가 행해지는 것이 바람직하다.
다음에, 형성된 에피텍셜층의 초기 특성이 검사되는 에피텍셜층 검사 공정이 행해진다(스텝 S3). 구체적으로는, 시판되는 검사 장치를 이용하여, 비파괴 방식으로, 에피텍셜층의 불순물 농도, 층의 두께, 및 그 표면 상태의 평가가 행해진다. 또, 각 웨이퍼에 대해, 기저면 전위를 포함하는 결정 결함의 관찰이 행해진다. 또, 기저면 전위란, 오프각 기판 상에 성장한 에피텍셜층의, 층 두께에 상당하는 길이로 오프각 방향으로 연장되는 직선 상의 결함이다. 당해 관찰은, 예를 들면 주사형의 포토루미넌스법 또는 X선 토포그래픽(topographic) 관찰에 의해 행해진다.
당해 검사의 결과는 검사 결과 데이터로서 소정의 기억 영역(도시하지 않음)에 보존된다. 또, 이러한 검사는 웨이퍼 상태에서 행해진다.
여기서, 기저면 전위를 포함하는 결정 결함은 적층 결함의 확장의 원인으로 되는 것이다. 적층 결함이 확장됨으로써, 반도체 장치의 순방향 저항이 증가하기 때문에, 결정 결함의 밀도가 낮은 반도체 웨이퍼가 제조되는 것이 바람직하다.
또, 기저면 전위를 포함하는 결정 결함이 집중해 분포되고, 동일 부울(boule) 혹은 동일 로트 중 복수의 탄화규소 반도체 기판의 에피텍셜층에서 동일한 분포를 나타내는 경우가 있다. 그러한 경우에는, 전수(全數)의 탄화규소 기판의 에피텍셜층에 있어서의 결정 결함을 관찰할 필요는 없고, 부울 단위 또는 제조 로트 단위로 선택된 일부의 탄화규소 반도체 기판에 있어서의 결정 결함을 관찰함으로써 대용하여도 좋다. 이렇게 하면, 당해 검사에 수반되는 비용 및 시간을 삭감할 수 있어, 결과적으로 제조 원가를 저렴하게 할 수 있다.
다음에, 반도체 소자를 제작하기 위한 웨이퍼 프로세스 공정이 행해진다(스텝 S4). 구체적으로는, 시판되는 반도체 제조 장치를 이용하여 패턴 노광 및 현상이 반복되고, 또한 에칭, 이온(불순물) 주입, 열처리, 산화 처리, 층간막의 성막, 및 전극 형성이 행해져서, 반도체 웨이퍼 상에 탄화규소 반도체 MOSFET가 제조된다.
다음에, 반도체 웨이퍼의 초기 특성이 평가되는 웨이퍼 테스트 공정이 행해진다(스텝 S5). 구체적으로는, 통상의 프로브 등을 이용하여, 소자의 초기 특성이 평가된다. 반도체 웨이퍼에 있어서의 리크 전류에 대해서도 측정된다. 당해 테스트의 결과는 검사 결과 데이터로서 소정의 기억 영역(도시하지 않음)에 보존된다.
다음에, 반도체 웨이퍼가 다이싱되는 것에 의해 반도체 칩이 형성되는 다이싱 공정이 행해진다(스텝 S6). 다이싱에는, 통상의 다이서가 이용된다.
다음에, 반도체 칩(반도체 소자)의 초기 특성이 평가되는 칩 테스트 공정이 행해진다(스텝 S7). 당해 테스트의 결과는 검사 결과 데이터로서 소정의 기억 영역(도시하지 않음)에 보존된다. 반도체 칩에 있어서의 리크 전류에 대해서도 측정되고, 또 예를 들면 10A/㎠ 정도의 전류를 흘린 상태에서의 저항값 및 통전 시간에 대한 저항의 변화량에 대해서도 측정된다.
다음에, 앞의 공정에서 얻어진 검사 결과 데이터를 적어도 1개 참조하여, 반도체 칩에 있어서의 pn 접합에 순방향 통전한 경우의 순방향 저항의 증가 유무가 판단된다. 그리고, 순방향 저항이 증가하지 않는다고 판단되는 경우에는, 순방향 통전에 적합한 제 1 군의 반도체 칩으로 되고, 순방향 저항이 증가한다고 판단되는 경우에는, 순방향 통전에 적합하지 않는 제 2 군의 반도체 칩으로 된다.
예를 들면, 에피텍셜층 검사 공정(스텝 S3)의 검사 결과 데이터를 참조하여, 에피텍셜층에 결정 결함을 가지는 탄화규소 반도체 기판을, 순방향 통전에 적합하지 않는 반도체 웨이퍼로 할 수 있다.
또한 예를 들면, 웨이퍼 테스트 공정(스텝 S5)의 검사 결과 데이터를 참조하여, 소자 구조로서의 보디(body) 다이오드의 정류 특성에 이상이 있어, 리크 전류가 상분포(常分布)에 비해 큰 반도체 웨이퍼를, 순방향 통전에 적합하지 않는 반도체 웨이퍼로 할 수 있다.
또한 예를 들면, 칩 테스트 공정(스텝 S7)의 검사 결과 데이터를 참조하여, 리크 전류가 미리 정해진 임계값보다 크거나, 또는 통전 상태에서의 순방향 저항의 변화량이 미리 정해진 임계값보다 큰 반도체 칩을, 순방향 통전에 적합하지 않는 반도체 웨이퍼로 할 수 있다.
그리고, 각각의 군에 따라 반도체 칩의 사용 용도가 분별되는 분별 공정이 행해진다(스텝 S8). 당해 분별에 의해서, 순방향 통전에 적합한(예) 제 1 군의 반도체 칩은, 반도체 칩에 있어서의 pn 접합에 순방향 통전을 필요로 하는 사양의 탄화규소 반도체 장치에 조립되는 공정으로 진행되고, 순방향 통전에 적합하지 않는(아니오) 제 2 군의 반도체 칩은, 반도체 칩에 있어서의 pn 접합에 순방향 통전을 필요로 하지 않는 사양의 탄화규소 반도체 장치에 조립되는 공정으로 진행되게 된다.
다음에, 제 1 군의 반도체 칩 및 제 2 군의 반도체 칩이 각각 케이스 혹은 몰드에 고정되고, 배선이 형성되는 어셈블리 공정이 행해진다(스텝 S9-1 및 스텝 S9-2). 또, 당해 공정은 칩 상태에서 행해진다.
다음에, 조립된 탄화규소 반도체 장치(제품) 각각의 초기 특성이 검사되는 제품 검사 공정이 행해진다(스텝 S10-1 및 스텝 S10-2). 이렇게 해서, 탄화규소 반도체 장치(제품)가 제조된다.
도 2 및 도 3은 제조되는 탄화규소 반도체 장치의 일례로서의 탄화규소 반도체 MOSFET의 회로도이다.
도 2는 제 1 군의 반도체 칩을 가지는 탄화규소 반도체 MOSFET(10)의 회로도이다.
도 2에 나타낸 탄화규소 반도체 MOSFET(10)는 칩 패키지(20) 상에 배치된다. 탄화규소 반도체 MOSFET(10)에서의 보디 다이오드(1)가 순방향 통전에 적합하기 때문에, 탄화규소 반도체 MOSFET(10)는 pn 접합에 순방향 통전을 필요로 하는 사양의 탄화규소 반도체 장치로서 제조되고 있다.
한편, 도 3은 제 2 군의 반도체 칩을 가지는 탄화규소 반도체 MOSFET(10A)를 포함하는 회로도이다.
도 3에 나타낸 탄화규소 반도체 MOSFET(10A)는 칩 패키지(20) 상에 배치된다. 탄화규소 반도체 MOSFET(10A)에 있어서의 보디 다이오드(1A)가 순방향 통전에 적합하지 않기 때문에, 칩 패키지(20) 상에는 탄화규소 반도체 MOSFET(10A)의 보디 다이오드(1A)와 병렬로 접속된 SiC 쇼트키 배리어 다이오드(Schottky barrier diode)(2)가 더 구비되어 있다. SiC 쇼트키 배리어 다이오드(2)는 순방향의 방향이 보디 다이오드(1A)의 순방향의 방향과 동일하게 되도록 배열되어 있다. 또, 당해 SiC 쇼트키 배리어 다이오드(2) 대신에, Si 다이오드가 구비되어 있어도 좋다.
당해 SiC 쇼트키 배리어 다이오드(2)는 탄화규소 반도체 MOSFET(10A)의 귀환 다이오드(프리휠 다이오드)로서 기능한다. 그 때문에, 탄화규소 반도체 MOSFET(10A)의 보디 다이오드(1A)의 순방향 저항의 증가는 탄화규소 반도체 MOSFET(10A)의 순방향 특성에 기여하지 않는다.
<변형예>
제조 공정을 간략화하기 위해, 도 1에 있어서의 검사 공정(스텝 S3, 5 및 7) 중 어느 하나의 검사 공정만이 행해져도 좋다. 단, 보다 많은 검사 결과 데이터를 참조하는 경우에는, 분별 공정(스텝 S8)에서, 보다 정확한 분별을 행할 수 있다.
분별 공정(스텝 S8)은, 예를 들면 에피텍셜층 검사 공정(스텝 S3)의 후, 웨이퍼 프로세스 공정(스텝 S4)의 전에 행해져도 좋고, 웨이퍼 테스트 공정(스텝 S5)의 후, 다이싱 공정(스텝 S6)의 전에 행해져도 좋다.
이와 같이, 보다 빠른 공정 단계에서 분별을 행함으로써, 구조상의 변경의 자유도를 높게 할 수 있다.
웨이퍼 프로세스 공정(스텝 S4)의 전에 분별이 행해지면, 웨이퍼 프로세스 공정(스텝 S4)에서, 제 1 군과 제 2 군에서 상이한 노광 마스크를 이용한 노광 처리를 행할 수 있고, 다이싱에 의해서 분할되는 경우에도 제 1 군과 제 2 군을 구별할 수 있도록, 식별 표시를 형성할 수 있다.
또한, 다이싱 공정(스텝 S6)의 전에 분별이 행해지면, 다이싱 공정(스텝 S6)에서, 제 1 군과 제 2 군의 경계를 따라 다이싱을 행할 수 있어, 1개의 반도체 칩 내에 제 1 군과 제 2 군이 혼재되는 것을 억제할 수 있다. 따라서, 반도체 칩을 낭비없이 활용하여, 탄화규소 반도체 장치를 제조할 수 있다.
<효과>
본 발명에 따른 실시 형태에 의하면, 탄화규소 반도체 장치의 제조 방법이, (a) 소자 구조로서의 보디 다이오드(1) 및 보디 다이오드(1A)의 순방향 통전의 특성을 검사하는 공정과, (b) 공정 (a)의 검사 결과에 근거하여, 보디 다이오드(1) 및 보디 다이오드(1A)를 순방향 통전에 적합한 제 1 군과 순방향 통전에 적합하지 않는 제 2 군으로 분별하는 공정과, (c) 제 1 군의 보디 다이오드(1)를 이용하여, 당해 보디 다이오드(1)에 있어서의 순방향 통전을 필요로 하는 탄화규소 반도체 MOSFET(10)를 제조하고, 제 2 군의 보디 다이오드(1A)를 이용하여, 당해 보디 다이오드(1A)에 있어서의 순방향 통전을 필요로 하지 않는 탄화규소 반도체 MOSFET(10A)를 제조하는 공정을 구비한다.
이러한 구성에 의하면, 제 1 군의 보디 다이오드(1)와 제 2 군의 보디 다이오드(1A)로 분별하여, 각각의 사용 용도에 따른 탄화규소 반도체 MOSFET(10) 및 탄화규소 반도체 MOSFET(10A)가 제조된다. 따라서, 순방향 통전에 적합하지 않는 소자 구조에 대해서도 불량품으로는 되지 않고, 유효하게 이용하여 탄화규소 반도체 장치가 제조되기 때문에, 각 용도에 있어서의 탄화규소 반도체 장치의 순방향 특성을 양호하게 유지하면서, 1칩당의 제조 비용의 증가를 막을 수 있다.
또한, 탄화규소 반도체 장치가 제조되기 전에, 소자 구조의 순방향 특성에 대한 분별이 행해지기 때문에, 그 후의 공정에 있어서의 구조상의 변경의 자유도가 높다.
또한, 본 발명에 따른 실시 형태에 의하면, 제 1 군의 보디 다이오드(1)를 가지는 탄화규소 반도체 MOSFET(10)를 제조하는 경우와 제 2 군의 보디 다이오드(1A)를 가지는 탄화규소 반도체 MOSFET(10A)를 제조하는 경우는 상이한 노광 마스크를 이용한다.
이러한 구성에 의하면, 제 1 군의 보디 다이오드(1)와 제 2 군의 보디 다이오드(1A)를 구별할 수 있도록, 식별 표시를 형성할 수 있다. 따라서, 이후의 공정에서 다이싱에 의해서 분할되는 경우에도, 적절히 제 1 군 및 제 2 군을 파악하여, 서로 혼입되어 버리는 것을 막을 수 있다.
또한, 본 발명에 따른 실시 형태에 의하면, 제 2 군의 보디 다이오드(1A)를 이용한 탄화규소 반도체 MOSFET(10A)를 제조하는 경우, 보디 다이오드(1A)와 병렬로 접속되고, 또한 보디 다이오드(1A)의 순방향과 동일한 방향의 순방향을 가지는 SiC 쇼트키 배리어 다이오드(2)가 더 탑재된다.
SiC 쇼트키 배리어 다이오드(2)는 탄화규소 반도체 MOSFET(10A)의 귀환 다이오드(프리휠 다이오드)로서 기능한다. 그 때문에, 탄화규소 반도체 MOSFET(10A)의 보디 다이오드(1A)의 순방향 저항의 증가는 탄화규소 반도체 MOSFET(10A)의 순방향 특성에 기여하지 않는다.
또한, 본 발명에 따른 실시 형태에 의하면, 에피텍셜층에 있어서의 결정 결함을, 주사형의 포토루미넌스법에 의해 관찰하고, 보디 다이오드(1) 및 보디 다이오드(1A)에 있어서의 순방향 통전의 특성을 검사하는 공정을 포함한다.
이러한 구성에 의하면, 투과형의 전자현미경 등을 이용한 관찰과는 달라, 비파괴 방식으로 행할 수 있다. 따라서, 검사용의 반도체 기판을 준비할 필요가 없다. 또한, 장치도 비교적 저렴하여, 검사 비용도 억제된다.
또한, 통전에 의한 스크리닝을 행하여 순방향 특성을 검사하는 경우에 비해, 시간 및 비용을 억제할 수 있다. 또, 당해 방법에 의하면, 통전에 의해도 현저한 차이가 생기지 않는 형상 또는 크기 등의 결정 결함에 대해서도, 정밀도 좋게 검출할 수 있다.
또한, 본 발명에 따른 실시 형태에 의하면, 에피텍셜층에 있어서의 결정 결함을, X선 토포그래픽 관찰법에 의해 관찰하고, 보디 다이오드(1) 및 보디 다이오드(1A)에 있어서의 순방향 통전의 특성을 검사하는 공정을 포함한다.
이러한 구성에 의하면, 상세한 전위를 관찰할 수 있어, 보다 정밀도가 높은 분별을 행할 수 있다.
또한, 통전에 의한 스크리닝을 행하여 순방향 특성을 검사하는 경우에 비해, 시간 및 비용을 억제할 수 있다. 또, 당해 방법에 의하면, 통전에 의해도 현저한 차이가 생기지 않는 형상 또는 크기 등의 결정 결함에 대해서도, 정밀도 좋게 검출할 수 있다.
또한, 본 발명에 따른 실시 형태에 의하면, 부울 단위 또는 제조 로트 단위로 선택된 일부의 탄화규소 반도체 기판의 에피텍셜층에 있어서의 결정 결함을 관찰하여, 보디 다이오드에 있어서의 순방향 통전의 특성을 검사한다.
이러한 구성에 의하면, 검사를 효율적으로 행할 수 있어, 검사 비용 및 검사 시간을 삭감할 수 있다.
<제 2 실시 형태>
<제조 방법>
도 4는 본 실시 형태에 따른 탄화규소 반도체 장치의 제조 방법의 개략을 나타내는 흐름도이다. 도 4에 있어서, 스텝 S1~7까지는 제 1 실시 형태와 동일하기 때문에, 상세한 설명을 생략한다.
스텝 S7의 후, 반도체 칩이 케이스 혹은 몰드에 고정되고, 배선이 형성되는 어셈블리 공정이 행해진다(스텝 S9).
다음에, 조립된 탄화규소 반도체 장치(제품)의 초기 특성이 검사되는 제품 검사 공정이 행해진다(스텝 S10). 당해 검사의 결과는 검사 결과 데이터로서 소정의 기억 영역에 보존된다.
다음에, 탄화규소 반도체 장치(제품)에서 pn 접합에 순방향 통전한 경우의 열화의 유무가 검사되는 스크리닝 공정이 행해진다(스텝 S11). 구체적으로는, 탄화규소 반도체 장치의 보디 다이오드에 순방향 통전하는 초기 통전에 의해, 순방향 저항의 증가의 유무를 검사한다. 당해 검사의 결과는 검사 결과 데이터로서 소정의 기억 영역에 보존된다.
다음에, 앞의 공정에서 얻어진 검사 결과 데이터를 적어도 1개 참조하여, 순방향 통전에 적합한 제 1 군의 소자 구조를 가지는 탄화규소 반도체 장치, 및 순방향 통전에 적합하지 않는 제 2 군의 소자 구조를 가지는 탄화규소 반도체 장치 각각에 따라 사용 용도가 분별되는 분별 공정이 행해진다(스텝 S8). 이렇게 해서, 각각의 사용 용도에 따라 분별된 탄화규소 반도체 장치(제품)가 제조된다.
도 2 및 도 5는 스텝 S에서 예인 경우와 아니오인 경우에 도 4로 도시하지 않은 다음의 공정에서 각각 사용되거나 혹은 제조되는 탄화규소 반도체 장치의 일례로서의 탄화규소 반도체 MOSFET의 회로도이다.
도 2는 스텝 S8에서 예인 경우에, 제 1 군의 반도체 칩을 가지는 탄화규소 반도체 MOSFET(10)의 회로도이다.
도 2에 나타낸 탄화규소 반도체 MOSFET(10)는 칩 패키지(20) 상에 배치된다. 탄화규소 반도체 MOSFET(10)에 있어서의 보디 다이오드(1)가 순방향 통전에 적합하기 때문에, 탄화규소 반도체 MOSFET(10)는 pn 접합에 순방향 통전을 필요로 하는 사양의 탄화규소 반도체 장치로서 제조되어 있다.
한편, 도 5는 스텝 S8에서 아니오인 경우에, 제 2 군의 반도체 칩을 가지는 탄화규소 반도체 MOSFET(10A)를 포함하는 회로도이다.
도 5에 나타낸 탄화규소 반도체 MOSFET(10A)는 칩 패키지(20) 상에 배치된다. 탄화규소 반도체 MOSFET(10A)에 있어서의 보디 다이오드(1A)가 순방향 통전에 적합하지 않기 때문에, 칩 패키지(20)와는 다른 칩 패키지(21) 상에는 탄화규소 반도체 MOSFET(10A)의 보디 다이오드(1A)와 병렬로 접속된 SiC 쇼트키 배리어 다이오드(3)가 더 구비되어 있다. SiC 쇼트키 배리어 다이오드(3)는 순방향의 방향이, 보디 다이오드(1A)의 순방향의 방향과 동일하게 되도록 배열되어 있다. 또, 당해 SiC 쇼트키 배리어 다이오드(3) 대신에, Si 다이오드가 구비되어 있어도 좋다.
당해 SiC 쇼트키 배리어 다이오드(3)는 탄화규소 반도체 MOSFET(10A)의 귀환 다이오드(프리휠 다이오드)로서 기능한다. 그 때문에, 탄화규소 반도체 MOSFET(10A)의 보디 다이오드(1A)의 순방향 저항의 증가는 탄화규소 반도체 MOSFET(10A)의 순방향 특성에 기여하지 않는다.
<변형예>
제조 공정을 간략화하기 위해, 도 4에 있어서의 검사 공정(스텝 S3, 5, 7, 10 및 11) 중 어느 하나의 검사 공정만이 행해져도 좋다. 단, 보다 많은 검사 결과 데이터를 참조하는 경우에는, 분별 공정(스텝 S8)에서, 보다 정밀도가 높은 분별을 행할 수 있다.
분별 공정(스텝 S8)은 제품 검사 공정(스텝 S10)의 후, 스크리닝 공정(스텝 S11)의 전에 행해져도 좋다. 보다 빠른 공정 단계에서 분별을 행함으로써, 구조상의 변경의 자유도를 높게 할 수 있다.
<효과>
본 발명에 따른 실시 형태에 의하면, (a) 소자 구조로서의 보디 다이오드(1) 및 보디 다이오드(1A)의, 순방향 통전의 특성을 검사하는 공정과, (b) 보디 다이오드(1) 및 보디 다이오드(1A)를 이용하여 탄화규소 반도체 MOSFET(10) 및 탄화규소 반도체 MOSFET(10A)를 제조하는 공정과, (c) 공정 (a)의 검사 결과에 근거하여, 제조된 탄화규소 반도체 MOSFET(10) 및 탄화규소 반도체 MOSFET(10A)를, 순방향 통전에 적합한 제 1 군의 보디 다이오드(1)를 가지는 탄화규소 반도체 MOSFET(10)와, 순방향 통전에 적합하지 않는 제 2 군의 보디 다이오드(1A)를 가지는 탄화규소 반도체 MOSFET(10A)로 분별하는 공정을 구비한다.
이러한 구성에 의하면, 참조할 수 있는 검사 결과 데이터가 많아져, 보다 정밀도가 높은 분별을 행할 수 있다.
상기의 각 실시 형태에서는, pn 접합에 순방향 통전을 행하는 것이 필요한 탄화규소 반도체 장치로서, 예를 들면 보디 다이오드에 통전하는 것이 필요한 MOSFET의 예를 나타냈지만, 마찬가지로 사이리스터, IGBT, 헤테로 바이폴라 트랜지스터 등의 pn 접합에 순방향 통전하는 종류의 탄화규소 반도체 장치의 제조 방법에서도, pn 다이오드의 통전에 의해 열화되는 소자 구조를 제거함으로써, 통전 신뢰성을 향상할 수 있는 효과가 있다.
본 발명의 실시 형태에서는, 각 구성요소의 재질, 재료, 실시의 조건 등에 대해서도 기재하고 있지만, 이들은 예시이며 기재한 것에 한정되는 것은 아니다.
또, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시 형태의 자유로운 조합 혹은 각 실시 형태의 임의의 구성요소의 변형, 혹은 각 실시 형태에서 임의의 구성요소의 생략이 가능하다.
본 발명은 상세하게 설명되었지만, 상기한 설명은, 모든 국면에 있어, 예시이고, 본 발명이 그것에 한정되는 것은 아니다. 예시되어 있지 않은 무수한 변형예가, 본 발명의 범위로부터 벗어나는 일없이 상정될 수 있는 것이라고 이해될 것이다.
1, 1A: 보디 다이오드
2, 3: 쇼트키 배리어 다이오드
10, 10A: 탄화규소 반도체 MOSFET
20, 21: 칩 패키지
2, 3: 쇼트키 배리어 다이오드
10, 10A: 탄화규소 반도체 MOSFET
20, 21: 칩 패키지
Claims (7)
- 제 1 도전형의 탄화규소 반도체 기판 상에 형성된 제 1 도전형의 에피텍셜층과, 상기 에피텍셜층에 접촉하여 형성된 제 2 도전형의 불순물층을 구비하는 소자 구조(1, 1A)를 가지는 탄화규소 반도체 장치(10, 10A)의 제조 방법으로서,
(a) 상기 소자 구조(1, 1A)의 상기 에피텍셜층과 상기 불순물층의 사이의 순방향 통전의 특성을 검사하는 공정과,
(b) 상기 공정(a)의 검사 결과에 근거하여, 상기 소자 구조(1, 1A)를, 상기 순방향 통전에 적합한 제 1 군과 상기 순방향 통전에 적합하지 않는 제 2 군으로 분별하는 공정과,
(c) 상기 제 1 군의 상기 소자 구조(1)를 이용하여, 당해 소자 구조에 있어서의 순방향 통전을 필요로 하는 상기 탄화규소 반도체 장치(10)를 제조하고, 상기 제 2 군의 상기 소자 구조(1A)를 이용하여, 당해 소자 구조에 있어서의 순방향 통전을 필요로 하지 않는 상기 탄화규소 반도체 장치(10A)를 제조하는 공정을 구비하는 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
- 제 1 항에 있어서,
상기 공정 (c)는, 상기 제 1 군의 상기 소자 구조(1)를 이용한 상기 탄화규소 반도체 장치(10)를 제조하는 경우와, 상기 제 2 군의 상기 소자 구조(1A)를 이용한 상기 탄화규소 반도체 장치(10A)를 제조하는 경우에서는 상이한 노광 마스크를 이용하는 공정인 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 공정 (c)는, 상기 제 2 군의 상기 소자 구조(1A)를 이용한 상기 탄화규소 반도체 장치(10A)를 제조하는 경우, 상기 소자 구조(1A)와 병렬로 접속되고 또한 상기 소자 구조(1A)의 순방향과 동일한 방향의 순방향을 가지는 다이오드(2)를 더 탑재하는 공정인 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 공정 (a)는, 상기 에피텍셜층에 있어서의 결정 결함의 관찰, 상기 소자 구조(1, 1A)에 있어서의 리크 전류의 측정, 및 상기 소자 구조(1, 1A)에 순방향 통전을 행한 경우의 순방향 저항의 시간 변화의 측정 중 적어도 하나를 행하는 것에 의해서, 상기 소자 구조(1, 1A)에 있어서의 상기 순방향 통전의 특성을 검사하는 공정인 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
- 제 4 항에 있어서,
상기 공정 (a)는, 상기 에피텍셜층에 있어서의 결정 결함을, 주사형의 포토루미넌스법에 의해 관찰하여, 상기 소자 구조(1, 1A)에 있어서의 상기 순방향 통전의 특성을 검사하는 공정을 포함하는 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
- 제 4 항에 있어서,
상기 공정 (a)는, 상기 에피텍셜층에 있어서의 결정 결함을, X선 토포그래픽 관찰법(X-ray topographic observation technique)에 의해 관찰하여, 상기 소자 구조(1, 1A)에 있어서의 상기 순방향 통전의 특성을 검사하는 공정을 포함하는 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
- 제 4 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 공정 (a)는 부울 단위(boule basis) 또는 제조 로트 단위로 선택된 일부의 상기 탄화규소 반도체 기판의 상기 에피텍셜층에 있어서의 결정 결함을 관찰하여, 상기 소자 구조(1, 1A)에 있어서의 상기 순방향 통전의 특성을 검사하는 공정을 포함하는 것을 특징으로 하는
탄화규소 반도체 장치의 제조 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/083083 WO2014097448A1 (ja) | 2012-12-20 | 2012-12-20 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150085061A true KR20150085061A (ko) | 2015-07-22 |
| KR101766562B1 KR101766562B1 (ko) | 2017-08-08 |
Family
ID=50977826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157015962A KR101766562B1 (ko) | 2012-12-20 | 2012-12-20 | 탄화규소 반도체 장치의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9530703B2 (ko) |
| JP (1) | JP5791830B2 (ko) |
| KR (1) | KR101766562B1 (ko) |
| CN (1) | CN104871301B (ko) |
| DE (1) | DE112012007246B4 (ko) |
| WO (1) | WO2014097448A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6613883B2 (ja) * | 2015-12-25 | 2019-12-04 | 富士電機株式会社 | ３レベル電力変換回路 |
| JP6490017B2 (ja) * | 2016-01-19 | 2019-03-27 | 三菱電機株式会社 | パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法 |
| JP6605393B2 (ja) * | 2016-05-12 | 2019-11-13 | 株式会社日立製作所 | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 |
| WO2017203623A1 (ja) * | 2016-05-25 | 2017-11-30 | 株式会社日立製作所 | パワーモジュール、パワーモジュールの製造方法、及び電力変換装置の製造方法 |
| JP6688184B2 (ja) | 2016-07-20 | 2020-04-28 | 東レエンジニアリング株式会社 | ワイドギャップ半導体基板の欠陥検査装置 |
| JP6917911B2 (ja) * | 2018-01-15 | 2021-08-11 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
| JP7056515B2 (ja) * | 2018-10-30 | 2022-04-19 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2022163818A (ja) | 2021-04-15 | 2022-10-27 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410356B1 (en) * | 2000-03-07 | 2002-06-25 | General Electric Company | Silicon carbide large area device fabrication apparatus and method |
| JP4338178B2 (ja) * | 2003-03-24 | 2009-10-07 | 財団法人電力中央研究所 | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
| US9455356B2 (en) | 2006-02-28 | 2016-09-27 | Cree, Inc. | High power silicon carbide (SiC) PiN diodes having low forward voltage drops |
| KR20090027220A (ko) * | 2006-07-05 | 2009-03-16 | 파나소닉 주식회사 | 반도체발광소자 및 제조방법 |
| JP5000424B2 (ja) * | 2007-08-10 | 2012-08-15 | 一般財団法人電力中央研究所 | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
| JP2009159184A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Ltd | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 |
| US8310028B2 (en) * | 2008-01-09 | 2012-11-13 | Rohm Co., Ltd. | Semiconductor device with crystal defect and manufacturing method thereof |
| JP5368722B2 (ja) | 2008-03-28 | 2013-12-18 | 新電元工業株式会社 | 半導体装置 |
| JP5368721B2 (ja) | 2008-03-28 | 2013-12-18 | 新電元工業株式会社 | 半導体装置 |
| JP5366521B2 (ja) | 2008-12-05 | 2013-12-11 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
| JP5502528B2 (ja) | 2010-02-26 | 2014-05-28 | 株式会社デンソー | 半導体ウエハの処理方法と処理済の半導体ウエハ |
| JP4716148B1 (ja) * | 2010-03-30 | 2011-07-06 | レーザーテック株式会社 | 検査装置並びに欠陥分類方法及び欠陥検出方法 |
| US20110242312A1 (en) * | 2010-03-30 | 2011-10-06 | Lasertec Corporation | Inspection system and inspection method |
| JP5756911B2 (ja) * | 2010-06-03 | 2015-07-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびこれを用いた半導体リレー |
-
2012
- 2012-12-20 WO PCT/JP2012/083083 patent/WO2014097448A1/ja active Application Filing
- 2012-12-20 CN CN201280077851.5A patent/CN104871301B/zh active Active
- 2012-12-20 KR KR1020157015962A patent/KR101766562B1/ko active IP Right Grant
- 2012-12-20 DE DE112012007246.4T patent/DE112012007246B4/de active Active
- 2012-12-20 US US14/434,279 patent/US9530703B2/en active Active
- 2012-12-20 JP JP2014552834A patent/JP5791830B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2014097448A1 (ja) | 2017-01-12 |
| DE112012007246T5 (de) | 2015-10-29 |
| DE112012007246B4 (de) | 2022-12-22 |
| CN104871301B (zh) | 2017-07-14 |
| KR101766562B1 (ko) | 2017-08-08 |
| US20150262892A1 (en) | 2015-09-17 |
| JP5791830B2 (ja) | 2015-10-07 |
| CN104871301A (zh) | 2015-08-26 |
| WO2014097448A1 (ja) | 2014-06-26 |
| US9530703B2 (en) | 2016-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101766562B1 (ko) | 탄화규소 반도체 장치의 제조 방법 | |
| JP5192661B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6075257B2 (ja) | 炭化珪素半導体装置の検査方法及び検査装置 | |
| JP6083129B2 (ja) | 半導体装置の製造方法および製造装置 | |
| Das et al. | Statistical analysis of killer and non-killer defects in SiC and the impacts to device performance | |
| Baierhofer et al. | Defect reduction in SiC epilayers by different substrate cleaning methods | |
| JP6192062B2 (ja) | エッジ欠陥検査 | |
| CN110047768A (zh) | 测试条件决定装置及测试条件决定方法 | |
| JP2010192837A (ja) | 半導体ウェーハのダイシング方法 | |
| JP6061017B1 (ja) | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 | |
| KR102029708B1 (ko) | 반도체 웨이퍼의 평가 방법 | |
| JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
| Kodolitsch et al. | Impact of crystalline defects in 4H-SiC epitaxial layers on the electrical characteristics and blocking capability of SiC power devices | |
| JP6883745B2 (ja) | 半導体装置およびその製造方法 | |
| CN115377064A (zh) | 碳化硅半导体装置的制造方法 | |
| JP2022175891A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP7065729B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6806554B2 (ja) | 半導体装置の検査方法 | |
| JP2022163818A (ja) | 炭化珪素半導体装置の製造方法 | |
| Ugur | Reliability and Condition Monitoring of SiC Power Mosfets | |
| JP7036198B2 (ja) | 半導体装置、半導体ウエハおよび半導体装置の製造方法 | |
| Baierhofer et al. | Correlation of Extended Defects with Electrical Yield of SiC MOSFET Devices | |
| Malta et al. | Metal-Oxide-Metal (MOM) capacitors and GaN-based High Electron Mobility Transistors (HEMTs) devices for integrated circuits: a reliability study | |
| Kohler | Failure Analysis of AlGaN/GaN HEMTs in a Commercial Production Environment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |