JP5791830B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5791830B2 JP5791830B2 JP2014552834A JP2014552834A JP5791830B2 JP 5791830 B2 JP5791830 B2 JP 5791830B2 JP 2014552834 A JP2014552834 A JP 2014552834A JP 2014552834 A JP2014552834 A JP 2014552834A JP 5791830 B2 JP5791830 B2 JP 5791830B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor device
- element structure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 121
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 121
- 238000000034 method Methods 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 238000007689 inspection Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 32
- 230000007547 defect Effects 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000005424 photoluminescence Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 25
- 238000000926 separation method Methods 0.000 description 14
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 238000012216 screening Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、炭化硅素半導体素子において、バイポーラ動作を行う構造を含む炭化珪素半導体装置の製造方法に関するものである。
ｐｎ接合を有しバイポーラ動作を行う構造を含む炭化珪素半導体装置では、従来から、ｐｎ接合の順方向に電流を流した場合に、ｐｎ接合の再結合電流により、結晶欠陥を原因として積層欠陥が拡張し、結果として順方向特性の抵抗が増加してしまうという問題がある。積層欠陥の原因となる結晶欠陥は、半導体基板および半導体基板上のエピタキシャル層の製造工程において形成されるものである。
例えば特許文献１では、半導体装置のエピタキシャル層内に結晶欠陥が含まれないようにするため、基板中の結晶欠陥の位置座標を光学顕微鏡等によりあらかじめ観察しておき、結晶欠陥の当該位置座標を避けた位置に素子領域を形成する方法が提案されている。
しかしながら、提案されている従来の方法では、結晶欠陥が形成された部分の半導体チップは、不良品として除外される。よって、除外されるチップがある分、歩留まりが低下し、一チップあたりの製造コストが増加するという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、半導体装置の順方向特性を良好に維持しつつ、一チップあたりの製造コストの増加を防ぐことができる炭化珪素半導体装置の製造方法を提供することを目的とする。
本発明の一態様に関する炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素半導体基板上に形成された第１導電型のエピタキシャル層と、前記エピタキシャル層に接触して形成された第２導電型の不純物層とを備える素子構造を有する炭化珪素半導体装置の製造方法であって、（ａ）前記素子構造の、前記エピタキシャル層と前記不純物層との間の順方向通電の特性を検査する工程と、（ｂ）前記工程（ａ）の検査結果に基づいて、前記素子構造を、前記順方向通電に適する第１群と前記順方向通電に適さない第２群とに分別する工程と、（ｃ）前記第１群の前記素子構造を用いて、当該素子構造における順方向通電を要する前記炭化珪素半導体装置を製造し、前記第２群の前記素子構造を用いて、当該素子構造における順方向通電を要しない前記炭化珪素半導体装置を製造する工程とを備えることを特徴とする。
本発明の上記態様によれば、第１群の素子構造（または第１群の素子構造を有する炭化珪素半導体装置）と第２群の素子構造（または第２群の素子構造を有する炭化珪素半導体装置）とに分別し、それぞれの使用用途に応じた炭化珪素半導体装置が製造される。よって、順方向通電に適さない素子構造についても有効に利用して炭化珪素半導体装置が製造されるため、各用途における炭化珪素半導体装置の順方向特性を良好に維持しつつ、一チップあたりの製造コストの増加を防ぐことができる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
＜第１実施形態＞
＜製造方法＞
図１は、本発明の本実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。本実施形態では、半導体装置の一例として、炭化珪素半導体ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を想定する。
＜製造方法＞
図１は、本発明の本実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。本実施形態では、半導体装置の一例として、炭化珪素半導体ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を想定する。
まず、第１導電型の半導体基板が製造される基板製造工程が行われる（ステップＳ１）。具体的には、改良昇華法（改良レーリー法）により炭化硅素基板が製造される。なお、既に製造されている、市販の炭化珪素基板を購入して後の工程に用いることも可能である。
このとき、ｐｎ接合の順方向に電流を流した場合（順方向通電）に発生する積層欠陥の拡張を抑制するため、基底面転位を含む結晶欠陥の密度が低い炭化珪素基板が製造されることが望ましい。
次に、半導体基板上に、第１導電型のエピタキシャル層が形成されるエピタキシャル層製造工程が行われる（ステップＳ２）。具体的には、炭化水素とシランガスとを用いたＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、炭化珪素基板上にエピタキシャル層が形成される。なお、既にエピタキシャル層が形成されている炭化珪素基板を購入して後の工程に用いることも可能である。
このとき、ｐｎ接合の順方向に電流を流した場合（順方向通電）に発生する積層欠陥の拡張を抑制するため、他の転位に変換することにより基底面転位の密度を低減しておく等の処理が行われることが望ましい。
次に、形成されたエピタキシャル層の初期特性が検査されるエピタキシャル層検査工程が行われる（ステップＳ３）。具体的には、市販の検査装置を用いて、非破壊方式で、エピタキシャル層の不純物濃度、層の厚さ、およびその表面状態の評価が行われる。加えて、各ウエハに対して、基底面転位を含む結晶欠陥の観察が行われる。なお、基底面転位とは、オフ角基板上に成長したエピタキシャル層の、層厚に相当する長さでオフ角方向に延びる直線上の欠陥のことである。当該観察は、例えば、走査型のフォトルミネッセンス法またはＸ線トポ観察により行われる。
当該検査の結果は、検査結果データとして所定の記憶領域（図示せず）に保存される。なお、これらの検査はウエハ状態で行われる。
ここで、基底面転位を含む結晶欠陥は、積層欠陥の拡張の原因となるものである。積層欠陥が拡張することで、半導体装置の順方向抵抗が増加するため、結晶欠陥の密度が低い半導体ウエハが製造されることが望ましい。
なお、基底面転位を含む結晶欠陥が集中して分布し、同一ブール、もしくは同一ロットのうちの複数の炭化硅素半導体基板のエピタキシャル層において同様な分布を示す場合がある。そのような場合には、全数の炭化硅素基板のエピタキシャル層における結晶欠陥を観察する必要はなく、ブール単位または製造ロット単位で選択された一部の炭化硅素半導体基板における結晶欠陥を観察することで代用してもよい。このようにすれば、当該検査に伴う費用および時間を削減でき、結果として製造原価を安価にできる。
次に、半導体素子を作製するための、ウエハプロセス工程が行われる（ステップＳ４）。具体的には、市販の半導体製造装置を用いてパターン露光および現像が繰り返され、さらにエッチング、イオン（不純物）注入、熱処理、酸化処理、層間膜の成膜、および電極形成が行われ、半導体ウエハ上に炭化硅素半導体ＭＯＳＦＥＴが製造される。
次に、半導体ウエハの初期特性が評価されるウエハテスト工程が行われる（ステップＳ５）。具体的には、通常のプローバ等を利用して、素子の初期特性が評価される。半導体ウエハにおける、リーク電流についても測定される。当該テストの結果は、検査結果データとして所定の記憶領域（図示せず）に保存される。
次に、半導体ウエハがダイシングされることにより半導体チップが形成されるダイシング工程が行われる（ステップＳ６）。ダイシングには、通常のダイサーが用いられる。
次に、半導体チップ（半導体素子）の初期特性が評価されるチップテスト工程が行われる（ステップＳ７）。当該テストの結果は、検査結果データとして所定の記憶領域（図示せず）に保存される。半導体チップにおける、リーク電流についても測定され、さらに、例えば１０Ａ／ｃｍ２程度の電流を流した状態での、抵抗値および通電時間に対する抵抗の変化量についても測定される。
次に、先の工程で得られた検査結果データを少なくとも１つ参照して、半導体チップにおけるｐｎ接合に順方向通電した場合の、順方向抵抗の増加の有無が判断される。そして、順方向抵抗が増加しないと判断される場合には、順方向通電に適する第１群の半導体チップとされ、順方向抵抗が増加すると判断される場合には、順方向通電に適さない第２群の半導体チップとされる。
例えば、エピタキシャル層検査工程（ステップＳ３）の検査結果データを参照し、エピタキシャル層に結晶欠陥を有する炭化珪素半導体基板を、順方向通電に適さない半導体ウエハとすることができる。
また例えば、ウエハテスト工程（ステップＳ５）の検査結果データを参照し、素子構造としてのボディダイオードの整流特性に異常があり、リーク電流が常分布と比べ大きい半導体ウエハを、順方向通電に適さない半導体ウエハとすることができる。
また例えば、チップテスト工程（ステップＳ７）の検査結果データを参照し、リーク電流があらかじめ定められた閾値よりも大きい、または、通電状態での順方向抵抗の変化量があらかじめ定められた閾値よりも大きい半導体チップを、順方向通電に適さない半導体ウエハとすることができる。
そして、それぞれの群に応じ半導体チップの使用用途が分別される分別工程が行われる（ステップＳ８）。当該分別によって、順方向通電に適する（Ｙｅｓ）第１群の半導体チップは、半導体チップにおけるｐｎ接合に順方向通電を要する仕様の炭化珪素半導体装置へ組み込まれる工程へと進み、順方向通電に適さない（Ｎｏ）第２群の半導体チップは、半導体チップにおけるｐｎ接合に順方向通電を要しない仕様の炭化珪素半導体装置へ組み込まれる工程へと進むこととなる。
次に、第１群の半導体チップおよび第２群の半導体チップがそれぞれケースあるいはモールドに固定され、配線が形成されるアセンブリ工程が行われる（ステップＳ９−１およびステップＳ９−２）。なお、当該工程は、チップ状態で行われる。
次に、組み立てられた炭化珪素半導体装置（製品）それぞれの初期特性が検査される製品検査工程が行われる（ステップＳ１０−１およびステップＳ１０−２）。このようにして、炭化珪素半導体装置（製品）が製造される。
図２および図３は、製造される炭化珪素半導体装置の一例としての、炭化珪素半導体ＭＯＳＦＥＴの回路図である。
図２は、第１群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０の回路図である。
図２に示された炭化硅素半導体ＭＯＳＦＥＴ１０は、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０におけるボディダイオード１が順方向通電に適しているため、炭化硅素半導体ＭＯＳＦＥＴ１０は、ｐｎ接合に順方向通電を要する仕様の炭化珪素半導体装置として製造されている。
一方で図３は、第２群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０Ａを含む回路図である。
図３に示された炭化硅素半導体ＭＯＳＦＥＴ１０Ａは、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０Ａにおけるボディダイオード１Ａが順方向通電に適さないため、チップパッケージ２０上にはさらに、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａと並列に接続されたＳｉＣショットキーダイオード２が備えられている。ＳｉＣショットキーダイオード２は、順方向の向きが、ボディダイオード１Ａの順方向の向きと等しくなるように配列されている。なお、当該ＳｉＣショットキーダイオード２の代わりに、Ｓｉダイオードが備えられていてもよい。
当該ＳｉＣショットキーダイオード２は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの帰還ダイオード（フリーホイールダイオード）として機能する。そのため、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａの順方向抵抗の増加は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの順方向特性に寄与しない。
＜変形例＞
製造工程を簡略化するため、図１における検査工程（ステップＳ３、５および７）のうちのいずれかの検査工程のみが行われてもよい。但し、より多くの検査結果データを参照する場合には、分別工程（ステップＳ８）において、より正確な分別を行うことができる。
製造工程を簡略化するため、図１における検査工程（ステップＳ３、５および７）のうちのいずれかの検査工程のみが行われてもよい。但し、より多くの検査結果データを参照する場合には、分別工程（ステップＳ８）において、より正確な分別を行うことができる。
分別工程（ステップＳ８）は、例えば、エピタキシャル層検査工程（ステップＳ３）の後、ウエハプロセス工程（ステップＳ４）の前に行われてもよいし、ウエハテスト工程（ステップＳ５）の後、ダイシング工程（ステップＳ６）の前に行われてもよい。
これらのように、より早い工程段階で分別を行うことで、構造上の変更の自由度を高くすることができる。
ウエハプロセス工程（ステップＳ４）の前に分別が行われれば、ウエハプロセス工程（ステップＳ４）において、第１群と第２群とで異なる露光マスクを用いた露光処理を行うことができ、ダイシングによって分割される場合にも第１群と第２群とが区別できるように、識別表示を形成することができる。
また、ダイシング工程（ステップＳ６）の前に分別が行われれば、ダイシング工程（ステップＳ６）において、第１群と第２群との境界に沿ってダイシングを行うことができ、１つの半導体チップ内に第１群と第２群とが混在することを抑制することができる。よって、半導体チップを無駄なく活用して、炭化珪素半導体装置を製造することができる。
＜効果＞
本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法が、（ａ）素子構造としてのボディダイオード１およびボディダイオード１Ａの、順方向通電の特性を検査する工程と、（ｂ）工程（ａ）の検査結果に基づいて、ボディダイオード１およびボディダイオード１Ａを、順方向通電に適する第１群と順方向通電に適さない第２群とに分別する工程と、（ｃ）第１群のボディダイオード１を用いて、当該ボディダイオード１における順方向通電を要する炭化珪素半導体ＭＯＳＦＥＴ１０を製造し、第２群のボディダイオード１Ａを用いて、当該ボディダイオード１Ａにおける順方向通電を要しない炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する工程とを備える。
本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法が、（ａ）素子構造としてのボディダイオード１およびボディダイオード１Ａの、順方向通電の特性を検査する工程と、（ｂ）工程（ａ）の検査結果に基づいて、ボディダイオード１およびボディダイオード１Ａを、順方向通電に適する第１群と順方向通電に適さない第２群とに分別する工程と、（ｃ）第１群のボディダイオード１を用いて、当該ボディダイオード１における順方向通電を要する炭化珪素半導体ＭＯＳＦＥＴ１０を製造し、第２群のボディダイオード１Ａを用いて、当該ボディダイオード１Ａにおける順方向通電を要しない炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する工程とを備える。
このような構成によれば、第１群のボディダイオード１と第２群のボディダイオード１Ａとに分別し、それぞれの使用用途に応じた炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａが製造される。よって、順方向通電に適さない素子構造についても不良品とはされず、有効に利用して炭化珪素半導体装置が製造されるため、各用途における炭化珪素半導体装置の順方向特性を良好に維持しつつ、一チップあたりの製造コストの増加を防ぐことができる。
また、炭化珪素半導体装置が製造される前に、素子構造の順方向特性についての分別が行われるため、その後の工程における構造上の変更の自由度が高い。
また、本発明に関する実施形態によれば、第１群のボディダイオード１を有する炭化珪素半導体ＭＯＳＦＥＴ１０を製造する場合と、第２群のボディダイオード１Ａを有する炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する場合とでは、異なる露光マスクを用いる。
このような構成によれば、第１群のボディダイオード１と第２群のボディダイオード１Ａとが区別できるように、識別表示を形成することができる。よって、後の工程においてダイシングによって分割される場合にも、適切に第１群および第２群を把握し、互いに混入してしまうことを防ぐことができる。
また、本発明に関する実施形態によれば、第２群のボディダイオード１Ａを用いた炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する場合、ボディダイオード１Ａと並列に接続され、かつ、ボディダイオード１Ａの順方向と同じ向きの順方向を有するＳｉＣショットキーダイオード２がさらに搭載される。
ＳｉＣショットキーダイオード２は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの帰還ダイオード（フリーホイールダイオード）として機能する。そのため、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａの順方向抵抗の増加は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの順方向特性に寄与しない。
また、本発明に関する実施形態によれば、エピタキシャル層における結晶欠陥を、走査型のフォトルミネッセンス法により観察し、ボディダイオード１およびボディダイオード１Ａにおける順方向通電の特性を検査する工程を含む。
このような構成によれば、透過型の電子顕微鏡等を用いた観察とは異なり、非破壊方式で行うことができる。よって、検査用の半導体基板を準備する必要がない。また、装置も比較的安価であり、検査費用も抑えられる。
また、通電によるスクリーニングを行って順方向特性を検査する場合に比べて、時間および費用を抑制できる。さらに、当該方法によれば、通電によっても顕著な違いが生じない形状または大きさ等の結晶欠陥についても、精度よく検出することができる。
また、本発明に関する実施形態によれば、エピタキシャル層における結晶欠陥を、Ｘ線トポ観察法により観察し、ボディダイオード１およびボディダイオード１Ａにおける順方向通電の特性を検査する工程を含む。
このような構成によれば、詳細な転位を観察することができ、より精度の高い分別を行うことができる。
また、通電によるスクリーニングを行って順方向特性を検査する場合に比べて、時間および費用を抑制できる。さらに、当該方法によれば、通電によっても顕著な違いが生じない形状または大きさ等の結晶欠陥についても、精度よく検出することができる。
また、本発明に関する実施形態によれば、ブール単位または製造ロット単位で選択された一部の炭化珪素半導体基板のエピタキシャル層における結晶欠陥を観察し、ボディダイオードにおける順方向通電の特性を検査する。
このような構成によれば、検査を効率的に行うことができ、検査費用および検査時間を削減できる。
＜第２実施形態＞
＜製造方法＞
図４は、本実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図４において、ステップＳ１〜７までは第１実施形態と同様であるので、詳細な説明を省略する。
＜製造方法＞
図４は、本実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図４において、ステップＳ１〜７までは第１実施形態と同様であるので、詳細な説明を省略する。
ステップＳ７の後、半導体チップがケースあるいはモールドに固定され、配線が形成されるアセンブリ工程が行われる（ステップＳ９）。
次に、組み立てられた炭化珪素半導体装置（製品）の初期特性が検査される製品検査工程が行われる（ステップＳ１０）。当該検査の結果は、検査結果データとして所定の記憶領域に保存される。
次に、炭化珪素半導体装置（製品）においてｐｎ接合に順方向通電した場合の、劣化の有無が検査されるスクリーニング工程が行われる（ステップＳ１１）。具体的には、炭化珪素半導体装置のボディーダイオードに順方向通電する初期通電により、順方向抵抗の増加の有無を検査する。当該検査の結果は、検査結果データとして所定の記憶領域に保存される。
次に、先の工程で得られた検査結果データを少なくとも１つ参照して、順方向通電に適する第１群の素子構造を有する炭化珪素半導体装置、および、順方向通電に適さない第２群の素子構造を有する炭化珪素半導体装置それぞれに応じ使用用途が分別される分別工程が行われる（ステップＳ８）。このようにして、それぞれの使用用途に応じて分別された炭化珪素半導体装置（製品）が製造される。
図２および図５は、ステップＳでＹｅｓの場合とＮｏの場合に図４で図示しない次の工程でそれぞれ使用されあるいは製造される炭化珪素半導体装置の一例としての、炭化珪素半導体ＭＯＳＦＥＴの回路図である。
図２は、ステップＳ８でＹｅｓの場合に、第１群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０の回路図である。
図２に示された炭化硅素半導体ＭＯＳＦＥＴ１０は、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０におけるボディダイオード１が順方向通電に適しているため、炭化硅素半導体ＭＯＳＦＥＴ１０は、ｐｎ接合に順方向通電を要する仕様の炭化珪素半導体装置として製造されている。
一方で図５は、ステップＳ８でＮｏの場合に、第２群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０Ａを含む回路図である。
図５に示された炭化硅素半導体ＭＯＳＦＥＴ１０Ａは、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０Ａにおけるボディダイオード１Ａが順方向通電に適さないため、チップパッケージ２０とは異なるチップパッケージ２１上にはさらに、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａと並列に接続されたＳｉＣショットキーダイオード３が備えられている。ＳｉＣショットキーダイオード３は、順方向の向きが、ボディダイオード１Ａの順方向の向きと等しくなるように配列されている。なお、当該ＳｉＣショットキーダイオード３の代わりに、Ｓｉダイオードが備えられていてもよい。
当該ＳｉＣショットキーダイオード３は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの帰還ダイオード（フリーホイールダイオード）として機能する。そのため、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａの順方向抵抗の増加は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの順方向特性に寄与しない。
＜変形例＞
製造工程を簡略化するため、図４における検査工程（ステップＳ３、５、７、１０および１１）のうちのいずれかの検査工程のみが行われてもよい。但し、より多くの検査結果データを参照する場合には、分別工程（ステップＳ８）において、より精度の高い分別を行うことができる。
製造工程を簡略化するため、図４における検査工程（ステップＳ３、５、７、１０および１１）のうちのいずれかの検査工程のみが行われてもよい。但し、より多くの検査結果データを参照する場合には、分別工程（ステップＳ８）において、より精度の高い分別を行うことができる。
分別工程（ステップＳ８）は、製品検査工程（ステップＳ１０）の後、スクリーニング工程（ステップＳ１１）の前に行われてもよい。より早い工程段階で分別を行うことで、構造上の変更の自由度を高くすることができる。
＜効果＞
本発明に関する実施形態によれば、（ａ）素子構造としてのボディダイオード１およびボディダイオード１Ａの、順方向通電の特性を検査する工程と、（ｂ）ボディダイオード１およびボディダイオード１Ａを用いて炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する工程と、（ｃ）工程（ａ）の検査結果に基づいて、製造された炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａを、順方向通電に適する第１群のボディダイオード１を有する炭化珪素半導体ＭＯＳＦＥＴ１０と、順方向通電に適さない第２群のボディダイオード１Ａを有する炭化珪素半導体ＭＯＳＦＥＴ１０Ａとに分別する工程とを備える。
本発明に関する実施形態によれば、（ａ）素子構造としてのボディダイオード１およびボディダイオード１Ａの、順方向通電の特性を検査する工程と、（ｂ）ボディダイオード１およびボディダイオード１Ａを用いて炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する工程と、（ｃ）工程（ａ）の検査結果に基づいて、製造された炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａを、順方向通電に適する第１群のボディダイオード１を有する炭化珪素半導体ＭＯＳＦＥＴ１０と、順方向通電に適さない第２群のボディダイオード１Ａを有する炭化珪素半導体ＭＯＳＦＥＴ１０Ａとに分別する工程とを備える。
このような構成によれば、参照できる検査結果データが多くなり、より精度の高い分別を行うことができる。
上記の各実施形態では、ｐｎ接合に順方向通電を行うことが必要な炭化珪素半導体装置として、例えば、ボディーダイオードに通電することが必要なＭＯＳＦＥＴの例を示したが、同様に、サイリスタ、ＩＧＢＴ、ヘテロバイポーラトランジスタなどのｐｎ接合に順方向通電する種類の炭化硅素半導体装置の製造方法においても、ｐｎダイオードの通電により劣化する素子構造を取り除くことにより、通電信頼性を向上できる効果がある。
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
１，１Ａ ボディダイオード、２，３ ＳｉＣショットキーダイオード、１０，１０Ａ 炭化硅素半導体ＭＯＳＦＥＴ、２０，２１ チップパッケージ。
Claims (7)
- 第１導電型の炭化珪素半導体基板上に形成された第１導電型のエピタキシャル層と、前記エピタキシャル層に接触して形成された第２導電型の不純物層とを備える素子構造（１、１Ａ）を有する炭化珪素半導体装置（１０、１０Ａ）の製造方法であって、
（ａ）前記素子構造（１、１Ａ）の、前記エピタキシャル層と前記不純物層との間の順方向通電の特性を検査する工程と、
（ｂ）前記工程（ａ）の検査結果に基づいて、前記素子構造（１、１Ａ）を、前記順方向通電に適する第１群と前記順方向通電に適さない第２群とに分別する工程と、
（ｃ）前記第１群の前記素子構造（１）を用いて、当該素子構造における順方向通電を要する前記炭化珪素半導体装置（１０）を製造し、前記第２群の前記素子構造（１Ａ）を用いて、当該素子構造における順方向通電を要しない前記炭化珪素半導体装置（１０Ａ）を製造する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。 - 前記工程（ｃ）が、前記第１群の前記素子構造（１）を用いた前記炭化珪素半導体装置（１０）を製造する場合と、前記第２群の前記素子構造（１Ａ）を用いた前記炭化珪素半導体装置（１０Ａ）を製造する場合とでは、異なる露光マスクを用いる工程であることを特徴とする、
請求項１に記載の炭化珪素半導体装置の製造方法。 - 前記工程（ｃ）が、前記第２群の前記素子構造（１Ａ）を用いた前記炭化珪素半導体装置（１０Ａ）を製造する場合、前記素子構造（１Ａ）と並列に接続され、かつ、前記素子構造（１Ａ）の順方向と同じ向きの順方向を有するダイオード（２）をさらに搭載する工程であることを特徴とする、
請求項１または２に記載の炭化珪素半導体装置の製造方法。 - 前記工程（ａ）が、前記エピタキシャル層における結晶欠陥の観察、前記素子構造（１、１Ａ）におけるリーク電流の測定、および、前記素子構造（１、１Ａ）に順方向通電を行った場合の順方向抵抗の時間変化の測定の少なくとも１つを行うことによって、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程であることを特徴とする、
請求項１または２に記載の炭化珪素半導体装置の製造方法。 - 前記工程（ａ）が、前記エピタキシャル層における結晶欠陥を、走査型のフォトルミネッセンス法により観察し、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程を含むことを特徴とする、
請求項４に記載の炭化珪素半導体装置の製造方法。 - 前記工程（ａ）が、前記エピタキシャル層における結晶欠陥を、Ｘ線トポ観察法により観察し、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程を含むことを特徴とする、
請求項４に記載の炭化珪素半導体装置の製造方法。 - 前記工程（ａ）が、ブール単位または製造ロット単位で選択された一部の前記炭化珪素半導体基板の前記エピタキシャル層における結晶欠陥を観察し、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程を含むことを特徴とする、
請求項４から６のいずれかに記載の炭化珪素半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/083083 WO2014097448A1 (ja) | 2012-12-20 | 2012-12-20 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5791830B2 true JP5791830B2 (ja) | 2015-10-07 |
| JPWO2014097448A1 JPWO2014097448A1 (ja) | 2017-01-12 |
Family
ID=50977826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014552834A Active JP5791830B2 (ja) | 2012-12-20 | 2012-12-20 | 炭化珪素半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9530703B2 (ja) |
| JP (1) | JP5791830B2 (ja) |
| KR (1) | KR101766562B1 (ja) |
| CN (1) | CN104871301B (ja) |
| DE (1) | DE112012007246B4 (ja) |
| WO (1) | WO2014097448A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11869814B2 (en) | 2021-04-15 | 2024-01-09 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6613883B2 (ja) * | 2015-12-25 | 2019-12-04 | 富士電機株式会社 | ３レベル電力変換回路 |
| JP6490017B2 (ja) * | 2016-01-19 | 2019-03-27 | 三菱電機株式会社 | パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法 |
| JP6605393B2 (ja) * | 2016-05-12 | 2019-11-13 | 株式会社日立製作所 | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 |
| WO2017203623A1 (ja) * | 2016-05-25 | 2017-11-30 | 株式会社日立製作所 | パワーモジュール、パワーモジュールの製造方法、及び電力変換装置の製造方法 |
| JP6688184B2 (ja) | 2016-07-20 | 2020-04-28 | 東レエンジニアリング株式会社 | ワイドギャップ半導体基板の欠陥検査装置 |
| JP6917911B2 (ja) * | 2018-01-15 | 2021-08-11 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
| JP7056515B2 (ja) * | 2018-10-30 | 2022-04-19 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289023A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Electric Advanced Technology Co Ltd | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
| WO2008004437A1 (fr) * | 2006-07-05 | 2008-01-10 | Panasonic Corporation | Élément semi-conducteur émettant de la lumière et procédé de fabrication de celui-ci |
| JP2009044083A (ja) * | 2007-08-10 | 2009-02-26 | Central Res Inst Of Electric Power Ind | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
| JP2011211035A (ja) * | 2010-03-30 | 2011-10-20 | Lasertec Corp | 検査装置並びに欠陥分類方法及び欠陥検出方法 |
| JP2011254013A (ja) * | 2010-06-03 | 2011-12-15 | Panasonic Electric Works Co Ltd | 半導体装置およびこれを用いた半導体リレー |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410356B1 (en) * | 2000-03-07 | 2002-06-25 | General Electric Company | Silicon carbide large area device fabrication apparatus and method |
| US9455356B2 (en) | 2006-02-28 | 2016-09-27 | Cree, Inc. | High power silicon carbide (SiC) PiN diodes having low forward voltage drops |
| JP2009159184A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Ltd | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 |
| JP5543786B2 (ja) * | 2008-01-09 | 2014-07-09 | ローム株式会社 | 半導体装置及びその製造方法 |
| JP5368721B2 (ja) | 2008-03-28 | 2013-12-18 | 新電元工業株式会社 | 半導体装置 |
| JP5368722B2 (ja) | 2008-03-28 | 2013-12-18 | 新電元工業株式会社 | 半導体装置 |
| JP5366521B2 (ja) | 2008-12-05 | 2013-12-11 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
| JP5502528B2 (ja) | 2010-02-26 | 2014-05-28 | 株式会社デンソー | 半導体ウエハの処理方法と処理済の半導体ウエハ |
| US20110242312A1 (en) * | 2010-03-30 | 2011-10-06 | Lasertec Corporation | Inspection system and inspection method |
-
2012
- 2012-12-20 JP JP2014552834A patent/JP5791830B2/ja active Active
- 2012-12-20 CN CN201280077851.5A patent/CN104871301B/zh active Active
- 2012-12-20 KR KR1020157015962A patent/KR101766562B1/ko active IP Right Grant
- 2012-12-20 DE DE112012007246.4T patent/DE112012007246B4/de active Active
- 2012-12-20 US US14/434,279 patent/US9530703B2/en active Active
- 2012-12-20 WO PCT/JP2012/083083 patent/WO2014097448A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289023A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Electric Advanced Technology Co Ltd | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
| WO2008004437A1 (fr) * | 2006-07-05 | 2008-01-10 | Panasonic Corporation | Élément semi-conducteur émettant de la lumière et procédé de fabrication de celui-ci |
| JP2009044083A (ja) * | 2007-08-10 | 2009-02-26 | Central Res Inst Of Electric Power Ind | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
| JP2011211035A (ja) * | 2010-03-30 | 2011-10-20 | Lasertec Corp | 検査装置並びに欠陥分類方法及び欠陥検出方法 |
| JP2011254013A (ja) * | 2010-06-03 | 2011-12-15 | Panasonic Electric Works Co Ltd | 半導体装置およびこれを用いた半導体リレー |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11869814B2 (en) | 2021-04-15 | 2024-01-09 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104871301A (zh) | 2015-08-26 |
| CN104871301B (zh) | 2017-07-14 |
| KR101766562B1 (ko) | 2017-08-08 |
| DE112012007246T5 (de) | 2015-10-29 |
| US20150262892A1 (en) | 2015-09-17 |
| JPWO2014097448A1 (ja) | 2017-01-12 |
| DE112012007246B4 (de) | 2022-12-22 |
| KR20150085061A (ko) | 2015-07-22 |
| WO2014097448A1 (ja) | 2014-06-26 |
| US9530703B2 (en) | 2016-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5791830B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5192661B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| Marcon et al. | Manufacturing challenges of GaN-on-Si HEMTs in a 200 mm CMOS fab | |
| JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6075257B2 (ja) | 炭化珪素半導体装置の検査方法及び検査装置 | |
| JP2011060939A (ja) | 半導体装置の製造方法 | |
| JP2020064890A (ja) | ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法 | |
| JP6083129B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JP2019099438A (ja) | ＳｉＣエピタキシャルウェハの評価方法及び製造方法 | |
| JP2013187524A (ja) | 欠陥検査方法 | |
| JP2008140893A (ja) | 半導体デバイスおよびその製造方法 | |
| Baierhofer et al. | Defect reduction in SiC epilayers by different substrate cleaning methods | |
| Das et al. | Statistical analysis of killer and non-killer defects in SiC and the impacts to device performance | |
| CN110047768A (zh) | 测试条件决定装置及测试条件决定方法 | |
| JP2010192837A (ja) | 半導体ウェーハのダイシング方法 | |
| Kodolitsch et al. | Impact of crystalline defects in 4H-SiC epitaxial layers on the electrical characteristics and blocking capability of SiC power devices | |
| JP6883745B2 (ja) | 半導体装置およびその製造方法 | |
| JP2017112256A (ja) | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 | |
| JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
| JP2020004856A (ja) | 半導体装置の製造方法 | |
| JP7065729B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6806554B2 (ja) | 半導体装置の検査方法 | |
| Ota et al. | Stacking Fault Expansion from an Interfacial Dislocation in a 4H-SiC PIN Diode and Its Expansion Process | |
| JP7056515B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20240055303A1 (en) | Fabricating method for test element group |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5791830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |