CN104871301B - 碳化硅半导体装置的制造方法 - Google Patents
碳化硅半导体装置的制造方法 Download PDFInfo
- Publication number
- CN104871301B CN104871301B CN201280077851.5A CN201280077851A CN104871301B CN 104871301 B CN104871301 B CN 104871301B CN 201280077851 A CN201280077851 A CN 201280077851A CN 104871301 B CN104871301 B CN 104871301B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor device
- manufacturing silicon
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 163
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 140
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 129
- 230000008569 process Effects 0.000 claims abstract description 107
- 238000012360 testing method Methods 0.000 claims abstract description 26
- 239000013078 crystal Substances 0.000 claims description 34
- 238000010276 construction Methods 0.000 claims description 33
- 230000007547 defect Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000003763 carbonization Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 3
- 238000005424 photoluminescence Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 29
- 238000001514 detection method Methods 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000004069 differentiation Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 238000001835 Lely method Methods 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的目的在于提供一种能够良好地维持半导体装置的正向特性，并且能够防止单位芯片的制造成本增加的碳化硅半导体装置的制造方法。本发明具有下述工序：对作为元件构造的体二极管(1、1A)的正向通电的特性进行检测的工序(a)；基于工序(a)的检测结果，将体二极管(1)以及体二极管(1A)区分为适合正向通电的第1组和不适合正向通电的第2组的工序(b)；使用第1组的体二极管(1)制造需要正向通电的碳化硅半导体MOSFET(10)，使用第2组的体二极管(1A)制造不需要正向通电的碳化硅半导体MOSFET(10A)的工序(c)。
Description
技术领域
本发明涉及一种在碳化硅半导体元件中包含进行双极动作的构造的碳化硅半导体装置的制造方法。
背景技术
在具有pn结并包含进行双极动作的构造的碳化硅半导体装置中，以往存在下述问题，即，在使电流向pn结的正向流动的情况下，由于pn结的再耦合电流，因晶体缺陷而导致堆垛层错扩张，作为结果，导致正向特性的电阻增加。成为堆垛层错的原因的晶体缺陷是在半导体衬底以及半导体衬底上的外延层的制造工序中形成的。
例如在专利文献1中，提出下述方法，即，为了使在半导体装置的外延层内不包含晶体缺陷，通过光学显微镜等预先对衬底中的晶体缺陷的位置坐标进行观察，在避开晶体缺陷的该位置坐标后的位置处形成元件区域。
专利文献1：日本特开2010－135573号公报
发明内容
然而，在提出的现有方法中，形成有晶体缺陷的部分的半导体芯片作为不合格品而被排除。因此，存在下述问题，即，与排除的芯片相对应地，成品率下降，单位芯片的制造成本增加。
本发明就是为了解决上述的问题而提出的，其目的在于提供一种能够良好地维持半导体装置的正向特性，并且能够防止单位芯片的制造成本增加的碳化硅半导体装置的制造方法。
本发明的一个方式所涉及的碳化硅半导体装置的制造方法，该碳化硅半导体装置具有元件构造，该元件构造具有形成在第1导电型的碳化硅半导体衬底上的第1导电型的外延层、和与所述外延层接触而形成的第2导电型的杂质层，该碳化硅半导体装置的制造方法，其特征在于，具有下述工序：对所述元件构造的所述外延层和所述杂质层之间的正向通电的特性进行检测的工序(a)；基于所述工序(a)的检测结果，将所述元件构造区分为适合所述正向通电的第1组和不适合所述正向通电的第2组的工序(b)；以及使用所述第1组的所述元件构造制造需要该元件构造中的正向通电的所述碳化硅半导体装置，使用所述第2组的所述元件构造制造不需要该元件构造中的正向通电的所述碳化硅半导体装置的工序(c)。
本发明的其他方式所涉及的碳化硅半导体装置的制造方法，该碳化硅半导体装置具有元件构造，该元件构造具有形成在第1导电型的碳化硅半导体衬底上的第1导电型的外延层、和与所述外延层接触而形成的第2导电型的杂质层，该碳化硅半导体装置的制造方法，其特征在于，具有下述工序：对所述元件构造的所述外延层和所述杂质层之间的正向通电的特性进行检测的工序(a)；使用所述元件构造制造所述碳化硅半导体装置的工序(b)；以及基于所述工序(a)的检测结果，将制造出的所述碳化硅半导体装置区分为，具有第1组的所述元件构造的所述碳化硅半导体装置、和具有第2组的所述元件构造的所述碳化硅半导体装置的工序(c)，其中，该第1组的所述元件构造适合所述正向通电，该第2组的所述元件构造不适合所述正向通电。
发明的效果
根据本发明的上述方式，区分为第1组的元件构造(或具有第1组的元件构造的碳化硅半导体装置)和第2组的元件构造(或具有第2组的元件构造的碳化硅半导体装置)，制造与各自的使用用途对应的碳化硅半导体装置。因此，即使对于不适合正向通电的元件构造也能够将其有效地利用，制造碳化硅半导体装置，因此，能够良好地维持各用途的碳化硅半导体装置的正向特性，并且能够防止单位芯片的制造成本增加。
本发明的目的、特征、技术方案、以及优点通过以下的详细说明和附图会更清楚。
附图说明
图1是表示本发明的实施方式所涉及的碳化硅半导体装置的制造方法的概略内容的流程图。
图2是表示制造出的碳化硅半导体MOSFET的例子的图。
图3是表示制造出的碳化硅半导体MOSFET的例子的图。
图4是表示本发明的实施方式所涉及的碳化硅半导体装置的制造方法的概略内容的流程图。
图5是表示制造出的碳化硅半导体MOSFET的例子的图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
<第1实施方式>
<制造方法>
图1是表示本发明的本实施方式所涉及的碳化硅半导体装置的制造方法的概略内容的流程图。在本实施方式中，作为半导体装置的一个例子，假定为碳化硅半导体MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)。
首先，进行衬底制造工序，在该工序中，制造第1导电型的半导体衬底(步骤S1)。具体地说，通过改良升华法(改良Lely法)制造碳化硅衬底。此外，也能够购买已经制造好的在市场上出售的碳化硅衬底用于之后的工序。
此时，为了抑制在电流向pn结的正向流动的情况下(正向通电)产生的堆垛层错的扩张，期望制造出包含基面位错在内的晶体缺陷的密度较低的碳化硅衬底。
然后，进行外延层制造工序，在该工序中，在半导体衬底上，形成第1导电型的外延层(步骤S2)。具体地说，通过使用烃和硅烷气体的CVD(Chemical Vapor Deposition)法，在碳化硅衬底上形成外延层。此外，也能够购买已经形成有外延层的碳化硅衬底用于之后的工序。
此时，为了抑制在电流向pn结的正向流动的情况下(正向通电)产生的堆垛层错的扩张，期望进行通过变换为其他位错而预先降低基面位错的密度等的处理。
然后，进行外延层检测工序，在该工序中，对所形成的外延层的初始特性进行检测(步骤S3)。具体地说，使用在市场上出售的检测装置，以非破坏方式，进行外延层的杂质浓度、层的厚度以及其表面状态的评价。并且，针对各晶圆进行包含基面位错在内的晶体缺陷的观察。此外，所谓基面位错，是指在偏角(off-angle)衬底上生长的外延层在偏角方向上以相当于层厚的长度延伸的直线上的缺陷。例如，通过扫描型光致发光法或X光形貌观察进行上述观察。
该检测结果作为检测结果数据保存在规定的存储区域(未图示)。此外，这些检测以晶圆状态进行。
在此，包含基面位错在内的晶体缺陷会导致堆垛层错的扩张。堆垛层错扩张，从而半导体装置的正向电阻增加，因此，期望制造晶体缺陷的密度较低的半导体晶圆。
此外，包含基面位错在内的晶体缺陷集中地分布，有时在同一晶锭或同一批次中的多个碳化硅半导体衬底的外延层中显示出相同的分布。在上述情况下，无需对全部的碳化硅衬底的外延层中的晶体缺陷进行观察，可以通过对以晶锭单位或制造批次单位选择出的一部分的碳化硅半导体衬底中的晶体缺陷进行观察而代用。如果这样做，则能够削减该检测所伴随的费用以及时间，作为结果，能够使制造成本便宜。
然后，进行用于制作半导体元件的晶圆工艺工序(步骤S4)。具体地说，使用在市场上出售的半导体制造装置，重复进行图案曝光以及显影，进一步进行蚀刻、离子(杂质)注入、热处理、氧化处理、层间膜的成膜以及电极形成，在半导体晶圆上制造碳化硅半导体MOSFET。
然后，进行晶圆测试工序，在该工序中，对半导体晶圆的初始特性进行评价(步骤S5)。具体地说，利用通常的探针等，对元件的初始特性进行评价。也对半导体晶圆中的泄漏电流进行测量。该测试的结果作为检测结果数据保存在规定的存储区域中(未图示)。
然后，进行切割工序，在该工序中，通过对半导体晶圆进行切割而形成半导体芯片(步骤S6)。在切割中，使用一般的切割机。
然后，进行芯片测试工序，在该工序中，对半导体芯片(半导体元件)的初始特性进行评价(步骤S7)。该测试的结果作为检测结果数据保存在规定的存储区域(未图示)中。还对半导体芯片中的泄漏电流进行测量，并且，也对在例如10A/cm2左右的电流流过的状态下的电阻值以及电阻相对于通电时间的变化量进行测量。
然后，参照至少1个在先前的工序中得到的检测结果数据，判断在对半导体芯片中的pn结正向通电的情况下有无正向电阻的增加。并且，在判断为正向电阻没有增加的情况下，将半导体芯片设为适合正向通电的第1组半导体芯片，在判断为正向电阻增加的情况下，将半导体芯片设为不适合正向通电的第2组半导体芯片。
例如，能够参照外延层检测工序(步骤S3)的检测结果数据，将在外延层中具有晶体缺陷的碳化硅半导体衬底，设为不适合正向通电的半导体晶圆。
另外，例如，能够参照晶圆测试工序(步骤S5)的检测结果数据，将在作为元件构造的体二极管的整流特性中存在异常、且泄漏电流与正常分布相比较大的半导体晶圆，设为不适合正向通电的半导体晶圆。
另外，例如，能够参照芯片测试工序(步骤S7)的检测结果数据，将泄漏电流与预先设定的阀值相比较大的、或通电状态下的正向电阻的变化量与预先设定的阀值相比较大的半导体芯片，设为不适合正向通电的半导体晶圆。
随后，进行区分工序，在该工序中，按照各自的组对半导体芯片的使用用途进行区分(步骤S8)。通过该区分，适合正向通电(Yes)的第1组半导体芯片前进至向需要对半导体芯片中的pn结正向通电的规格的碳化硅半导体装置组装的工序，不适合正向通电(No)的第2组半导体芯片前进至向不需要对半导体芯片中的pn结正向通电的规格的碳化硅半导体装置组装的工序。
然后，进行装配工序，在该工序中，将第1组半导体芯片以及第2组半导体芯片分别固定在壳体或模块中，并形成配线(步骤S9―1以及步骤S9―2)。此外，该工序以芯片状态进行。
然后，进行产品检测工序，在该工序中，对组装后的碳化硅半导体装置(产品)各自的初始特性进行检测(步骤S10―1以及步骤S10―2)。通过上述方式，制造碳化硅半导体装置(产品)。
图2以及图3是作为制造出的碳化硅半导体装置的一个例子的碳化硅半导体MOSFET的电路图。
图2是具有第1组半导体芯片的碳化硅半导体MOSFET 10的电路图。
图2所示的碳化硅半导体MOSFET 10配置在芯片封装件20上。碳化硅半导体MOSFET10中的体二极管1适合正向通电，因此，碳化硅半导体MOSFET 10是作为需要向pn结正向通电的规格的碳化硅半导体装置而制造的。
另一方面，图3是包含具有第2组半导体芯片的碳化硅半导体MOSFET 10A的电路图。
图3所示的碳化硅半导体MOSFET 10A配置在芯片封装件20上。碳化硅半导体MOSFET 10A中的体二极管1A不适合正向通电，因此，在芯片封装件20上还具有与碳化硅半导体MOSFET 10A的体二极管1A并联连接的SiC肖特基二极管2。使SiC肖特基二极管2排列为正向的朝向与体二极管1A的正向的朝向相同。此外，代替该SiC肖特基二极管2，也可以具有Si二极管。
该SiC肖特基二极管2作为碳化硅半导体MOSFET 10A的反馈二极管(续流二极管)起作用。因此，碳化硅半导体MOSFET 10A的体二极管1A的正向电阻增加不对碳化硅半导体MOSFET 10A的正向特性做贡献。
<变形例>
为了简化制造工序，也可以仅进行图1中的检测工序(步骤S3、5以及7)中的某一项检测工序。但是，在参照更多的检测结果数据的情况下，能够在区分工序(步骤S8)中进行更准确的区分。
区分工序(步骤S8)例如，可以在外延层检测工序(步骤S3)之后，晶圆工艺工序(步骤S4)之前进行，也可以在晶圆测试工序(步骤S5)之后，切割工序(步骤S6)之前进行。
如上所述，通过在更早的工序阶段进行区分，能够提高构造上的变更的自由度。
如果在晶圆工艺工序(步骤S4)之前进行区分，则在晶圆工艺工序(步骤S4)中，能够在第1组和第2组中进行使用不同的曝光掩模的曝光处理，并在通过切割进行分割的情况下，也能够以可区分第1组和第2组的方式形成识别标记。
另外，如果在切割工序(步骤S6)之前进行区分，则在切割工序(步骤S6)中，能够沿第1组和第2组的边界进行切割，能够抑制在1个半导体芯片内混合存在第1组和第2组。因此，能够不浪费地充分利用半导体芯片制造碳化硅半导体装置。
<效果>
根据本发明所涉及的实施方式，碳化硅半导体装置的制造方法具有下述工序：对作为元件构造的体二极管1以及体二极管1A的正向通电的特性进行检测的工序(a)；基于工序(a)的检测结果，将体二极管1以及体二极管1A区分为适合正向通电的第1组和不适合正向通电的第2组的工序(b)；以及使用第1组的体二极管1制造需要该体二极管1的正向通电的碳化硅半导体MOSFET 10，使用第2组体的体二极管1A制造不需要该体二极管1A的正向通电的碳化硅半导体MOSFET 10A的工序(c)。
根据上述的结构，区分为第1组的体二极管1和第2组的体二极管1A，制造与各自的使用用途对应的碳化硅半导体MOSFET 10以及碳化硅半导体MOSFET 10A。因此，对于不适合正向通电的元件构造，不将其作为不合格品，而是有效地利用该元件构造来制造碳化硅半导体装置，因此，能够良好地维持各用途中的碳化硅半导体装置的正向特性，并且防止单位芯片的制造成本的增加。
另外，由于在制造碳化硅半导体装置之前，进行针对元件构造的正向特性的区分，因此，之后的工序中在构造方面变更的自由度较高。
另外，根据本发明所涉及的实施方式，在制造具有第1组的体二极管1的碳化硅半导体MOSFET 10的情况下、和制造具有第2组的体二极管1A的碳化硅半导体MOSFET 10A的情况下，使用不同的曝光掩模。
根据上述的结构，能够以可区分第1组的体二极管1和第2组的体二极管1A的方式，形成识别标记。因此，即使在之后的工序中通过切割进行分割的情况下，也能够适当地掌握第1组以及第2组，防止彼此混合。
另外，根据本发明所涉及的实施方式，在对使用第2组的体二极管1A的碳化硅半导体MOSFET 10A进行制造的情况下，还搭载SiC肖特基二极管2，该SiC肖特基二极管2与体二极管1A并联连接，且具有与体二极管1A的正向相同朝向的正向。
SiC肖特基二极管2作为碳化硅半导体MOSFET 10A的反馈二极管(续流二极管)起作用。因此，碳化硅半导体MOSFET 10A的体二极管1A的正向电阻增加不对碳化硅半导体MOSFET 10A的正向特性做贡献。
另外，根据本发明所涉及的实施方式，包含下述工序，即，通过扫描型光致发光法对外延层中的晶体缺陷进行观察，对体二极管1以及体二极管1A的正向通电的特性进行检测。
根据上述的结构，与使用透射型电子显微镜等的观察不同，能够以非破坏方式进行。因此，无需准备检测用的半导体衬底。另外，装置也比较廉价，检测费用也得到抑制。
另外，与进行通电的筛查而对正向特性进行检测的情况相比，能够抑制时间以及费用。并且，通过该方法，对于即使通电也不会产生显著差异的形状或大小等的晶体缺陷，也能够高精度地进行检测。
另外，根据本发明所涉及的实施方式，包含下述工序，即，通过X光形貌观察法对外延层中的晶体缺陷进行观察，对体二极管1以及体二极管1A的正向通电的特性进行检测。
根据上述的结构，能够对详细的位错进行观察，能够进行更高精度的区分。
另外，与进行通电的筛查而对正向特性进行检测的情况相比，能够抑制时间以及费用。并且，根据该方法，对于即使通电也不会产生显著差异的形状或大小等的晶体缺陷，也能够高精度地进行检测。
另外，根据本发明所涉及的实施方式，对以晶锭单位或制造批次单位选择出的一部分的碳化硅半导体衬底的外延层中的晶体缺陷进行观察，对体二极管的正向通电的特性进行检测。
根据上述的结构，能够有效地进行检测，并能够削减检测费用以及检测时间。
<第2实施方式>
<制造方法>
图4是表示本实施方式所涉及的碳化硅半导体装置的制造方法的概略内容的流程图。在图4中，从步骤S1～7为止与第1实施方式相同，因此，省略详细的说明。
在步骤S7之后进行装配工序，在该工序中，将半导体芯片固定在壳体或模块中，形成配线(步骤S9)。
然后，进行产品检测工序，在该工序中，对组装后的碳化硅半导体装置(产品)的初始特性进行检测(步骤S10)。该检测的结果作为检测结果数据保存在规定的存储区域中。
然后，进行筛查工序，在该工序中，在碳化硅半导体装置(产品)中，检测对pn结正向通电的情况下有没有劣化(步骤S11)。具体地说，利用向碳化硅半导体装置的体二极管正向通电的初始通电，对有没有正向电阻的增加进行检测。该检测的结果作为检测结果数据保存在规定的存储区域中。
然后，进行区分工序，在该工序中，参照至少1个在先前的工序中得到的检测结果数据，与具有第1组的元件构造的碳化硅半导体装置以及具有第2组的元件构造的碳化硅半导体装置各自对应地区分使用用途，其中，该第1组的元件构造适合正向通电，该第2组的元件构造不适合正向通电(步骤S8)。通过上述方式，制造与各自的使用用途对应地区分开的碳化硅半导体装置(产品)。
图2以及图5是碳化硅半导体MOSFET的电路图，其中，该碳化硅半导体MOSFET作为分别在步骤S8中为Yes和No的情况下，在图4中未图示的下一个工序中使用或制造的碳化硅半导体装置的一个例子。
图2是在步骤S8中为Yes的情况下，具有第1组的半导体芯片的碳化硅半导体MOSFET 10的电路图。
图2所示的碳化硅半导体MOSFET 10配置在芯片封装件20上。碳化硅半导体MOSFET10中的体二极管1适合正向通电，因此，碳化硅半导体MOSFET 10是作为需要向pn结正向通电的规格的碳化硅半导体装置而制造的。
另一方面，图5是在步骤S8中为No的情况下，包含具有第2组的半导体芯片的碳化硅半导体MOSFET 10A在内的电路图。
图5所示的碳化硅半导体MOSFET 10A配置在芯片封装件20上。碳化硅半导体MOSFET 10A中的体二极管1A不适合正向通电，因此，在与芯片封装件20不同的芯片封装件21上还具有与碳化硅半导体MOSFET 10A的体二极管1A并联连接的SiC肖特基二极管3。使SiC肖特基二极管3排列为正向的朝向与体二极管1A的正向的朝向相同。此外，代替该SiC肖特基二极管3，也可以具有Si二极管。
该SiC肖特基二极管3作为碳化硅半导体MOSFET 10A的反馈二极管(续流二极管)起作用。因此，碳化硅半导体MOSFET 10A的体二极管1A的正向电阻增加不对碳化硅半导体MOSFET 10A的正向特性做贡献。
<变形例>
为了简化制造工序，也可以仅进行图4中的检测工序(步骤S3、5、7、10以及11)中的某一项检测工序。但是，在参照更多的检测结果数据的情况下，能够在区分工序(步骤S8)中进行更高精度的区分。
区分工序(步骤S8)也可以在产品检测工序(步骤S10)之后，筛查工序(步骤S11)之前进行。通过在更早的工序阶段进行区分，能够提高构造上的变更的自由度。
<效果>
根据本发明所涉及的实施方式，具有下述工序：对作为元件构造的体二极管1以及体二极管1A的正向通电的特性进行检测的工序(a)；使用体二极管1以及体二极管1A，制造碳化硅半导体MOSFET10以及碳化硅半导体MOSFET 10A的工序(b)；以及基于工序(a)的检测结果，将制造出的碳化硅半导体MOSFET 10以及碳化硅半导体MOSFET 10A区分为，具有第1组的体二极管1的碳化硅半导体MOSFET 10和具有第2组的体二极管1A的碳化硅半导体MOSFET10A的工序(c)，其中，该第1组的体二极管1适合正向通电，该第2组的体二极管1A不适合正向通电。
根据上述的结构，能够参照的检测结果数据变多，能够进行更高精度的区分。
在上述的各实施方式中，作为需要向pn结进行正向通电的碳化硅半导体装置，例如，示出了需要向体二极管通电的MOSFET的例子，但同样地，向晶闸管、IGBT、异质结双极型晶体管等的pn结正向通电的这类碳化硅半导体装置的制造方法中，通过去除由于pn二极管的通电而引起劣化的元件构造，从而具有能够提高通电可靠性的效果。
在本发明的实施方式中，记载了各结构要素的材质、材料、实施的条件等，但这些只是示例，本发明并不限定于记载的内容。
此外，本发明在其发明的范围内，可以自由地组合各实施方式，或对各实施方式的任意的结构要素进行变形，或在各实施方式中省略任意的结构要素。
虽然详细地说明了本发明，但上述的说明在所有方面都仅是示例，本发明并不限定于上述的说明。应解释为在没有脱离本发明的范围的情况下能够想到未示例的无数的变形例。
标号的说明
1、1A体二极管，2、3SiC肖特基二极管，10、10A碳化硅半导体MOSFET，20、21芯片封装件。
Claims (8)
1.一种碳化硅半导体装置的制造方法，该碳化硅半导体装置具有元件构造，该元件构造具有形成在第1导电型的碳化硅半导体衬底上的第1导电型的外延层、和与所述外延层接触而形成的第2导电型的杂质层，
该碳化硅半导体装置的制造方法，其特征在于，具有下述工序：
对所述元件构造的所述外延层和所述杂质层之间的正向通电的特性进行检测的工序(a)；
基于所述工序(a)的检测结果，将所述元件构造区分为适合所述正向通电的第1组和不适合所述正向通电的第2组的工序(b)；以及
使用所述第1组的所述元件构造制造需要该元件构造中的正向通电的所述碳化硅半导体装置，使用所述第2组的所述元件构造制造不需要该元件构造中的正向通电的所述碳化硅半导体装置的工序(c)。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序(c)在对使用所述第1组的所述元件构造的所述碳化硅半导体装置进行制造的情况下、和对使用所述第2组的所述元件构造的所述碳化硅半导体装置进行制造的情况下，使用不同的曝光掩模。
3.根据权利要求1或2所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序(a)是如下工序，即，通过进行所述外延层中的晶体缺陷的观察、所述元件构造中的泄漏电流的测量、以及向所述元件构造进行正向通电的情况下的正向电阻随时间的变化的测量中的至少1项，对所述元件构造的所述正向通电的特性进行检测。
4.根据权利要求3所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序(a)包含下述工序，即，通过扫描型光致发光法对所述外延层中的晶体缺陷进行观察，对所述元件构造的所述正向通电的特性进行检测。
5.根据权利要求3所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序(a)包含下述工序，即，通过X光形貌观察法对所述外延层中的晶体缺陷进行观察，对所述元件构造的所述正向通电的特性进行检测。
6.根据权利要求3所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序(a)包含下述工序，即，对以晶锭单位或制造批次单位选择出的一部分的所述碳化硅半导体衬底的所述外延层中的晶体缺陷进行观察，对所述元件构造的所述正向通电的特性进行检测。
7.一种碳化硅半导体装置的制造方法，该碳化硅半导体装置具有元件构造，该元件构造具有形成在第1导电型的碳化硅半导体衬底上的第1导电型的外延层、和与所述外延层接触而形成的第2导电型的杂质层，
该碳化硅半导体装置的制造方法，其特征在于，具有下述工序：
对所述元件构造的所述外延层和所述杂质层之间的正向通电的特性进行检测的工序(a)；
基于所述工序(a)的检测结果，将所述元件构造区分为适合所述正向通电的第1组和不适合所述正向通电的第2组的工序(b)；以及
使用所述第1组的所述元件构造制造需要该元件构造中的正向通电的所述碳化硅半导体装置，使用所述第2组的所述元件构造制造不需要该元件构造中的正向通电的所述碳化硅半导体装置的工序(c)，
所述工序(c)是如下工序，即，在对使用所述第2组的所述元件构造的所述碳化硅半导体装置进行制造的情况下，还搭载二极管，该二极管与所述元件构造并联连接，且具有与所述元件构造的正向相同朝向的正向。
8.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，
所述工序(c)在对使用所述第1组的所述元件构造的所述碳化硅半导体装置进行制造的情况下、和对使用所述第2组的所述元件构造的所述碳化硅半导体装置进行制造的情况下，使用不同的曝光掩模。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2012/083083 WO2014097448A1 (ja) | 2012-12-20 | 2012-12-20 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104871301A CN104871301A (zh) | 2015-08-26 |
| CN104871301B true CN104871301B (zh) | 2017-07-14 |
Family
ID=50977826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280077851.5A Active CN104871301B (zh) | 2012-12-20 | 2012-12-20 | 碳化硅半导体装置的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9530703B2 (zh) |
| JP (1) | JP5791830B2 (zh) |
| KR (1) | KR101766562B1 (zh) |
| CN (1) | CN104871301B (zh) |
| DE (1) | DE112012007246B4 (zh) |
| WO (1) | WO2014097448A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6613883B2 (ja) * | 2015-12-25 | 2019-12-04 | 富士電機株式会社 | ３レベル電力変換回路 |
| JP6490017B2 (ja) * | 2016-01-19 | 2019-03-27 | 三菱電機株式会社 | パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法 |
| JP6605393B2 (ja) * | 2016-05-12 | 2019-11-13 | 株式会社日立製作所 | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 |
| WO2017203623A1 (ja) * | 2016-05-25 | 2017-11-30 | 株式会社日立製作所 | パワーモジュール、パワーモジュールの製造方法、及び電力変換装置の製造方法 |
| JP6688184B2 (ja) | 2016-07-20 | 2020-04-28 | 東レエンジニアリング株式会社 | ワイドギャップ半導体基板の欠陥検査装置 |
| JP6917911B2 (ja) * | 2018-01-15 | 2021-08-11 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
| JP7056515B2 (ja) * | 2018-10-30 | 2022-04-19 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP6875588B1 (ja) | 2020-09-18 | 2021-05-26 | 住友電気工業株式会社 | 半導体装置 |
| JP2022163818A (ja) | 2021-04-15 | 2022-10-27 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410356B1 (en) * | 2000-03-07 | 2002-06-25 | General Electric Company | Silicon carbide large area device fabrication apparatus and method |
| JP4338178B2 (ja) | 2003-03-24 | 2009-10-07 | 財団法人電力中央研究所 | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
| US9455356B2 (en) | 2006-02-28 | 2016-09-27 | Cree, Inc. | High power silicon carbide (SiC) PiN diodes having low forward voltage drops |
| JPWO2008004437A1 (ja) * | 2006-07-05 | 2009-12-03 | パナソニック株式会社 | 半導体発光素子及び製造方法 |
| JP5000424B2 (ja) * | 2007-08-10 | 2012-08-15 | 一般財団法人電力中央研究所 | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
| JP2009159184A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Ltd | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 |
| WO2009088081A1 (ja) * | 2008-01-09 | 2009-07-16 | Rohm Co., Ltd. | 半導体装置及びその製造方法 |
| JP5368721B2 (ja) | 2008-03-28 | 2013-12-18 | 新電元工業株式会社 | 半導体装置 |
| JP5368722B2 (ja) | 2008-03-28 | 2013-12-18 | 新電元工業株式会社 | 半導体装置 |
| JP5366521B2 (ja) | 2008-12-05 | 2013-12-11 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
| JP5502528B2 (ja) | 2010-02-26 | 2014-05-28 | 株式会社デンソー | 半導体ウエハの処理方法と処理済の半導体ウエハ |
| JP4716148B1 (ja) * | 2010-03-30 | 2011-07-06 | レーザーテック株式会社 | 検査装置並びに欠陥分類方法及び欠陥検出方法 |
| US20110242312A1 (en) * | 2010-03-30 | 2011-10-06 | Lasertec Corporation | Inspection system and inspection method |
| JP5756911B2 (ja) * | 2010-06-03 | 2015-07-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびこれを用いた半導体リレー |
-
2012
- 2012-12-20 DE DE112012007246.4T patent/DE112012007246B4/de active Active
- 2012-12-20 US US14/434,279 patent/US9530703B2/en active Active
- 2012-12-20 KR KR1020157015962A patent/KR101766562B1/ko active IP Right Grant
- 2012-12-20 JP JP2014552834A patent/JP5791830B2/ja active Active
- 2012-12-20 CN CN201280077851.5A patent/CN104871301B/zh active Active
- 2012-12-20 WO PCT/JP2012/083083 patent/WO2014097448A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP5791830B2 (ja) | 2015-10-07 |
| CN104871301A (zh) | 2015-08-26 |
| DE112012007246T5 (de) | 2015-10-29 |
| US20150262892A1 (en) | 2015-09-17 |
| KR101766562B1 (ko) | 2017-08-08 |
| US9530703B2 (en) | 2016-12-27 |
| JPWO2014097448A1 (ja) | 2017-01-12 |
| KR20150085061A (ko) | 2015-07-22 |
| DE112012007246B4 (de) | 2022-12-22 |
| WO2014097448A1 (ja) | 2014-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104871301B (zh) | 碳化硅半导体装置的制造方法 | |
| CN110192266B (zh) | SiC外延晶片及其制造方法 | |
| US9337277B2 (en) | High voltage power semiconductor device on SiC | |
| US10629432B2 (en) | Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device, and method of manufacturing semiconductor device | |
| CN104205316B (zh) | 半导体装置的制造方法以及制造装置 | |
| CN108028186A (zh) | SiC外延晶圆、SiC外延晶圆的制造装置、SiC外延晶圆的制造方法及半导体装置 | |
| Das et al. | Statistical analysis of killer and non-killer defects in SiC and the impacts to device performance | |
| CN111180319B (zh) | SiC外延晶片的制造方法 | |
| US20170317174A1 (en) | Silicon carbide substrate and method of manufacturing silicon carbide substrate | |
| CN110047768A (zh) | 测试条件决定装置及测试条件决定方法 | |
| US20210063321A1 (en) | METHOD OF EVALUATING SiC SUBSTRATE, METHOD OF MANUFACTURING SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING SiC DEVICE | |
| US9500694B2 (en) | Method for evaluating wafer defects | |
| Kodolitsch et al. | Impact of crystalline defects in 4H-SiC epitaxial layers on the electrical characteristics and blocking capability of SiC power devices | |
| US20220336296A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
| Baierhofer et al. | Correlation of Extended Defects with Electrical Yield of SiC MOSFET Devices | |
| Das et al. | A Deeper Look into the Effects of Extended Defects in SiC Epitaxial Layers on Device Performance and Reliability | |
| CN103384910B (zh) | 半导体器件的制造方法 | |
| Das et al. | Enabling SiC Yield and Reliability through Epitaxy and Characterization | |
| Kodolitsch et al. | Impact of Epitaxial Defects on Device Behavior and their Correlation to the Reverse Characteristics of SiC Devices | |
| Kitabatake et al. | The integrated evaluation platform for SiC wafers and epitaxial films | |
| Yan et al. | Impact of Typical SiC Epilayer Defects on the Yield and Performance of 4H-SiC JBS Diodes | |
| JP2022163866A (ja) | 炭化珪素半導体装置の検査方法および炭化珪素半導体装置の製造方法 | |
| Reimann et al. | Non-destructive characterization of crystallographic defects of SiC substrates using X-ray topography for R&D and quality assurance in production | |
| JP2022066972A (ja) | ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法 | |
| CN117871575A (zh) | 用于在4H-SiC二极管制造期间在线检测原子级缺陷的发光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |