CN111180319B - SiC外延晶片的制造方法 - Google Patents

SiC外延晶片的制造方法 Download PDF

Info

Publication number
CN111180319B
CN111180319B CN201911073469.7A CN201911073469A CN111180319B CN 111180319 B CN111180319 B CN 111180319B CN 201911073469 A CN201911073469 A CN 201911073469A CN 111180319 B CN111180319 B CN 111180319B
Authority
CN
China
Prior art keywords
sic
layer
substrate
epitaxial
basal plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911073469.7A
Other languages
English (en)
Other versions
CN111180319A (zh
Inventor
西原祯孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN111180319A publication Critical patent/CN111180319A/zh
Application granted granted Critical
Publication of CN111180319B publication Critical patent/CN111180319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及SiC外延晶片的制造方法。提供一种在正向上流动了电流时不易产生堆垛层错的SiC外延晶片的制造方法。本实施方式涉及的SiC外延晶片的制造方法包括：测定基底面位错密度的测定工序、决定外延层的层构成的层构成决定工序以及生长外延层的外延生长工序，(i)在所述层构成决定工序中，在所述基底面位错密度小于预定值的情况下，所述外延层从所述SiC基板侧起包括转换层和漂移层，(ii)在所述基底面位错密度为预定值以上的情况下，所述外延层从所述SiC基板侧起包括转换层、复合层以及漂移层。

Description

SiC外延晶片的制造方法
技术领域
本发明涉及SiC外延晶片的制造方法。
背景技术
与硅(Si)相比，碳化硅(SiC)的绝缘击穿电场大一个数量级，带隙大3倍，热传导率高3倍左右。因此，碳化硅(SiC)被期待应用于功率器件、高频器件、高温工作器件等。
要促进SiC器件的实用化，要求高品质且低成本的SiC外延晶片以及外延生长技术的确立。
SiC器件形成于具有SiC基板和层叠在该基板上的外延层的SiC外延晶片。SiC基板由通过升华再结晶法等生长而得到的SiC的块状(bulk)单晶加工来获得。外延层通过化学气相沉积法(Chemical Vapor Deposition：CVD)等来制作，成为器件的耐压保持区域。
更具体而言，外延层将从(0001)面向＜11-20＞方向具有偏角(off angle)的面作为生长面而形成在SiC基板上。外延层在SiC基板上进行台阶流动生长(step-flow growth)(从原子台阶开始的横向生长)，成为4H-SiC。
在SiC外延晶片中，作为会对SiC器件导致致命缺陷的器件致命缺陷之一，已知基底面位错(Basal plane dislocation：BPD)。例如，在双极型器件中在沿正向流动了电流时，由于流动的载流子的复合能量，从SiC基板延续到外延层的基底面位错的部分位错会移动、扩展而形成高电阻的堆垛层错。并且，当在器件内产生高电阻部时，会引起器件的可靠性降低(双极退化)。因此，到目前为止一直致力于会延续到外延层的基底面位错的减少。
SiC基板中的基底面位错大多在形成外延层时能够转换为不产生缺陷扩展的贯通刃型位错(Threading edge dislocation：TED)(专利文献1)。
但是，近年来判明了：在沿正向流动了大电流的情况下，在SiC基板与外延层的界面转换为贯通刃型位错的基底面位错也在外延层中扩展为堆垛层错(Stacking Fault：SF)。因此，对于预想今后市场会扩大的大电流功率器件，如果仅是将基底面位错转换为贯通刃型位错，会无法充分抑制堆垛层错的形成，始终存在器件的可靠性恶化的担忧。
专利文献2记载了如下内容：除了通常的外延层之外，在SiC外延晶片内还形成杂质浓度高的外延层，由此提高SiC基板与外延层的界面处的从基底面位错向贯通刃型位错的转换效率。通过提高向基底面位错的转换效率，能够抑制基底面位错的伸长以及扩展。
基底面位错的伸长以及扩展是器件的双极退化的原因。因此，形成高杂质浓度的外延层被认为是抑制使用了SiC外延晶片的SiC器件的双极退化的有力的解决对策。
现有技术文献
专利文献1：日本特开2009-88223号公报
专利文献2：国际公开第2017/094764号
发明内容
发明要解决的技术问题
但是，由于追加形成杂质浓度比SiC基板高的外延层(复合层)的工序，原本就高价的SiC外延晶片的成本会进一步增大，进而会导致SiC器件的生产中的制造成本的增大。另一方面，由于难以在SiC器件的初始特性评价中检测到双极退化，存在会使容易发生双极退化的SiC器件流出的风险，因此，强烈需要不易发生双极退化的SiC外延晶片。
因此，目的在于提供一种在沿正向流动了电流时不易发生双极退化、且低成本的SiC外延晶片的制造方法。
用于解决问题的技术方案
本申请发明人进行了深入研究，结果发现了在SiC基板上形成外延层时存在设置复合层为好的情况和相反地不设置复合层为好的情况。另外，发现了能够基于SiC基板的基底面位错密度来判断是否应该形成复合层。
本发明为了解决上述技术问题，提供以下的技术方案。
(1)本发明的一个技术方案涉及的SiC外延晶片的制造方法包括：测定工序，对SiC基板的第一面的基底面位错密度进行测定；层构成决定工序，基于所述测定工序的测定结果，决定要在所述SiC基板的所述第一面生长的外延层的层构成；以及外延生长工序，基于所述层构成决定工序的结果，在所述SiC基板的第一面生长外延层，(i)在所述层构成决定工序中，在所述基底面位错密度小于预定值的情况下，所述外延层从所述SiC基板侧起包括转换层和漂移层，(ii)在所述层构成决定工序中，在所述基底面位错密度为预定值以上的情况下，所述外延层从所述SiC基板侧起包括转换层、复合层以及漂移层，所述转换层具有比所述SiC基板低的杂质浓度，所述复合层具有与所述转换层同等或者比其高的杂质浓度。
(2)上述技术方案涉及的SiC外延晶片的制造方法也可以使所述预定值为500cm-2。
(3)上述技术方案涉及的SiC外延晶片的制造方法也可以为，在所述测定工序之前具有决定代表基板的代表基板决定工序，所述代表基板决定工序是将从同一SiC锭切出的多个SiC基板中的至少一片SiC基板决定为代表基板的工序，所述测定工序包括第1工序和第2工序，所述第1工序是测定所述代表基板的第一面的基底面位错密度的工序，所述第2工序是判断为所述多个SiC基板的基底面位错密度与所述代表基板的基底面位错密度相同的工序。
(4)上述技术方案涉及的SiC外延晶片的制造方法也可以为，所述代表基板决定工序中，在将所述SiC锭的生长结束位置设为0、将所述SiC锭的生长开始位置设为1时，从由0.35～0.45的位置切出的SiC基板中决定所述代表基板的至少一片。
发明效果
根据上述技术方案涉及的SiC外延晶片的制造方法，能够提供一种在沿正向流动了电流时不易发生双极退化的低成本的SiC外延晶片的制造方法。
附图说明
图1是通过本发明的一个实施方式涉及的SiC外延晶片的制造方法制造的SiC外延晶片的立体图。
图2是通过本发明的一个实施方式涉及的SiC外延晶片的制造方法制造的SiC外延晶片的主要部分的立体图。
图3是表示SiC锭内的BPD密度的分布的一个例子的坐标图。
图4是通过本发明的一个实施方式涉及的SiC外延晶片的制造方法制造的SiC外延晶片的剖视图。
图5是通过本发明的一个实施方式涉及的SiC外延晶片的制造方法制造的SiC外延晶片的其他例子的剖视图。
图6是表示BPD密度与在SiC外延晶片产生的双极退化的程度之间的关系的坐标图。
标号说明
1、1A、1B SiC外延晶片；10SiC基板；11基底面位错(BPD)；12贯通刃型位错(TED)；13堆垛层错(SF)；20、20A、20B外延层；21转换层；22复合层；23漂移层。
具体实施方式
以下，参照附图对本实施方式进行详细的说明。
对于在以下的说明中使用的附图，有时为了使本发明的特征便于理解而方便起见放大地显示了成为特征的部分，各构成要素的尺寸比率等有时与实际不同。在以下的说明中例示的材质、尺寸等是一个例子，本发明并不限定于那些例子，能够在不改变其宗旨的范围内适当进行变更来实施。
(SiC外延晶片的制造方法)
本实施方式涉及的SiC外延晶片的制造方法包括：测定工序，测定SiC基板的第一面的基底面位错密度；层构成决定工序，基于测定工序的测定结果，决定在SiC基板的第一面生长的外延层的层构成；以及外延生长工序，基于层构成决定工序的结果，在SiC基板的第一面生长外延层。
图1是通过本实施方式涉及的SiC外延晶片的制造方法制造的SiC外延晶片的立体图。SiC外延晶片1具有SiC基板10和外延层20。SiC基板10通过对利用升华法等制作的SiC单晶进行切片等来获得。外延层20是通过化学气相沉积法等形成在SiC基板10上的层。在本说明书中，SiC外延晶片1意味着形成外延层20后的晶片，SiC基板10意味着形成外延膜20前的晶片。
(测定工序)
在测定工序中，对SiC基板10的第一面10a的基底面位错密度进行测定。基底面位错密度是指存在于SiC基板10的基底面位错的密度。
图2是SiC外延晶片1的主要部分的立体图。图2的(a)是沿正向流动电流之前的SiC外延晶片1，图2的(b)是沿正向流动了电流之后的SiC外延晶片1。
在SiC基板10存在基底面位错(BPD)11。基底面位错11是指存在于作为SiC单晶的基底面的(0001)面的位错。基底面位错11包括会在外延层20内转换为贯通刃型位错12的位错和作为基底面位错11而残存的位错。贯通刃型位错12是指从基底面在正交的方向上产生的位错。基底面位错11或者在基板与外延层的界面转换而成的贯通刃型位错12有时会在沿正向流动了电流时形成堆垛层错13。由于堆垛层错13成为电阻成分，因此，正向的电阻会因产生堆垛层错13而增大。堆垛层错13成为双极退化(VF退化)的原因。
当进行测定工序时，首先准备SiC基板10。SiC基板10的制造方法并不特别地限定。例如，通过对利用升华法等得到的SiC锭进行切片来获得。
SiC基板10例如掺杂有氮。SiC基板10的杂质浓度例如为1×1018cm-3以上且2×1019cm-3以下。
接着，对所准备的SiC基板的晶体缺陷进行测定。对所测定的晶体缺陷中的基底面位错密度(BPD密度)进行测定。测定的方法并不特别地限定，但可以使用X射线形貌术测定等来进行测定。
在X射线形貌术测定中，例如对SiC基板的面方位(11-28)辐射同步辐射光。对从进行了辐射的SiC晶片反射的X射线衍射光进行观测。从观测到的X射线衍射光取得形貌像。作为记录介质，使用高分辨率的X射线胶片(X-ray film)、核板(nuclear plate，核胶片)等。通过对该构成使用上述物质作为记录介质，能够根据观测到的X射线衍射光的图像，对基底面位错、贯通刃型位错以及其他各种贯通位错、堆垛层错进行分类。进行反射X射线形貌术，根据所测定的基底面位错的数量以及所测定的区域的大小，来测定BPD密度。
反射X射线形貌术不并用蚀刻等破坏性的方法，因此，能够以非破坏的方式进行晶体缺陷的位置检测。
[包括第1工序和第2工序的测定工序]
也可以在对SiC基板的第一面的基底面位错密度进行测定的测定工序之前，还包括后述的代表基板决定工序。在测定工序之前进行后述的代表基板决定工序的情况下，测定工序也可以是包括第1工序和第2工序的测定工序。
＜第1工序＞
第1工序是对通过后述的代表基板决定工序决定的代表基板的第一面的BPD密度进行测定的工序。对于代表基板的BPD密度的测定，可以通过与没有代表基板决定工序的情况下的BPD密度的测定同样的方法来进行。
＜第2工序＞
第2工序是判断为从同一SiC锭切出的多个SiC基板的BPD密度与代表基板的BPD密度相同的工序。
在将多个基板决定为代表基板的情况下，能够将图3所示的BPD密度的分布和所测定的多个代表基板的BPD密度作为参考来适当地决定从同一SiC锭切出的多个SiC基板的BPD密度。既可以将相对位置近的SiC基板的BPD密度视为相同，也可以将其视为与BPD密度最大的基板相同或者小于BPD密度最大的基板。
例如在相对位置为0.35～0.45的代表基板的BPD密度小于500的情况下，从同一SiC锭切出的SiC基板的BPD密度也可以全部视为与所述代表基板相同或者小于所述代表基板。
另外，将相对位置为0.3、0.4、0.5的SiC基板分别作为代表基板A、B、C。将代表基板A、B、C的BPD密度为450、600、450的情况作为例子。在该情况下，将相对位置为0～0.3的SiC基板的BPD密度视为与代表基板A的BPD密度相同，将0.5～1的SiC基板的BPD密度视为与代表基板C的BPD密度相同。相对位置为0.3～0.5的SiC基板的BPD密度既可以视为与代表基板A相同，也可以视为与代表基板B相同。或者，也可以为，相对位置为0～0.35的SiC基板视为与代表基板A的BPD密度相同，相对位置为0.35～0.45的SiC基板视为与代表基板B的BPD密度相同，相对位置为0.45～1.0的SiC基板视为与代表基板C的BPD密度相同。
通过进行后述的代表基板决定工序和包括第1工序及第2工序的测定工序，能够控制进行测定的SiC基板的片数，削减测定工序涉及的工时，因此，关系到SiC外延晶片的制造成本降低。
(代表基板决定工序)
也可以在测定工序之前还包括代表基板决定工序。代表基板决定工序是决定至少一片代表基板的工序，所述代表基板是从同一SiC锭切出的多个SiC基板中的进行测定工序的基板。
通过关于SiC基板的基底面位错、贯通刃型位错等各种位错密度，对从SiC锭切出的SiC基板中的至少一片进行测定，能够判断从同一SiC锭切出的SiC基板的位错密度是否为预定值以下。一般而言，已知在SiC锭内的位错密度存在分布，即使各个SiC锭所含有的位错密度不同，其分布也具有同样的倾向。图3是表示两个SiC锭中的BPD密度的分布的图。针对将SiC锭的前端的位置作为0、将根部的位置作为1的SiC锭，横轴表示所切出的SiC基板的相对位置。即，对于将SiC锭的生长结束位置作为0、将生长开始位置作为1的SiC锭，表示所切出的SiC基板的相对位置。
根据图3的结果，例如通过对从SiC锭的0.35～0.45的位置切出的SiC基板的BPD密度进行测定，能够作为从该SiC锭制作的SiC基板的BPD密度的最大值来处理。在代表基板决定工序中，对于代表基板，能够决定为从SiC锭切出的任意的SiC基板。优选能够设为从前述的相对位置为0.35～0.45的位置切出的SiC基板。
另外，代表基板决定工序也可以将从同一SiC锭切出的多个SiC基板作为代表基板。在将多个SiC基板作为代表基板的情况下，优选从相对位置为0.35～0.45的范围切出多个SiC基板中的一片，更优选从0.35～0.45的范围切出多片SiC基板。
(层构成决定工序)
层构成决定工序中，决定要在SiC基板10的第一面10a生长的外延层20的层构成。图4以及图5是通过本实施方式涉及的SiC外延晶片的制造方法制造的SiC外延晶片的剖视图。
图4所示的SiC外延晶片1A具有SiC基板10和外延层20A。外延层20A具有转换层21和漂移层23。
转换层21以及漂移层23掺杂有杂质。转换层21的杂质浓度比SiC基板10低。漂移层23是流动漂移电流而作为器件发挥功能的层。漂移电流是指在向半导体施加了电压时通过载流子的流动而产生的电流。漂移层23的杂质浓度例如为1×1014cm-3以上。
图5所示的SiC外延晶片1B具有SiC基板10和外延层20B。外延层20B具有转换层21、复合层22以及漂移层23。转换层21、复合层22以及漂移层23掺杂有杂质。复合层22是杂质浓度与转换层21同等或者比其高的层。
在层构成决定工序中，决定在SiC基板10生长的外延层20A、20B的层构成。即，决定是使外延层为外延层20A、还是为外延层20B。
图6是表示BPD密度与SiC外延晶片1的VF退化的程度之间的关系的坐标图。横轴是SiC基板10的第一面10a中的BPD密度。
纵轴是表示VF退化的程度的指标。具体而言，是将某电流值下的VF退化量ΔVF除以初始电压值VF而得到的标准化了的值。坐标图中的圆形表示在图4所示的构成的外延层20A中发生的VF退化的程度。坐标图中的四边形表示在图5所示的构成的外延层20B中发生的VF退化的程度。
根据图6的坐标图，在SiC基板10的第一面10a的BPD密度大于预定值的情况下，图5所示的构成的SiC外延晶片1B比图4所示的构成的SiC外延晶片1A难以发生VF退化。
然而，SiC基板10的第一面10a的BPD密度越小，则SiC外延晶片1A的VF退化越小。与此相对，SiC外延晶片1B的VF退化的程度与BPD密度无关而为一定。因此，在BPD密度小于预定值的情况下，图4所示的构成的SiC外延晶片1A比图5所示的构成的SiC外延晶片1B难以产生VF退化。该原因不明确，但可以如以下那样考虑。采用图4所示的构成的SiC外延晶片1A因对VF退化起作用的BPD变少而退化量减少，另一方面，采用图5所示的构成的SiC外延晶片1B由于外延层的膜厚与形成了复合层相应地增加，扩展后的堆垛层错的面积也增加，因此，退化量增大。因此，认为图4所示的构成的SiC外延晶片1A比图5所示的构成的SiC外延晶片1B难以发生VF退化。
如图6所示，根据SiC基板10的第一面10a的BPD密度，难以发生VF退化的外延层20的层构成不同。
在通过测定工序测定的BPD密度为预定值以上的情况下，选择SiC外延晶片1B的构成。即，使外延层20B从SiC基板10侧起为转换层21、复合层22、漂移层23。
与此相对，在BPD密度小于预定值的情况下，选择SiC外延晶片1A的构成。即，使外延层20A从SiC基板10侧起为转换层21、漂移层23。也即是，在BPD密度小于预定值的情况下，不设置复合层22更能够抑制VF退化。
在进行了代表基板决定工序和包括第1工序及第2工序的测定工序的情况下，将通过第2工序判断后的各个SiC基板的BPD密度与预定值进行对照来决定层构成。
(外延生长工序)
在外延生长工序中，基于层构成决定工序的结果，在SiC基板10的第一面10a生长外延层20。
外延层20的层构成根据SiC基板10的BPD密度是比预定值大、还是小而不同。在BPD密度为预定值以上的情况下，设为外延层20B，在BPD密度小于预定值的情况下，设为外延层20A。
使外延层20在SiC基板10的第一面10a进行外延生长的方法不特别地限定。例如，通过化学气相沉积法(Chemical Vapor Deposition：CVD)等来使之生长。掺杂到外延层20的杂质可以使用氮、硼、钛、钒、铝、镓、磷等。
以下，对转换层21、复合层22、漂移层23这些各层进行详细的记载。
转换层21例如是掺杂有氮的外延层20。转换层21是杂质浓度比SiC基板10低的n型或者p型半导体。转换层21将基底面位错11转换为贯通刃型位错12。
转换层21的杂质浓度优选比SiC基板10低，另外，优选为复合层22的杂质浓度以下。转换层21的杂质浓度值优选为1×1017cm-3以上。转换层21的杂质浓度值优选为2×1019cm-3以下。为了缓和SiC基板10和漂移层23的晶格失配，转换层21的杂质浓度设定成为两者的杂质浓度的中间。
当沿在SiC外延晶片1具有BPD的双极型器件的正向施加了电压时，复合层22的少数载流子到达SiC基板10的概率降低。结果，能够抑制BPD扩展而在外延层20形成肖克莱(shockley)型堆垛层错。也即是，复合层22是用于抑制器件的双极退化的层。
优选在形成复合层22的情况下，根据SiC基板10的BPD密度决定复合层22的载流子浓度以及膜厚。
复合层22通过促进电子-空穴复合来抑制复合层22与转换层21的界面以及位于SiC基板中的BPD附近的载流子复合。由此，能够抑制存在于比复合层靠下的转换层、SiC基板的BPD的扩展，能够抑制双极型的SiC器件的VF退化。具体而言，能够防止具备体二极管的SiC-MOSFET的导通电阻增大等。
漂移层23是形成SiC器件的层。当在漂移层23含有BPD时，成为SiC器件的双极退化的主要原因。漂移层23的杂质浓度优选比复合层22低，优选为1×1014cm-3左右以上。漂移层23的膜厚优选为5μm以上左右。
如上所述，根据本实施方式涉及的SiC外延晶片的制造方法，通过决定并生长对SiC基板10合适的外延层的层构成，能够形成难以双极退化的SiC器件。另外，对于BPD密度小于预定值的SiC基板10，不形成复合层22即可，因此，能够削减制造成本。对于BPD密度大于预定值的SiC基板10，通过生长认为需要的杂质浓度以及厚度的复合层22，即使使用BPD密度大的基板，也能够以高合格率制造器件。
以上，对本发明优选的实施方式进行了详细描述，但本发明并不限定于特定的实施方式，能够在权利要求书所记载的本发明的宗旨的范围内进行各种变形、变更。
产业上的可利用性
如上所述，本发明涉及的SiC外延晶片的制造方法通过进行SiC基板的BPD密度的测定，形成适合用于制造高品质的SiC外延晶片的层构成的层，对于以低成本制造在沿SiC器件的正向施加了电流的情况下也难以引起劣化的SiC外延晶片是有用的。

Claims (4)

1.一种SiC外延晶片的制造方法，包括：
测定工序，对SiC基板的第一面的基底面位错密度进行测定；
层构成决定工序，基于所述测定工序的测定结果，决定要在所述SiC基板的所述第一面生长的外延层的层构成；以及
外延生长工序，基于所述层构成决定工序的结果，在所述SiC基板的第一面生长外延层，
(i)在所述层构成决定工序中，在所述基底面位错密度小于预定值的情况下，所述外延层从所述SiC基板侧起包括转换层和漂移层，
(ii)在所述层构成决定工序中，在所述基底面位错密度为预定值以上的情况下，所述外延层从所述SiC基板侧起包括转换层、复合层以及漂移层，
所述转换层具有比所述SiC基板低的杂质浓度，
所述复合层具有与所述转换层同等或者比其高的杂质浓度。
2.根据权利要求1所述的SiC外延晶片的制造方法，
使所述预定值为500/cm2。
3.根据权利要求1或2所述的SiC外延晶片的制造方法，
在所述测定工序之前具有决定代表基板的代表基板决定工序，
所述代表基板决定工序是将从同一SiC锭切出的多个SiC基板中的至少一片SiC基板决定为代表基板的工序，
所述测定工序包括第1工序和第2工序，
所述第1工序是测定所述代表基板的第一面的基底面位错密度的工序，
所述第2工序是判断为所述多个SiC基板的基底面位错密度与所述代表基板的基底面位错密度相同的工序。
4.根据权利要求3所述的SiC外延晶片的制造方法，
所述代表基板决定工序中，在将所述SiC锭的生长结束位置设为0、将所述SiC锭的生长开始位置设为1时，从由0.35～0.45的位置切出的SiC基板中决定所述代表基板的至少一片。
CN201911073469.7A 2018-11-09 2019-11-05 SiC外延晶片的制造方法 Active CN111180319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018211273A JP7129889B2 (ja) 2018-11-09 2018-11-09 ＳｉＣエピタキシャルウェハの製造方法
JP2018-211273 2018-11-09

Publications (2)

Publication Number Publication Date
CN111180319A CN111180319A (zh) 2020-05-19
CN111180319B true CN111180319B (zh) 2023-03-28

Family

ID=70469220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911073469.7A Active CN111180319B (zh) 2018-11-09 2019-11-05 SiC外延晶片的制造方法

Country Status (4)

Country Link
US (1) US10985079B2 (zh)
JP (1) JP7129889B2 (zh)
CN (1) CN111180319B (zh)
DE (1) DE102019129273B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189768A1 (en) * 2020-12-15 2022-06-16 Cree, Inc. Large dimension silicon carbide single crystalline materials with reduced crystallographic stress
JP7187620B1 (ja) 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
JP7216248B1 (ja) 2021-07-13 2023-01-31 昭和電工株式会社 ＳｉＣデバイス及びＳｉＣデバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934677A (zh) * 2004-03-18 2007-03-21 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
US9644288B2 (en) * 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法
CN108369901A (zh) * 2015-12-24 2018-08-03 昭和电工株式会社 SiC外延晶片的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018554B2 (en) * 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
CN101802273B (zh) * 2007-09-12 2013-04-17 昭和电工株式会社 外延SiC单晶衬底及外延SiC单晶衬底的制造方法
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2018160785A1 (en) 2017-03-02 2018-09-07 University Of South Carolina PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934677A (zh) * 2004-03-18 2007-03-21 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
JP2008094700A (ja) * 2006-09-13 2008-04-24 Nippon Steel Corp 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
US9644288B2 (en) * 2011-11-23 2017-05-09 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
CN108369901A (zh) * 2015-12-24 2018-08-03 昭和电工株式会社 SiC外延晶片的制造方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法

Also Published As

Publication number Publication date
CN111180319A (zh) 2020-05-19
DE102019129273B4 (de) 2023-07-13
US20200152528A1 (en) 2020-05-14
JP2020077807A (ja) 2020-05-21
JP7129889B2 (ja) 2022-09-02
US10985079B2 (en) 2021-04-20
DE102019129273A1 (de) 2020-05-14

Similar Documents

Publication Publication Date Title
US9337277B2 (en) High voltage power semiconductor device on SiC
CN111180319B (zh) SiC外延晶片的制造方法
CN110192266B (zh) SiC外延晶片及其制造方法
US8704546B2 (en) Method of manufacturing a SiC bipolar junction transistor and SiC bipolar junction transistor thereof
US20210359087A1 (en) Method for Forming a Semiconductor Device and a Semiconductor Device
JP4872158B2 (ja) ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
EP1438739B1 (en) Sic bipolar semiconductor devices with few crystal defects
Sumakeris et al. Techniques for minimizing the basal plane dislocation density in SiC epilayers to reduce Vf drift in SiC bipolar power devices
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
US11315839B2 (en) Evaluation method and manufacturing method of SiC epitaxial wafer
US8367510B2 (en) Process for producing silicon carbide semiconductor device
JP2006028016A (ja) 低オフアクシスＳｉＣウエハ上のＳｉＣのホモエピタキシャル成長
US20170317174A1 (en) Silicon carbide substrate and method of manufacturing silicon carbide substrate
JP2008140893A (ja) 半導体デバイスおよびその製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
Thomas et al. Progress in large-area 4H-SiC epitaxial layer growth in a warm-wall planetary reactor
CN115621113B (zh) SiC外延晶片和SiC外延晶片的制造方法
Momose et al. Short-Length Step Morphology on 4° Off Si-Face Epitaxial Surface Grown on 4H-SiC Substrate
Shenai et al. In-situ characterization of defect dynamics in 4H-SiC power diodes under high-voltage stressing
Zhang et al. Defect reduction paths in SiC Epitaxy
KR20210068750A (ko) 실리콘 카바이드 잉곳의 제조방법, 그에 의해 제조된 실리콘 카바이드 잉곳 및 실리콘 카바이드 웨이퍼
JP2010018516A (ja) ＧａＮ基板
JP2012049312A (ja) 半導体単結晶基板の欠陥観察方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20230506

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha

TR01 Transfer of patent right