JP2012049312A - 半導体単結晶基板の欠陥観察方法 - Google Patents

半導体単結晶基板の欠陥観察方法 Download PDF

Info

Publication number
JP2012049312A
JP2012049312A JP2010189627A JP2010189627A JP2012049312A JP 2012049312 A JP2012049312 A JP 2012049312A JP 2010189627 A JP2010189627 A JP 2010189627A JP 2010189627 A JP2010189627 A JP 2010189627A JP 2012049312 A JP2012049312 A JP 2012049312A
Authority
JP
Japan
Prior art keywords
single crystal
crystal substrate
semiconductor single
layer
observation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010189627A
Other languages
English (en)
Other versions
JP5558268B2 (ja
Inventor
Katsunori Tanno
克典 旦野
Hiroaki Saito
広明 斎藤
Yukari Ishikawa
由加里 石川
Nagaaki Yo
永昭 姚
Yoshihiro Sugawara
義弘 菅原
Noriyoshi Shibata
柴田  典義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Fine Ceramics Center
Toyota Motor Corp
Original Assignee
Japan Fine Ceramics Center
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Fine Ceramics Center, Toyota Motor Corp filed Critical Japan Fine Ceramics Center
Priority to JP2010189627A priority Critical patent/JP5558268B2/ja
Publication of JP2012049312A publication Critical patent/JP2012049312A/ja
Application granted granted Critical
Publication of JP5558268B2 publication Critical patent/JP5558268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】不純物濃度の高い半導体単結晶基板の欠陥を電子線誘起電流法によって測定を可能とする方法を提供する。
【解決手段】半導体単結晶基板2上に観察層1をエピタキシャル成長させ、その上にショットキー電極層3を設けることによって作成した観察試料に電子線を照射して発生した誘起電流を検出するに当たって、観察層1の層厚を電子線の飛程以下とし、且つ、ショットキー電極層3、観察層1、半導体単結晶基板2の仕事関数をφm、φs1、φs2とし、観察層1、半導体単結晶基板2の電子親和力をχs1、χs2とし、観察層1、半導体単結晶基板2のバンドギャップをEg1、Eg2とするとき、半導体単結晶基板2がn型である場合、φm>φs1>φs2、且つ、Eg1≦Eg2+χs2−χs1+(φs1−φs2)の関係が成立するように、観察層1の材料及び不純物濃度を選択する。
【選択図】図1

Description

本発明は、電子線誘起電流(EBIC)法によって半導体単結晶基板の欠陥を観察するための方法に関し、さらに、ドーピング密度の高い半導体単結晶基板の欠陥観察を可能とする方法に関する。
半導体結晶層内の欠陥を非破壊的に評価する方法として、電子線誘起電流(EBIC)法が知られている。EBIC法は、半導体結晶を電子線によって励起することによって過剰キャリアを発生させ、これを電流として検出することにより、結晶内部を観察する方法である。半導体結晶内部に結晶欠陥が存在すると、その周辺でキャリアが捕獲され再結合して消滅するので、EBIC電流が減少する。従って、半導体結晶の観察領域を電子線で走査し、走査位置でのEBIC電流の大きさを検出すれば、結晶欠陥の2次元的な分布を知ることができる。EBIC電流の観察領域上での変化を画像化したものがEBIC像である。欠陥上でのキャリアの再結合の程度は、EBIC像上での画像のコントラストとして評価される。
EBIC法は半導体結晶内部の欠陥を非破壊的に評価する上で有用な方法であるが、半導体ウエハのように不純物が高濃度にドープされた基板に対しては理論上、適用できないという欠点を有している。これは次のような理由による。EBIC法では、電子線によって励起された結晶内部のキャリアを収集するために、電極と結晶表面間のショットキー接合によって形成される内部電界を利用している。測定対象が高濃度にドープされた半導体ウエハの場合には、電極と結晶表面間の接合がオーミック性となって内部電界が生成されず、空乏層が伸長しにくい。また、電極と結晶表面間にリーク電流が発生し、信号のS/N比が低下する。このような理由によって、EBIC測定が難しくなる。そのため、例えばSiC結晶に対して、EBIC法を使用した多くの欠陥検出実験が報告されているが、これらは何れも不純物濃度の低いエピタキシャル成長層をその評価の対象としており、不純物濃度の高い半導体ウエハに対する検出実験は報告されていない。
しかしながら、半導体デバイスの電気的特性を評価する上で、半導体単結晶基板の欠陥評価は重要である。例えば、デバイスの特定劣化に関して、ウエハからエピタキシャル成長層への欠陥の伝搬状態等が議論されることが多いが、ウエハとその上の成長層における欠陥を同時に観察する手法は、現在まで全く提案されていない。
EBIC法を使用して半導体結晶内部を観察する技術が、例えば、特許文献1及び特許文献2に開示されている。特許文献1は、シリコン基板中に埋め込まれた絶縁膜中のパイプ欠陥をEBIC法により検出する技術を開示している。この技術では、EBIC電流の検出をシリコン基板上に形成したショットキー電極によって行っており、従って、シリコン基板の不純物濃度は低いと考えられる。特許文献2は、EBIC法とSEMによって半導体素子内のpn接合構造を観察する技術を開示しているが、基板自体の欠陥構造を観察するものではない。このように、何れの従来技術も、不純物濃度の高い半導体単結晶基板の欠陥観察方法を開示してはおらず、さらに、EBIC法によって基板と成長層とを同時に観察することを意図していない。
特開平6−338549 特開2006−093257
従って、本発明は、不純物濃度の高い半導体単結晶基板中の欠陥をEBIC法によって効果的に観察することができる方法、さらに、基板とその上の成長層における欠陥をEBIC法によって同時に観察することができる方法を提供することを課題とする。
本発明は、上記課題を解決するために、半導体単結晶基板上に観察層をエピタキシャル成長させ、当該観察層上にショットキー電極層を設けることによって観察試料を作成し、前記観察試料に電子線を照射して発生した誘起電流を検出する、半導体単結晶基板の欠陥観察方法において、前記観察層の層厚を電子線の飛程以下とし、さらに、前記ショットキー電極層の仕事関数φm、前記観測層の仕事関数φs1、前記半導体単結晶基板の仕事関数φs2間に、前記半導体単結晶基板がn型である場合、φm>φs1>φs2の関係が成立し、p型である場合、φm<φs1<φs2の関係が成立し、且つ、前記観察層の仕事関数φs1、前記半導体単結晶基板の仕事関数φs2、前記観測層の電子親和力χs1、前記観測層のエネルギーバンドギャップEg1、前記半導体単結晶基板の電子親和力χs2、前記半導体単結晶基板のエネルギーバンドギャップEg2間に、前記半導体単結晶基板がn型である場合、Eg1≦Eg2+χs2−χs1+(φs1−φs2)の関係が成立し、p型である場合、Eg1≧Eg2+χs2−χs1+(φs1−φs2)の関係が成立する様に、前記観察層の材料及び不純物濃度を選択することを特徴とする。
また、上記方法において、前記観察層の材料及び不純物濃度の選択を、さらに、前記観察層の仕事関数φs1、前記半導体単結晶基板の仕事関数φs2、前記観測層の電子親和力χs1、前記半導体単結晶基板の電子親和力χs2間に、前記半導体単結晶基板がn型である場合、χs1≦χs2+(φs1−φs2)の関係が成立し、前記半導体単結晶基板がp型である場合、χs1≧χs2+(φs1−φs2)の関係が成立するように行っても良い。
また、前記観察層の不純物濃度を1017cm-3以下としても良い。
さらに、前記観察試料に印加するバイアス条件を調整することにより、前記半導体単結晶基板と前記観察層における結晶欠陥の同時観察を可能とするようにしても良い。
さらに、前記観察試料に印加するバイアス条件を調整して前記観察層全体に空乏層を形成することにより、前記半導体単結晶基板のみの結晶欠陥の観察を可能とするようにしても良い。
さらに、前記半導体単結晶基板の前記観察層が形成されない側の表面にオーミック電極層を形成しても良い。
さらに、前記半導体単結晶基板と前記観察層をSiCで形成しても良い。
本発明の方法に従って半導体単結晶基板上に観察層を形成することにより、観察層とショットキー電極との間で電流リークの少ない良好なショットキー接合を形成することができる。また、半導体単結晶基板層から観察層への少数キャリアの流れ、さらには、観察層から半導体単結晶基板層への多数キャリアの流れが阻害されることがないので、観察層の下の半導体単結晶基板における欠陥の存在をEBIC電流の変化として高い精度で検出することができる。これによって、半導体単結晶基板の不純物濃度が高い場合であっても、EBIC法により、基板の欠陥観察が可能となる。
本発明の一実施形態に係る試料構造を示す概略断面図。 図1の試料のエネルギーバンド図。 実施例1の試料構造を示す概略断面図。 実施例1のEBIC画像 実施例1のEBIC画像とエッチング画像を比較して示す図。 図5から得られる試料情報を示す図。 比較例1の試料構造を示す概略断面図。 比較例1のEBIC像であり、(a)は観察角が4度オフした画像を、(b)は観察角が8度オフし、電子ビームの加速電圧が15kVの画像を、(c)は観察角が8度オフし、加速電圧が15kVで且つコントラスト調整した画像を、それぞれ示す。 比較例2の試料構造を示す概略断面図。 比較例2のEBIC画像とエッチング画像を比較して示す図。
以下に、本発明の一実施形態を、図面を参照して説明する。なお、以下の図面において概略図と記載されたものは、理解を容易にするために各層の関係を実際のものとは異なった大きさで表している。また、各図面において、同一の符号は同一又は類似の構成要素を示す。
図1は、本発明の一実施形態にかかる方法によって、半導体単結晶基板のEBIC像を観察するための観察試料(以下、試料)10の構造を示す概略断面図である。図示するように、試料10は、半導体単結晶基板2とその上に成長させた観察層としてのエピタキシャル層1、ショットキー電極層3、及び、オーミック電極層4で構成されている。電子線5は、ショットキー電極3上から試料10に対して照射される。電子線5の照射によって試料内に発生したキャリアに基づくEBIC電流は、検出回路6によって検出される。なお、ショットキー電極層3及びオーミック電極層4間には適宜、バイアス電圧を印加しても良い。
背景技術の項で述べたように、不純物濃度が高い(例えば、不純物濃度が1×1018cm-3程度)半導体単結晶基板と金属の電極層間では、リークの少ないショットキー接合を形成するのが困難であり、また、空乏層が伸長しにくいため充分な信号強度が得られないので、結晶欠陥を評価することが可能なEBIC像を得ることが難しい。そこで本発明者等は、半導体単結晶基板2上に導電性の低いエピタキシャル層1を設け、これをEBIC像の観察層として利用することを考え、鋭意研究の結果、エピタキシャル層1を基板2の観察層として機能させるためには、ショットキー電極層3、エピタキシャル層1及び基板2との間に、以下の条件が必要であることを見出した。
先ず、エピタキシャル層1は不純物密度が低く、ショットキー電極3との間で良好なショットキー接合を作ることが重要である。ショットキー接合により内部電界が形成されないと、電子線照射によって試料内に生成されたキャリアを効率よく取り出すことができないからである。次に、試料10内に入射した電子線5がエピタキシャル層1を通過し半導体単結晶基板2まで達する程度に、エピタキシャル層2の膜厚が小さいことが重要である。電子線が基板1まで達しないと、基板1からのEBIC信号を検出することができないからである。そのためには、エピタキシャル層1の膜厚を、EBIC電流測定のために試料10に照射する電子線の飛程(試料内部で電子が広がる距離)7以下とする。
電子線の飛程は、電子線の加速電圧とエピタキシャル層2の材料とに依存して決まる。以下の表1は、電子線加速電圧とエピタキシャル層材料によって、EBIC像を得ることができるエピタキシャル層2の最大の膜厚がどの程度となるかを、一例として示したものである。
なお、図1では、エピタキシャル層1を1個の層で形成しているが、2層以上の複数の層で構成しても良い。その場合は、エピタキシャル層全体の膜厚を、電子線の飛程以下とする。
次に、信号強度が大きくコントラストの大きなEBIC画像を得るためには、a)多数キャリアがショットキー電極3から半導体単結晶基板2の方向に流れる間に、この流れを阻害するエネルギー障壁がエピタキシャル層1と基板2間に存在しないこと、及び、b)少数キャリアが半導体単結晶基板2からショットキー電極3に向かって流れる間に、この流れを阻害するエネルギー障壁がエピタキシャル層1と基板2間に存在しないこと、が必要となる。特に、b)の条件は、EBIC画像にコントラストを形成する上で非常に重要となる。半導体単結晶基板2からショットキー電極3方向への少数キャリアの流れがエネルギー障壁により阻害されると、そもそも基板2からの情報を得ることができなくなるからである。
図2は、試料10における上記の条件を、エネルギーバンド図で示したものである。なお、図2のエネルギーバンド図は、エピタキシャル層1としてドーピング濃度が7.7×1015cm-3のn−SiCエピタキシャル層を、半導体単結晶基板2としてドーピング濃度が>1018cm-3のSiC単結晶基板を想定して構成されている。また、ショットキー電極層3はNiを、オーミック電極層4はAlを材料とする。また、図2において、Eは導電帯のエネルギーレベルを、Eはフェルミレベルを、Eは真性半導体のエネルギーレベルを、Eは価電子帯のエネルギーレベルを示している。
図2に示す様に、試料10において、ショットキー電極層3とエピタキシャル層1の界面に良好なショットキー接合が形成されて正負のキャリアを分離する内部電界が発生すること、及び、エピタキシャル層1と半導体単結晶基板2との間に多数及び少数キャリアの流れを阻害するエネルギー障壁が存在しないことによって、基板2の欠陥分布をEBIC法によって観察することができる。
なお、試料10に印加するバイアス条件を調整して、図2に示すようなバンド構造を形成すると、ショットキー電極3/エピタキシャル層1(エピタキシャル層側)と、エピタキシャル層1/半導体単結晶基板2(半導体単結晶基板側)との2箇所において、欠陥近傍での少数キャリア(n型半導体の場合:正孔、p型半導体の場合:電子)の再結合に基づくEBIC信号の低下を検出することができる。即ち、エピタキシャル層1と基板2の両方の欠陥を同時に観察することが可能となる。一方、バイアス条件を調整して、エピタキシャル層1全体を空乏層化すれば、半導体単結晶基板2の欠陥のみを観察することができる。
図2に示すようなエネルギーバンド図を得るためには、試料10の各層材料を、以下に示すような条件を満足するものとしなければならない。即ち、各層材料の仕事関数φ、電子親和力χ、エネルギーバンドギャップEgは、エピタキシャル層1及び半導体単結晶基板2がn型半導体である場合は以下の式(1)〜(3)を満たす必要がある。
[n型半導体の場合]
φm>φs1>φs2 式(1)
χs1≦χs2+(φs1−φs2) 式(2)
Eg1≦Eg2+χs2−χs1+(φs1−φs2) 式(3)
なお、上記式(1)〜(3)において、
φm:ショットキー電極3を形成する金属材料の仕事関数
φs1:エピタキシャル層1の仕事関数
χs1:エピタキシャル層1の電子親和力
Eg1:エピタキシャル層1のエネルギーバンドギャップ
φs2:半導体単結晶基板2の仕事関数
χs2:半導体単結晶基板2の電子親和力
Eg2:半導体単結晶基板2のエネルギーバンドギャップ
をそれぞれ示している。
なお、周知のように、仕事関数φは各層の真空準位とフェルミ順位との間のエネルギー差であり、電子親和力χは真空電位と伝導体の底との間のエネルギー差である。
上記式(1)は、半導体単結晶基板2上に、半導体単結晶基板2よりも大きな仕事関数φs1を有する層、即ち半導体単結晶基板2と比較してドーピング密度の低いエピタキシャル層1が存在し、エピタキシャル層1と金属の電極層3との間に良好なショットキー接合が形成されることを示している。このようにすることにより試料10の電子線入射面近傍に空乏層が伸長し、正負のキャリアが充分に分離されるので、強度の大きなEBIC信号を得ることができる。
式(2)は、具体的には、価電子帯のエピタキシャル層1から半導体単結晶基板2の方向に、多数キャリアの移動を妨げるエネルギー障壁(図2に点線Aで示すオフセット)が存在しないための条件である。試料10の半導体がn型である場合、多数キャリアである電子がショットキー電極層3から半導体単結晶基板2に向かう方向に流れる間に、流れを阻害するエネルギー障壁が存在しないことを意味している。式(3)は、少数キャリアである正孔が半導体単結晶基板2からショットキー電極3に流れる方向に、流れを阻害するエネルギー障壁(図2に点線Bで示すオフセット)が存在しないことを意味している。
図2に示すバンド図を満たす系であれば、上述したように、エピタキシャル層が2層以上であっても良い。その場合は、各エピタキシャル層と基板の、転位の2次元分布を観察することができる。
試料10の半導体材料がp型である場合は、上記式(1)〜(3)は、以下の式(4)〜(6)の形となる。
[p型半導体の場合]
φm<φs1<φs2 式(4)
χs1≧χs2+(φs1−φs2) 式(5)
Eg1≧Eg2+χs2−χs1+(φs1−φs2) 式(6)
式(4)〜(6)が表す意味は、n型半導体の場合の式(1)〜(3)が表す意味に対応する。但し、p型半導体の場合、多数キャリアは正孔であり、少数キャリアは電子である。
エピタキシャル層1が基板2のEBICにおける観察層として機能するための条件として、さらに次のものがある。即ち、上記(1)〜(3)或いは(4)〜(6)の条件が満足されており、エピタキシャル層1と電極3間で良好なショットキー接合が形成されている状態であっても、エピタキシャル層1の不純物濃度が高いと電極層3とエピタキシャル層1の界面にトンネル電流が流れる場合があり、その結果、検出信号のS/N比が低下するので、エピタキシャル層のドーピング密度を1017cm-3以下とすることが望ましい。
以上を要約すると、ドーピング密度の高い半導体単結晶基板中の欠陥をEBIC法で観察するためには、基板上に、以下の条件を満足するエピタキシャル層を観測層として設けることが必要である。この条件とは、
A)観測層の膜厚が電子線の飛程以下であること、
B)ショットキー電極層の仕事関数φm、観測層の仕事関数φs1、基板の仕事関数φs2間に、半導体材料がn型である場合、φm>φs1>φs2の関係が成立し、半導体材料がp型である場合、φm<φs1<φs2の関係が成立すること、
C)観測層の電子親和力χs1、観測層のエネルギーバンドギャップEg1、基板の電子親和力χs2、基板のエネルギーバンドギャップEg2間に、半導体材料がn型である場合、Eg1≦Eg2+χs2−χs1+(φs1−φs2)の関係が成立し、半導体材料がp型である場合、Eg1≧Eg2+χs2−χs1+(φs1−φs2)の関係が成立すること、である。
また、さらに、EBIC画像のコントラストを上げるためには、
D)半導体材料がn型である場合、χs1≦χs2+(φs1−φs2)の関係が成立すること、半導体材料がp型である場合、χs1≧χs2+(φs1−φs2)の関係が成立すること、
E)観察層のドーピング密度(不純物濃度)が1017cm-3以下であること、が必要となる。
エピタキシャル層1と半導体単結晶基板2の組合せについては、例えば、キャリア濃度差を利用した系、例えば、Ni/n−SiC/n+−SiC/Al、結晶多形によるバンドギャップ差を利用した系、例えば、Ni/3C−SiC/4H−SiC/Al、半導体へテロ構造を利用した系、例えば、金属/GaInAlN/6H−SiC/Al、などが可能である。
また、以下に説明する実施例では、SiC単結晶基板上にSiCのエピタキシャル層を成長させる場合について述べているが、本発明は、必ずしもこれに限定したものではなく、GaN等を成長させる場合などにも適用することができる。GaN青色ダイオードは、SiC単結晶基板上に、GaNのPN層をエピタキシャル成長させて形成している。この場合、SiC基板を図1の基板2に対応させ、その上に形成するGaNエピタキシャル層を図1のエピタキシャル層1に対応させて、EBIC測定用の試料を形成し、ショットキー電極層、エピタキシャル層、基板との関係を、上記A)〜C),或いはA)〜E)に規定するものとすることによって、SiC基板の欠陥を観察すること、或いはSiC基板とGaNエピタキシャル層との欠陥を同時に観察することが可能となる。
SiC単結晶基板に存在する欠陥は、主に、貫通らせん転位(TSD)、貫通刃状転位(TED)、基底面内転位(BPD)である。従って、SiC単結晶基板とその上に形成したGaNエピタキシャル層とをEBIC法により同時に観察することで、SiC単結晶基板の転位がどのようにエピタキシャル層に伝搬するかを検出することが可能となる。この検出は、デバイス特性に影響を与えるGaNエピタキシャル層内の転位の発生原因解明に役立つものと考えられる。
以下に、上記本発明のEBIC法により、SiC単結晶基板の欠陥観察に成功した例を示す。
[実施例1]
図3〜図5を参照して、本発明の実施例1について説明する。図3は実施例1の試料構図を示す概略断面図である。試料10Aは、n+−4H−SiC半導体単結晶基板2A上にn−4H−SiCエピタキシャル層1Aを成長させ、その上にNiのショットキー電極3Aを形成し、且つ、試料10Aの裏面にはAlのオーミック電極4Aを形成した構造を有する。基板2Aには、<11−20>方向に8度オフした350μm厚のn+型4H−SiC単結晶を用いており、そのドーピング密度は1×1019cm-3以上である。n型エピタキシャル層1Aは、基板2A上に1.8μmの厚さに堆積されており、そのドーピング密度は〜7.7×1015cm-3とした。ショットキー電極層3Aは、直径2mm、厚さ10nmに形成されており、オーミック電極層4Aは直径2mm、厚さ200nmに形成されている。
この試料10Aに対して電子線5を走査して照射し、そのEBIC電流を観察した。電子線の加速電圧は20kVであり、この時、電子線が試料10Aの表面から3.6μm程度の深さまで侵入するために、エピタキシャル層2Aの膜厚1.8μmは、エピタキシャル層膜厚に関する条件A)を満たしている。さらに、上記の材料及びドーピング密度から決定される、Ni電極3Aの仕事関数φm、エピタキシャル層1Aの仕事関数φs1、電子親和力χs1、バンドギャップEg1、基板2Aの仕事関数φs2、電子親和力χs2、バンドギャップEg2はそれぞれ以下の値となる。
φm=5.2eV
φs1=3.8eV
φs2=3.61eV
χs1=χs2=3.6eV
Eg1=Eg2=3.26eV
従って、試料10Aは、基板2AのEBIC像を得るための上記の式(1)〜(3)、即ち、上記条件B)〜D)を満足していることが理解される。さらに、エピタキシャル層1Aのドーピング濃度が7.7×1015cm-3であることから、条件E)も満足している。
図4は、図3の試料10Aに対して、加速電圧=20kV、バイアス電圧=0Vの条件下でEBIC測定を行って得た画像を示す。測定は室温で行った。図4の画像では、4種類のダークスポット(1)〜(4)が見られる。即ち、(1)黒点、(2)あまり暗くない黒点、(3)<11−20>方向に延びる短い黒線、及び、(4)ランダムな方向に延びる黒線である。これらは、それぞれ、(1)エピタキシャル層1Aの貫通らせん転位(TSD)、(2)エピタキシャル層1Aの貫通刃状転位(TED)、(3)エピタキシャル層1Aの基底面内転位(BPD)及び(4)基板2Aの基底面内転位(BPD)に相当する。
この試料では、結晶方位が定まっているので、EBICによって検出される転位像の長さからその転位の深さを推定することが可能である。従って、例えば、図4の基底面内転位(BPD)を表す黒線(3)、(4)の長さからその転位の深さを推定することにより、その転位、即ち基底面内転位がエピタキシャル層に存在するものか、基板に存在するものかが分かる。図4において短い黒線(3)は、エピタキシャル層に存在する基底面内転位(図4ではBPD(epi)として示す)であり、長い黒線(4)は基板に存在する基底面内転位(図4ではBPD(sub)として示す)である。このように、試料10Aに対して行ったEBIC測定によって、エピタキシャル層1Aと基板2Aの転位が同時に観察されていることが分かる。
図5は、図4のEBIC像とエッチング像との比較を示している。図5の(a)から(e)は、図4に丸印a〜eを付して示した位置のEBIC像とエッチング像に対応する。エッチング像は、1回目の転位検出エッチング後の光学顕微鏡写真、2回目の転位検出エッチング後の光学顕微鏡写真から求めたものである。1回目の転位検出エッチングではエピタキシャル層1A中の転位がエッチピットとして、2回目のエッチングでは基板2Aの転位がエッチピットとして現れる。図5(b)、(c)、(d)、(e)において、矢印でBPD(sub)と記した黒線は、基板内の基底面内転位(BPD)によるEBIC像であると推測される。
この推定は、これらの黒線に相当するエッチピットが第1回目のエッチング画像には現れず、第2回目のエッチング画像に表れていることに基づく。また、EBIC画像のBPD(epi)、TED(epi)は、第1回目のエッチング写真ではエッチピットとして現れているが、第2回目のエッチング写真では現れていない。従って、これらは、エピタキシャル層1A中に存在する転位であることが分かる。
以上の様に、EBIC像とエッチング像との比較から、エピタキシャル層1Aと基板2Aの双方の転位がEBICにより観察されていることが分かる。
図6は、1回目と2回目のエッチングによって得られた、各転位に関する幾何学的な情報、即ち、それぞれの転位(TSD、TED、BPD)について、各エッチング面からの深さを示している。
次に、本発明の方法に基づかないEBIC測定を行ったために、基板の転位検出に失敗した例を、比較例1、比較例2として示す。
[比較例1]
図7は、比較試料100の構造を示す図である。比較試料100は、Niショットキー電極103/n+基板102/Alオーミック電極104の三層構造を有している。n基板102は、<11−20>方向に8度オフした350μm厚の4H−SiC単結晶を用いており、そのドーピング密度は1×1019cm-3以上である。ショットキー電極103は、厚さ10nm、直径(φ)2mmのNi層で構成した。オーミック電極104は、厚さ200nm、直径(φ)2mmのAl層で構成した。
この条件で各層の仕事関数φ、電子親和力χ、エネルギーバンドギャップEgは、次の通りとなる。即ち、φm=5.2eV、χs1=χs2=3.6eV、φs1=φs2=3.61eV、Eg1=Eg2=3.26eVとなる。従って、この試料100では、上記式(2)、(3)を満たすが、ショットキー電極層とエピタキシャル層、基板との間の仕事関数の大小を規定する上記(1)の式を満たすことはできない。即ち、上記条件B)に合致しない。また、基板のドーピング密度が1×1019cm-3以上であるため、上記条件E)に合致せず、ショットキー電極103と基板102との間でトンネル電流が流れ、画像のS/N比の低下が想定される。
図8の(a)、(b)、(c)は、試料100についてEBIC測定を行った結果を示している。ショットキー障壁への印加電圧は0Vである。測定に用いた電子線の加速電圧が10kVであり、比較的良好なショットキー特性が電極‐基板で取られている図(a)の画像では、転位を表す黒点が不明瞭である。図8(b)、(c)は測定に用いた電子線の加速電圧が15kVであり、ショットキー特性に劣るものの画像である。コントラストを強くした図(b)の画像では深刻なストライプノイズが発生していることを示しており、コントラストを弱くした図(c)の画像からは、コントラストが消滅していることが分かる。このように、比較試料100を用いてEBIC測定を行っても、試料中に存在する転位を検出することはできなかった。
[比較例2]
図9は、比較例2の試料構造を示す図である。比較例2として、J.Material Science:Material Electron(2008)19:S219−S223に報告されたものを示す。試料200は、Niショットキー電極層203/エピタキシャル層201/n+基板202/Alオーミック電極204の4層構造を有しており、n+基板202として<11−20>方向に8度オフした4H−SiC結晶を用いており、そのドーピング密度は(1〜10)×1018cm-3以上であると推測される。ショットキー電極203は、厚さ10nm、直径(φ)2mmのNi層で構成した。オーミック電極204は、厚さ200nm、直径(φ)2mmのAl層で構成した。エピタキシャル層201の層厚は6μmであった。この試料では電極材料がNiのため、φm=5.2eVとなる。また、エピタキシャル層201のドーピング密度が1.86×1016cm−3であるため、φs1=3.78eV、χs1=3.60eVとなる。n基板202は、実施例1の基板とほぼ同じものであり、従ってφs2=3.61eV、χs2=3.60eVである。
従って、試料200は上記式(1)〜(3)を満たす。ところが、エピタキシャル層201Aの膜厚は6μmであり、一方、測定に用いた電子線の加速電圧20kVに対する電子線の侵入長は3.6μmとなるので、基板内の欠陥を観測するための観察層の膜厚条件A)を満たさない。その結果、比較試料2のEBIC像では、基板の転位を観測できないことが予想される。なお、ショットキー障壁への印加電圧は0Vである。
図10(a)は、試料200から得られたEBIC像を示している。図10(b)は、エピタキシャル層201に対して転位検出エッチングを行った後に、試料200の表面を光学顕微鏡で観察した像である。図10(a)に示す様に、試料200のEBIC像からは、各種の転位を示す黒点A、B、C、黒線Dが観察される。しかしながら、黒線D或いはその他の黒点の長さから推定した転位の深さは、いずれもエピタキシャル層201の厚さ以下であり、EBIC像における転位の検出がエピタキシャル層201内に留まっていることがわかる。図10(b)の光学顕微鏡写真に基づく転位の分布も、図10(a)に基づく転位の分布と一致している。このことから、比較例2では、基板の転位観察ができていない。
1 エピタキシャル層
2 半導体単結晶基板
3 ショットキー電極層
4 オーミック電極装置
5 電子線
6 検出回路
7 電子線の飛程

Claims (7)

  1. 半導体単結晶基板上に観察層をエピタキシャル成長させ、
    当該観察層上にショットキー電極層を設けることによって観察試料を作成し、
    前記観察試料に電子線を照射して発生した誘起電流を検出する、半導体単結晶基板の欠陥観察方法において、
    前記観察層の層厚を電子線の飛程以下とし、さらに、
    前記ショットキー電極層の仕事関数φm、前記観測層の仕事関数φs1、前記半導体単結晶基板の仕事関数φs2間に、前記半導体単結晶基板がn型である場合、
    φm>φs1>φs2
    の関係が成立し、p型である場合、
    φm<φs1<φs2
    の関係が成立し、且つ、前記観察層の仕事関数φs1、前記半導体単結晶基板の仕事関数φs2、前記観測層の電子親和力χs1、前記観測層のエネルギーバンドギャップEg1、前記半導体単結晶基板の電子親和力χs2、前記半導体単結晶基板のエネルギーバンドギャップEg2間に、前記半導体単結晶基板がn型である場合、
    Eg1≦Eg2+χs2−χs1+(φs1−φs2)
    の関係が成立し、p型である場合、
    Eg1≧Eg2+χs2−χs1+(φs1−φs2)
    の関係が成立する様に、前記観察層の材料及び不純物濃度を選択することを特徴とする、半導体単結晶基板の欠陥観察方法。
  2. 請求項1に記載の方法において、前記観察層の材料及び不純物濃度の選択は、さらに、前記観察層の仕事関数φs1、前記半導体単結晶基板の仕事関数φs2、前記観測層の電子親和力χs1、前記半導体単結晶基板の電子親和力χs2間に、前記半導体単結晶基板がn型である場合、
    χs1≦χs2+(φs1−φs2)
    の関係が成立し、前記半導体単結晶基板がp型である場合、
    χs1≧χs2+(φs1−φs2)
    の関係が成立するように行うことを特徴とする、半導体単結晶基板の欠陥観察方法。
  3. 請求項1又は2に記載の方法において、前記観察層の不純物濃度は1017cm-3以下であることを特徴とする、半導体単結晶基板の欠陥観察方法。
  4. 請求項1乃至3の何れか1項に記載の方法において、前記観察試料に印加するバイアス条件を調整することにより、前記半導体単結晶基板と前記観察層における結晶欠陥の同時観察を可能とすることを特徴とする、半導体単結晶基板の欠陥観察方法。
  5. 請求項1乃至3の何れか1項に記載の方法において、前記観察試料に印加するバイアス条件を調整して前記観察層全体に空乏層を形成することにより、前記半導体単結晶基板のみの結晶欠陥の観察を可能とする、半導体単結晶基板の欠陥観察方法。
  6. 請求項1乃至5の何れか1項に記載の方法において、前記半導体単結晶基板の前記観察層が形成されない側の表面にオーミック電極層を形成することを特徴とする、半導体単結晶基板の欠陥観察方法。
  7. 請求項1乃至6の何れか1項に記載の方法において、前記半導体単結晶基板と前記観察層はSiCで形成されていることを特徴とする、半導体単結晶基板の欠陥観察方法。
JP2010189627A 2010-08-26 2010-08-26 半導体単結晶基板の欠陥観察方法 Active JP5558268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010189627A JP5558268B2 (ja) 2010-08-26 2010-08-26 半導体単結晶基板の欠陥観察方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010189627A JP5558268B2 (ja) 2010-08-26 2010-08-26 半導体単結晶基板の欠陥観察方法

Publications (2)

Publication Number Publication Date
JP2012049312A true JP2012049312A (ja) 2012-03-08
JP5558268B2 JP5558268B2 (ja) 2014-07-23

Family

ID=45903856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010189627A Active JP5558268B2 (ja) 2010-08-26 2010-08-26 半導体単結晶基板の欠陥観察方法

Country Status (1)

Country Link
JP (1) JP5558268B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132087A (en) * 1975-05-12 1976-11-16 Mitsubishi Electric Corp Observing method of semiconductor surface defect
JPH10256573A (ja) * 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
JP2006319022A (ja) * 2005-05-11 2006-11-24 Renesas Technology Corp 半導体装置の検査方法及び検査装置
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2008525298A (ja) * 2004-12-22 2008-07-17 クリー インコーポレイテッド 増大した少数キャリアライフタイムを有する炭化珪素結晶を製造するプロセス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132087A (en) * 1975-05-12 1976-11-16 Mitsubishi Electric Corp Observing method of semiconductor surface defect
JPH10256573A (ja) * 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
JP2008525298A (ja) * 2004-12-22 2008-07-17 クリー インコーポレイテッド 増大した少数キャリアライフタイムを有する炭化珪素結晶を製造するプロセス
JP2006319022A (ja) * 2005-05-11 2006-11-24 Renesas Technology Corp 半導体装置の検査方法及び検査装置
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法

Also Published As

Publication number Publication date
JP5558268B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
Sang et al. Initial leakage current paths in the vertical-type GaN-on-GaN Schottky barrier diodes
Pérez-Tomás et al. Analysis of the AlGaN/GaN vertical bulk current on Si, sapphire, and free-standing GaN substrates
US8502337B2 (en) Schottky barrier diode and method for manufacturing Schottky barrier diode
JP2022065153A (ja) ショットキーバリアダイオード及びpn接合部
KR101212847B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
US11315839B2 (en) Evaluation method and manufacturing method of SiC epitaxial wafer
US11249027B2 (en) SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer
JP2010180111A (ja) 自立基板、およびその製造方法
JP5999687B2 (ja) SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子
CN111180319B (zh) SiC外延晶片的制造方法
Ueno et al. Vertical p-type GaN Schottky barrier diodes with nearly ideal thermionic emission characteristics
Ngo et al. Cathodoluminescence and electrical study of vertical GaN-on-GaN Schottky diodes with dislocation clusters
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
Chang et al. Carrier dynamics and doping profiles in GaAs nanosheets
JP5558268B2 (ja) 半導体単結晶基板の欠陥観察方法
JP5696767B2 (ja) 自立基板、およびその製造方法
CN111900097B (zh) 检测宽禁带半导体中深能级缺陷态的方法
JP6597065B2 (ja) 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
JP2010166012A (ja) オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法
Díaz-Guerra et al. Electron-beam-induced current study of electrically active defects in 4H-SiC
Hsiao et al. Probing defect states in polycrystalline GaN grown on Si (111) by sub-bandgap laser-excited scanning tunneling spectroscopy
Na et al. The effect of threading dislocation on current-voltage characteristics of 3.3 kV 4H-SiC Schottky barrier diode
Shiojima et al. Mapping of large structural defects in SiC Schottky contacts using internal photoemission microscopy
Horikiri et al. Mechanism of initial failures in breakdown voltage of GaN-on-GaN power switching pn diodes
Nishihara et al. Detecting Basal Plane Dislocations Converted in Highly Doped Epilayers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140604

R151 Written notification of patent or utility model registration

Ref document number: 5558268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250