JP2007318031A - 炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2007318031A JP2007318031A JP2006148566A JP2006148566A JP2007318031A JP 2007318031 A JP2007318031 A JP 2007318031A JP 2006148566 A JP2006148566 A JP 2006148566A JP 2006148566 A JP2006148566 A JP 2006148566A JP 2007318031 A JP2007318031 A JP 2007318031A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wafer surface
- silicon carbide
- measurement
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】2次元CCDアレイによって発光像が一括検出される一括測定領域ごとにウェハ面内を走査して得られた発光のマッピングデータから、ウェハ面内における転位、積層欠陥の位置および種類の情報を取得する。当該情報に基づいて、ウェハから切断分離後の半導体素子をスクリーニングする。別の態様では、当該情報に基づいて、ウェハ面内における各半導体素子の形成位置を、転位、積層欠陥を避けるように決定する。さらに別の態様では、転位、積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する処理を行う。
【選択図】図2
Description
を含んだガスとを用いて、昇華法と同様に種結晶上に新たなSiC単結晶を得るいわゆるHTCVD法と呼ばれる製造手法も報告されている。
せん転位、102〜104cm-2程度のc軸方向に伝播する刃状転位、102〜104cm-2程度のc軸と垂直方向に伝播する転位(基底面転位)が存在している。これらの転位密度は、その基板の品質によって大きく異なる。
ト構造の長期信頼性低下が報告されている。例えば、このような長期信頼性を有しない半導体素子をインバータなどの応用機器に組み込んだ場合には、当該応用機器の信頼性が大幅に低下することになる。このため、長期信頼性を低下させるような結晶欠陥を内包する半導体素子をスクリーニングするための判別手法の確立が望まれている。
の各種転位や積層欠陥に対するエピタキシャル膜付きSiC単結晶基板内の位置情報を高速かつ高精度に得ることが難しい。このため、素子形成に使用する全ての基板に対して、転位や積層欠陥の位置情報を予め得ることが、実用化レベルでは実質的に不可能であった。
は、図14に示すように、励起光源としてレーザーを用い、レーザー光101を炭化珪素単結晶ウェハ31のウェハ面に集光して測定スポットSへ照射する。この測定スポットSからのPL光102を含む採取光を、光選択手段としての分光器103またはバンドパスフィルタへ通過させることによりPL光の波長域の光が取り出され、光電子増倍管、CCD等の光検出器104を用いて測定スポットSにおけるPL信号が検出される。そして、レーザー光101をウェハ面内で走査することで、測定スポットSごとのウェハ面内における発光情報が記録されウェハ面についての結晶欠陥位置の2次元情報が得られる。
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって
発光を生じさせ、
光検出器によって前記測定位置からの発光を検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における転位および/または積層欠陥の位置および種類の情報と、ウェハ面内に形成する半導体素子の位置情報とを照合して、各半導体素子の形成領域内に含まれる転位および/または積層欠陥の種類および密度の情報を取得し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離し、
予め得ておいた、各半導体素子の形成領域内に含まれる前記転位および/または積層欠陥の種類および密度の情報に基づいて、切断分離された半導体素子をスクリーニングすることを特徴としている。
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および/または積層欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離することを特徴としている。
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および/または積層欠陥の位置情報に基づいて、半導体素子の形成を完了した後または半導体素子の形成過程において、前記転位および/または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離することを特徴としている。
ショットキー接合が形成される位置におけるエピタキシャル膜内の転位または積層欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成する。
前記不活性化処理として、前記エピタキシャル膜内における転移が存在する部分の表面に形成されたMOSゲート構造を除去する。
2次元CCDアレイによって前記一括測定領域からの発光を検出し、これにより、該一括測定領域におけるアレイに対応した各位置からの発光に関する2次元情報を一括取得し、
当該2次元情報を一括取得する操作を、ウェハ面内における各一括測定領域を走査することによりウェハ面内における全ての一括測定領域について行い、
これにより、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータを得る。
光検出器によって前記測定位置からのフォトルミネッセンス光を検出し、
当該フォトルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより、ウェハ面内における検査対象領域全体の前記フォトルミネッセンス光に関するマッピングデータを得る。
光検出器によって前記測定位置からのエレクトロルミネッセンス光を検出し、
当該エレクトロルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより、ウェハ面内における検査対象領域全体の前記エレクトロルミネッセンス光に関するマッピングデータを得る。
BD)、接合電界効果トランジスタ(J−FET)、金属/酸化膜/半導体電界効果トラ
ンジスタ(MOS−FET)などのユニポーラ素子、およびpnダイオード、バイポーラ接合トランジスタ(BJT)、サイリスタ、GTOサイリスタ、絶縁ゲート型バイポーラトランジスタ(IGBT)などのバイポーラ素子が含まれる。
の各種転位、および単層積層欠陥(単層ショックレータイプ積層欠陥:Single Shockley Stacking Fault)、成長時導入積層欠陥(In-grown Stacking Fault)、複層積層欠陥(
複層ショックレータイプ積層欠陥:Double Shockley Stacking Fault)などの各種積層欠陥が含まれる。なお、これらと共にマイクロパイプの位置を検出することを除外するものではない。
[実施例1]
以下、図面を参照しながら本発明の実施例について工程順に説明する。
(1-1)エピタキシャル膜付き炭化珪素単結晶ウェハの用意
最初に、炭化珪素単結晶基板の上に、基板と同一の結晶型のエピタキシャル膜を成長させた炭化珪素単結晶ウェハを用意する。ウェハ状の炭化珪素単結晶基板を切り出すインゴットの製法や、エピタキシャル膜の成長方法としては、前述したように既に各種の方法が開発、実用化され、市販されている。
(1-2)素子形成領域の位置情報の取得
図1に示すように、(1-1)で用意した炭化珪素単結晶ウェハ31のエピタキシャル膜
側のウェハ面31Aに、形成すべき半導体素子や結晶欠陥位置をコンピュータへ電子的に格納するときに、ウェハ面31A内における位置を特定するための基準となる微小なマーカー41を形成する。
(1-3)結晶欠陥の位置情報の取得
次に、以下に説明する検査装置を用いて、図2に示すようにウェハ面31A内における結晶欠陥の位置51の情報を取得する。結晶欠陥の検査装置としては、図3に示すようなフォトルミネッセンス光のマッピング測定装置、図6に示すようなエレクトロルミネッセンス光のマッピング測定装置が用いられる。
一に照射される。
たフォトルミネッセンス光(PL光34)は、2次元CCDアレイ9によって検出され、一括測定領域Aにおけるアレイに対応した各位置からのPL光34に関する2次元情報が一括取得される。
マーカー41が形成されており、これを基準として、コンピュータ10には予め素子形成領域D1、D2・・・の位置情報が格納されている。
て一括取得する。
、複層積層欠陥(複層ショックレータイプ積層欠陥:Double Shockley Stacking Fault)の発光波長は約510nmであり、このような発光波長の強度に基づいて結晶欠陥の有無を判別できる。
このようにして、図5(b)に示すように、一括測定領域A(x1,y1)等の各測定位置における結晶欠陥の位置51およびその種類、すなわちウェハ面31A内の検出対象領域全体における結晶欠陥の位置51およびその種類が取得され、コンピュータ10に格納される。
せることによりウェハ面内を走査する手法を適用してもよい。
れ以上であることが好ましい。
炭化珪素単結晶ウェハ31のエピタキシャル膜31b内における転位や積層欠陥の情報を高精度に得るためには、1〜20ミクロン程度の2次元分解能が必要となるが、このような分解能で1〜10mm2の一括情報取得を実現するには、1000×1000ピクセ
ル/cm2程度の2次元CCDアレイ9を用いる必要がある。
マーカー41が形成されており、これを基準として、コンピュータ10には予め素子形成領域D1、D2・・・の位置情報が格納されている。
このようにして、図7(b)に示すように、一括測定領域A(x1,y1)等の各測定位置における結晶欠陥の位置51およびその種類、すなわちウェハ面31A内の検出対象領域全体における結晶欠陥の位置51およびその種類が取得され、コンピュータ10に格納される。
とが好ましい。
(1-4)スクリーニングのための素子選別
以上のようにして取得された、ウェハ面内における結晶欠陥の位置および種類の情報は、コンピュータ10によって、ウェハ面内における半導体素子の素子形成領域D1、D2・・・の位置情報と照合され、各半導体素子の形成領域内に含まれる結晶欠陥の種類および密度の情報が取得される。
(1-5)素子形成、切断分離およびスクリーニング
各半導体素子の形成領域内に含まれる結晶欠陥の種類および密度の情報が取得された後、素子形成前または素子形成過程にあるそれぞれの素子形成領域において半導体素子の形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
ての選別結果に従って、切断分離された各半導体素子はスクリーニングされる。
[実施例2]
以下、図面を参照しながら本発明の別の実施例について工程順に説明する。なお、上記実施例1と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
(2-1)エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上述した(1-1)と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意す
る。
(2-2)結晶欠陥の位置情報の取得
上述した(1-2)と(1-3)において説明した手順に従って、図9に示すように、炭化珪素単結晶ウェハ31のウェハ面31A内における結晶欠陥の位置51を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。本実施例では現段階では素子形成領域の位置情報は取得されないが、マーカー51を基準として結晶欠陥の位置座標を算出し、コンピュータの記憶部に格納する。
(2-3)半導体素子の形成位置の決定
次に、取得されたウェハ面内における結晶欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定する。上記(2-2)において、ウェハ面内におけるエ
ピタキシャル膜が内包する、条件に応じた特定種類の結晶欠陥、例えば、素子の長期信頼性を損なう要因となる基底面転位等について、その位置情報が取得されている。これに基づいて、図10に示すように、結晶欠陥が存在する位置51を避けて、ウェハ面内における結晶欠陥が存在しない領域にのみ半導体素子を形成するよう、素子形成領域D1、D2・・・を決定する。
(2-4)素子形成および切断分離
素子形成領域D1、D2・・・の位置情報を取得した後、素子形成前の状態にあるそれぞれの素子形成領域において半導体素子を形成するための加工を行い、素子形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
[実施例3]
以下、図面を参照しながら本発明の別の実施例について工程順に説明する。なお、上記
実施例1と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
(3-1)エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上述した(1-1)と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意す
る。
(3-2)素子形成領域の位置情報の取得
上述した(1-2)と同様にして、素子形成領域の位置情報を取得する。すなわち、図1
に示すように、マーカー41を形成した後、これを基準として形成すべき半導体素子の位置座標を算出し、コンピュータの記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域D1、D2・・・の位置情報を取得する。
(3-3)結晶欠陥の位置情報の取得
上述した(1-2)と(1-3)において説明した手順に従って、図2に示すように、炭化珪素単結晶ウェハ31のウェハ面31A内における結晶欠陥の位置51を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。
(3-4)素子形成、不活性化処理、および切断分離
ウェハ面内における結晶欠陥の位置を取得した後、上記(3-2)において予め得ておい
た素子形成領域D1、D2・・・の位置情報に従って半導体素子61を形成する。
陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行う。これにより、図11に示すように、半導体素子61内における結晶欠陥が存在する各部分に対して不活性化処理部62が形成される。
以下、上記不活性化処理が適用される好適な具体例について説明する。
[実施例3−1]
本実施例では、上記不活性化処理は、ショットキーバリヤダイオードなどのショットキー接合型半導体素子、すなわち、SiC単結晶と、金属または異種半導体とのショットキー障壁の整流作用を利用した炭化珪素半導体素子における、長期信頼性などの素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
性のある結晶欠陥の部分にはショットキー接合は形成されずに、安定性の高いpn接合が形成され、素子特性の長期信頼性が保たれる。
[実施例3−2]
本実施例では、上記不活性化処理は、MOSFETやIGBTなどのMOS(Metal-Oxide-Semiconductor)ゲート構造を有する炭化珪素半導体素子における、長期信頼性などの
素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
のエピタキシャル膜31bを成長させた炭化珪素単結晶基板31を有している。炭化珪素単結晶基板31のエピタキシャル膜31bの表面にはゲート酸化膜85が形成され、その上にゲート電極82が形成されている。
例えば、上記の各実施例では、2次元CCDアレイ9を用いて一括測定領域Aごとにアレイに対応した各点からのPL光またはEL光を、2次元像として一括検出したが、2次元CCDアレイ9の代わりに、光電子増倍管等の光検出器と、分光器、フィルタ等の波長選択手段を用いて、従来例の図14のように、測定スポットSからのスポット光を対物レンズ等の検出光学系を通じて光検出器で検出し、各測定スポットSごとに走査する方式でマッピング測定を行ってもよい。
2 LEDアレイ
3 反射/透過鏡
4 X方向移動ステージ
5 反射鏡
6 Y方向移動ステージ
7 反射鏡
8 対物レンズ
9 2次元CCDアレイ
10 コンピュータ
21 電源
22 透明蒸着薄膜電極
23 裏面電極
24 可動ステージ
25 接地プレート
26 プローブピン
27 液体電極
28 管部材
29 電極構造体
31 炭化珪素単結晶ウェハ
31a 炭化珪素単結晶基板
31b エピタキシャル膜
31A ウェハ面
33 励起光
34 PL光
35 EL光
41 マーカー
51 結晶欠陥の位置
61 炭化珪素半導体素子
62 不活性化処理部
71 ショットキーバリヤダイオード
72 ショットキー電極
73 オーミック電極
74 ガードリング構造
75 転位線
76 p型イオン注入層
81 MOSFET
82 ゲート電極
83 ソース電極
84 ドレイン電極
85 ゲート酸化膜
86 コンタクト領域
87 ウェル領域
88 転位線
A 一括測定領域
D 素子形成領域
Claims (8)
- 炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における転位および/または積層欠陥の位置および種類の情報と、ウェハ面内に形成する半導体素子の位置情報とを照合して、各半導体素子の形成領域内に含まれる転位および/または積層欠陥の種類および密度の情報を取得し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離し、
予め得ておいた、各半導体素子の形成領域内に含まれる前記転位および/または積層欠陥の種類および密度の情報に基づいて、切断分離された半導体素子をスクリーニングすることを特徴とする炭化珪素半導体素子の製造方法。 - 炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および/または積層欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子の形成を完了した後、前記ウェハから各半導体素子を切断分離することを特徴とする炭化珪素半導体素子の製造方法。 - 炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、
前記ウェハ面内における測定位置から、励起光の照射または電圧印加による励起よって発光を生じさせ、
光検出器によって前記測定位置からの発光を検出し、
当該発光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより得られた、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータに基づいて取得された、ウェハ面内における特定の転位および/または積層欠陥の位置情報に基づいて、半導体素子の形成を完了した後または半導体素子の形成過程において、前記転位および/または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離することを特徴とする炭化珪素半導体素子の製造方法。 - 前記半導体素子は、ショットキー接合型半導体素子であり、
ショットキー接合が形成される位置におけるエピタキシャル膜内の転位または積層欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成することを特徴とする請求項3に記載の炭化珪素半導体素子の製造方法。 - 前記半導体素子は、MOSゲート型半導体素子であり、
前記不活性化処理として、前記エピタキシャル膜内における転移が存在する部分の表面に形成されたMOSゲート構造を除去することを特徴とする請求項3に記載の炭化珪素半導体素子の製造方法。 - 前記ウェハ面内における、2次元CCDアレイによって発光像が一括検出される一括測定領域を前記測定位置として、当該一括測定領域から、励起光の照射または電圧印加による励起よって発光を生じさせ、
2次元CCDアレイによって前記一括測定領域からの発光を検出し、これにより、該一括測定領域におけるアレイに対応した各位置からの発光に関する2次元情報を一括取得し、
当該2次元情報を一括取得する操作を、ウェハ面内における各一括測定領域を走査することによりウェハ面内における全ての一括測定領域について行い、
これにより、ウェハ面内における検査対象領域全体の前記発光に関するマッピングデータを得ることを特徴とする請求項1〜5のいずれかに記載の炭化珪素半導体素子の製造方法。 - 前記ウェハ面内における測定位置に励起光を照射することにより、当該測定位置からフォトルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのフォトルミネッセンス光を検出し、
当該フォトルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより、ウェハ面内における検査対象領域全体の前記フォトルミネッセンス光に関するマッピングデータを得ることを特徴とする請求項1〜6のいずれかに記載の炭化珪素半導体素子の製造方法。 - 前記ウェハ面内における測定位置に電圧を印加することにより、当該測定位置からエレクトロルミネッセンス光を生じさせ、
光検出器によって前記測定位置からのエレクトロルミネッセンス光を検出し、
当該エレクトロルミネッセンス光を検出する操作を、ウェハ面内における各測定位置を走査することによりウェハ面内における全ての測定位置について行い、
これにより、ウェハ面内における検査対象領域全体の前記エレクトロルミネッセンス光に関するマッピングデータを得ることを特徴とする請求項1〜6のいずれかに記載の炭化珪素半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148566A JP5192661B2 (ja) | 2006-05-29 | 2006-05-29 | 炭化珪素半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148566A JP5192661B2 (ja) | 2006-05-29 | 2006-05-29 | 炭化珪素半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007318031A true JP2007318031A (ja) | 2007-12-06 |
JP5192661B2 JP5192661B2 (ja) | 2013-05-08 |
Family
ID=38851602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148566A Expired - Fee Related JP5192661B2 (ja) | 2006-05-29 | 2006-05-29 | 炭化珪素半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5192661B2 (ja) |
Cited By (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009032834A (ja) * | 2007-07-26 | 2009-02-12 | Mitsubishi Electric Corp | 縦型炭化珪素半導体装置の製造方法 |
JP2009218328A (ja) * | 2008-03-10 | 2009-09-24 | Toyota Central R&D Labs Inc | 縦型半導体装置とその製造方法、及び縦型半導体装置の結晶欠陥評価方法 |
JP2011007648A (ja) * | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | 基板検査装置および基板検査方法 |
JP2011517845A (ja) * | 2008-02-15 | 2011-06-16 | ビーコ・インストゥルメンツ・インコーポレイテッド | バッチ式で非接触な材料特性評価のための装置および方法 |
JP2011220744A (ja) * | 2010-04-06 | 2011-11-04 | Nippon Steel Corp | 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板 |
JP2011258904A (ja) * | 2010-06-11 | 2011-12-22 | Sharp Corp | 欠陥検出装置および欠陥検出方法、制御プログラム、可読記憶媒体 |
JP2011258683A (ja) * | 2010-06-08 | 2011-12-22 | Nippon Steel Corp | 欠陥識別マーカー付き基板、及びその製造方法 |
JP2012012227A (ja) * | 2010-06-29 | 2012-01-19 | New Japan Radio Co Ltd | 結晶欠陥の除去方法 |
JP2012049312A (ja) * | 2010-08-26 | 2012-03-08 | Toyota Motor Corp | 半導体単結晶基板の欠陥観察方法 |
JP2012173296A (ja) * | 2012-05-07 | 2012-09-10 | Lasertec Corp | 検査装置及び欠陥検査方法 |
CN102686787A (zh) * | 2010-12-27 | 2012-09-19 | 住友电气工业株式会社 | 碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法 |
WO2013080723A1 (ja) * | 2011-11-30 | 2013-06-06 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2013162112A (ja) * | 2012-02-09 | 2013-08-19 | Mitsubishi Electric Corp | 欠陥判別装置、およびその方法 |
JP2014022503A (ja) * | 2012-07-17 | 2014-02-03 | Mitsubishi Electric Corp | 炭化珪素半導体装置の検査方法 |
US8831910B2 (en) | 2009-03-24 | 2014-09-09 | Toyota Jidosha Kabushiki Kaisha | Method of measuring defect density of single crystal |
WO2014162775A1 (ja) * | 2013-04-01 | 2014-10-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2014212238A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | ウエハ選定システムおよび半導体製品の製造方法 |
JP5633099B1 (ja) * | 2013-12-18 | 2014-12-03 | レーザーテック株式会社 | 欠陥分類方法及び検査装置 |
CN104205316A (zh) * | 2012-04-27 | 2014-12-10 | 富士电机株式会社 | 半导体装置的制造方法以及制造装置 |
US8958061B2 (en) | 2011-05-31 | 2015-02-17 | Veeco Instruments Inc. | Heated wafer carrier profiling |
JP2015514208A (ja) * | 2012-03-19 | 2015-05-18 | ケーエルエー−テンカー コーポレイション | スペクトルルミネセンス測定のための方法および装置 |
JP2016025241A (ja) * | 2014-07-22 | 2016-02-08 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US20160108553A1 (en) * | 2011-09-21 | 2016-04-21 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate and method of manufacturing the same |
WO2016121628A1 (ja) * | 2015-01-28 | 2016-08-04 | 東レエンジニアリング株式会社 | ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置 |
WO2016194419A1 (ja) * | 2015-06-04 | 2016-12-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9551672B2 (en) | 2013-12-18 | 2017-01-24 | Lasertec Corporation | Defect classifying method and optical inspection apparatus for silicon carbide substrate |
CN107144574A (zh) * | 2017-06-06 | 2017-09-08 | 深圳振华富电子有限公司 | 检测晶圆缺陷的装置及方法 |
JP2017220653A (ja) * | 2016-06-10 | 2017-12-14 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
WO2018117440A1 (ko) * | 2016-12-22 | 2018-06-28 | 주식회사 에타맥스 | 광루미네선스와 산란광을 동시에 검출하는 결함조사 장치 |
JP2018104254A (ja) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法 |
JP2018107166A (ja) * | 2016-12-22 | 2018-07-05 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の評価方法 |
JP2018157140A (ja) * | 2017-03-21 | 2018-10-04 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
JP2018163916A (ja) * | 2017-03-24 | 2018-10-18 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
WO2019003599A1 (ja) * | 2017-06-29 | 2019-01-03 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
JP2020202288A (ja) * | 2019-06-10 | 2020-12-17 | 昭和電工株式会社 | SiCエピタキシャルウェハ、SiC基板及びSiCエピタキシャルウェハの評価方法、及びSiCデバイスの製造方法 |
JP2021103751A (ja) * | 2019-12-25 | 2021-07-15 | 株式会社豊田中央研究所 | 化合物半導体装置および化合物半導体装置の製造方法 |
CN113284817A (zh) * | 2020-02-19 | 2021-08-20 | 爱思开海力士有限公司 | 存储器装置、包括该存储器装置的存储器系统和操作方法 |
WO2021172652A1 (ko) * | 2020-02-24 | 2021-09-02 | 삼성디스플레이 주식회사 | 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법 |
US11156654B2 (en) | 2017-08-23 | 2021-10-26 | Kabushiki Kaisha Toshiba | Semiconductor device inspection apparatus, semiconductor device inspection method, program thereof, semiconductor apparatus, and manufacturing method therefor |
CN114136994A (zh) * | 2021-11-30 | 2022-03-04 | 无锡学院 | 一种SiC雪崩光电二极管的无损缺陷检测方法及装置 |
US20220146564A1 (en) * | 2020-11-06 | 2022-05-12 | Showa Denko K.K. | Semiconductor wafer evaluation apparatus and semiconductor wafer manufacturing method |
KR20220089172A (ko) * | 2020-12-21 | 2022-06-28 | 주식회사 에타맥스 | 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치 |
JP7493253B2 (ja) | 2021-03-30 | 2024-05-31 | セニック・インコーポレイテッド | 炭化珪素ウエハ及びこれを適用した半導体素子 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019125747A (ja) | 2018-01-18 | 2019-07-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151540A (ja) * | 1992-11-09 | 1994-05-31 | Japan Energy Corp | 化合物半導体基板の評価方法 |
JPH11173988A (ja) * | 1997-12-16 | 1999-07-02 | Matsushita Electron Corp | 結晶欠陥評価方法 |
JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
JP2002134760A (ja) * | 2000-10-20 | 2002-05-10 | Fuji Electric Co Ltd | 炭化珪素ショットキダイオードおよびその製造方法 |
JP2004233279A (ja) * | 2003-01-31 | 2004-08-19 | Fujitsu Ltd | 半導体ウエハの評価方法および半導体装置の製造方法 |
JP2004289023A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Electric Advanced Technology Co Ltd | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
JP2006147848A (ja) * | 2004-11-19 | 2006-06-08 | Japan Aerospace Exploration Agency | 半導体試料の欠陥評価方法及び装置 |
-
2006
- 2006-05-29 JP JP2006148566A patent/JP5192661B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151540A (ja) * | 1992-11-09 | 1994-05-31 | Japan Energy Corp | 化合物半導体基板の評価方法 |
JPH11173988A (ja) * | 1997-12-16 | 1999-07-02 | Matsushita Electron Corp | 結晶欠陥評価方法 |
JP2000003946A (ja) * | 1998-06-15 | 2000-01-07 | Denso Corp | 炭化珪素半導体基板の検査方法 |
JP2002134760A (ja) * | 2000-10-20 | 2002-05-10 | Fuji Electric Co Ltd | 炭化珪素ショットキダイオードおよびその製造方法 |
JP2004233279A (ja) * | 2003-01-31 | 2004-08-19 | Fujitsu Ltd | 半導体ウエハの評価方法および半導体装置の製造方法 |
JP2004289023A (ja) * | 2003-03-24 | 2004-10-14 | Fuji Electric Advanced Technology Co Ltd | 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法 |
JP2006147848A (ja) * | 2004-11-19 | 2006-06-08 | Japan Aerospace Exploration Agency | 半導体試料の欠陥評価方法及び装置 |
Non-Patent Citations (1)
Title |
---|
JPN6012006129; 鎌田 功穂、土田 秀一、三柳 俊之、中村 智宣: 'SiC単結晶膜中欠陥の高分解能非破壊観察法の研究' 電力中央研究所報告 No.Q04023, 200509, P.i-18, 財団法人 電力中央研究所 * |
Cited By (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009032834A (ja) * | 2007-07-26 | 2009-02-12 | Mitsubishi Electric Corp | 縦型炭化珪素半導体装置の製造方法 |
US8198605B2 (en) | 2008-02-15 | 2012-06-12 | Veeco Instruments Inc. | Apparatus and method for batch non-contact material characterization |
JP2011517845A (ja) * | 2008-02-15 | 2011-06-16 | ビーコ・インストゥルメンツ・インコーポレイテッド | バッチ式で非接触な材料特性評価のための装置および方法 |
US8441653B2 (en) | 2008-02-15 | 2013-05-14 | Veeco Instruments Inc. | Apparatus and method for batch non-contact material characterization |
JP2009218328A (ja) * | 2008-03-10 | 2009-09-24 | Toyota Central R&D Labs Inc | 縦型半導体装置とその製造方法、及び縦型半導体装置の結晶欠陥評価方法 |
US8831910B2 (en) | 2009-03-24 | 2014-09-09 | Toyota Jidosha Kabushiki Kaisha | Method of measuring defect density of single crystal |
JP2011007648A (ja) * | 2009-06-26 | 2011-01-13 | Hitachi High-Technologies Corp | 基板検査装置および基板検査方法 |
JP2011220744A (ja) * | 2010-04-06 | 2011-11-04 | Nippon Steel Corp | 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板 |
JP2011258683A (ja) * | 2010-06-08 | 2011-12-22 | Nippon Steel Corp | 欠陥識別マーカー付き基板、及びその製造方法 |
JP2011258904A (ja) * | 2010-06-11 | 2011-12-22 | Sharp Corp | 欠陥検出装置および欠陥検出方法、制御プログラム、可読記憶媒体 |
JP2012012227A (ja) * | 2010-06-29 | 2012-01-19 | New Japan Radio Co Ltd | 結晶欠陥の除去方法 |
JP2012049312A (ja) * | 2010-08-26 | 2012-03-08 | Toyota Motor Corp | 半導体単結晶基板の欠陥観察方法 |
JP2017124974A (ja) * | 2010-12-27 | 2017-07-20 | 住友電気工業株式会社 | 半導体装置用炭化珪素基板および半導体装置 |
CN102686787A (zh) * | 2010-12-27 | 2012-09-19 | 住友电气工业株式会社 | 碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法 |
JP2016121059A (ja) * | 2010-12-27 | 2016-07-07 | 住友電気工業株式会社 | 半導体装置用炭化珪素基板および半導体装置 |
EP2660366A4 (en) * | 2010-12-27 | 2014-07-23 | Sumitomo Electric Industries | SILICON CARBIDE SUBSTRATE, SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SILICON CARBIDE SUBSTRATE, AND METHOD FOR PRODUCING THE SEMICONDUCTOR DEVICE |
EP2660366A1 (en) * | 2010-12-27 | 2013-11-06 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, semiconductor device, method for producing silicon carbide substrate, and method for producing semiconductor device |
US9653340B2 (en) | 2011-05-31 | 2017-05-16 | Veeco Instruments Inc. | Heated wafer carrier profiling |
US8958061B2 (en) | 2011-05-31 | 2015-02-17 | Veeco Instruments Inc. | Heated wafer carrier profiling |
US20160108553A1 (en) * | 2011-09-21 | 2016-04-21 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate and method of manufacturing the same |
US11242618B2 (en) * | 2011-09-21 | 2022-02-08 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate and method of manufacturing the same |
CN103946431A (zh) * | 2011-11-30 | 2014-07-23 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
US8859387B2 (en) | 2011-11-30 | 2014-10-14 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
WO2013080723A1 (ja) * | 2011-11-30 | 2013-06-06 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2013112575A (ja) * | 2011-11-30 | 2013-06-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
JP2013162112A (ja) * | 2012-02-09 | 2013-08-19 | Mitsubishi Electric Corp | 欠陥判別装置、およびその方法 |
JP2015514208A (ja) * | 2012-03-19 | 2015-05-18 | ケーエルエー−テンカー コーポレイション | スペクトルルミネセンス測定のための方法および装置 |
DE112013002341B4 (de) | 2012-04-27 | 2023-01-12 | Fuji Electric Co., Ltd. | Herstellungsverfahren und Herstellungsvorrichtung für Halbleitervorrichtungen |
US9431348B2 (en) | 2012-04-27 | 2016-08-30 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method and manufacturing device for marking a crystal defect |
CN104205316A (zh) * | 2012-04-27 | 2014-12-10 | 富士电机株式会社 | 半导体装置的制造方法以及制造装置 |
JP2012173296A (ja) * | 2012-05-07 | 2012-09-10 | Lasertec Corp | 検査装置及び欠陥検査方法 |
JP2014022503A (ja) * | 2012-07-17 | 2014-02-03 | Mitsubishi Electric Corp | 炭化珪素半導体装置の検査方法 |
CN105074897A (zh) * | 2013-04-01 | 2015-11-18 | 住友电气工业株式会社 | 制造碳化硅半导体器件的方法 |
JP2014203833A (ja) * | 2013-04-01 | 2014-10-27 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
WO2014162775A1 (ja) * | 2013-04-01 | 2014-10-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
EP2983198A4 (en) * | 2013-04-01 | 2016-08-31 | Sumitomo Electric Industries | METHOD FOR PRODUCING A SILICON CARBIDE SEMICONDUCTOR COMPONENT |
JP2014212238A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | ウエハ選定システムおよび半導体製品の製造方法 |
US9551672B2 (en) | 2013-12-18 | 2017-01-24 | Lasertec Corporation | Defect classifying method and optical inspection apparatus for silicon carbide substrate |
JP5633099B1 (ja) * | 2013-12-18 | 2014-12-03 | レーザーテック株式会社 | 欠陥分類方法及び検査装置 |
JP2016025241A (ja) * | 2014-07-22 | 2016-02-08 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
CN107110782A (zh) * | 2015-01-28 | 2017-08-29 | 东丽工程株式会社 | 宽带隙半导体基板的缺陷检查方法和缺陷检查装置 |
WO2016121628A1 (ja) * | 2015-01-28 | 2016-08-04 | 東レエンジニアリング株式会社 | ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置 |
JPWO2016121628A1 (ja) * | 2015-01-28 | 2017-11-02 | 東レエンジニアリング株式会社 | ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置 |
WO2016194419A1 (ja) * | 2015-06-04 | 2016-12-08 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017220653A (ja) * | 2016-06-10 | 2017-12-14 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
WO2018117440A1 (ko) * | 2016-12-22 | 2018-06-28 | 주식회사 에타맥스 | 광루미네선스와 산란광을 동시에 검출하는 결함조사 장치 |
US11009461B2 (en) | 2016-12-22 | 2021-05-18 | Etamax Co., Ltd | Defect investigation device simultaneously detecting photoluminescence and scattered light |
JP2018107166A (ja) * | 2016-12-22 | 2018-07-05 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の評価方法 |
JP2018104254A (ja) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法 |
US10955350B2 (en) | 2016-12-28 | 2021-03-23 | Showa Denko K.K. | SiC wafer defect measuring method, reference sample, and method of manufacturing SiC epitaxial wafer |
WO2018123506A1 (ja) * | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法 |
CN110062953B (zh) * | 2016-12-28 | 2023-05-30 | 株式会社力森诺科 | SiC晶片的缺陷测定方法、标准样品及SiC外延晶片的制造方法 |
CN110062953A (zh) * | 2016-12-28 | 2019-07-26 | 昭和电工株式会社 | SiC晶片的缺陷测定方法、标准样品及SiC外延晶片的制造方法 |
JP2018157140A (ja) * | 2017-03-21 | 2018-10-04 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
JP2018163916A (ja) * | 2017-03-24 | 2018-10-18 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
CN107144574A (zh) * | 2017-06-06 | 2017-09-08 | 深圳振华富电子有限公司 | 检测晶圆缺陷的装置及方法 |
KR20200024223A (ko) * | 2017-06-29 | 2020-03-06 | 하마마츠 포토닉스 가부시키가이샤 | 디바이스 해석 장치 및 디바이스 해석 방법 |
CN110662973A (zh) * | 2017-06-29 | 2020-01-07 | 浜松光子学株式会社 | 器件解析装置及器件解析方法 |
EP3647799A4 (en) * | 2017-06-29 | 2021-04-07 | Hamamatsu Photonics K.K. | DEVICE ANALYSIS APPARATUS AND DEVICE ANALYSIS METHOD |
KR102423024B1 (ko) | 2017-06-29 | 2022-07-21 | 하마마츠 포토닉스 가부시키가이샤 | 디바이스 해석 장치 및 디바이스 해석 방법 |
JP2019011968A (ja) * | 2017-06-29 | 2019-01-24 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
US11460497B2 (en) | 2017-06-29 | 2022-10-04 | Hamamatsu Photonics K.K. | Device analysis apparatus and device analysis method |
WO2019003599A1 (ja) * | 2017-06-29 | 2019-01-03 | 浜松ホトニクス株式会社 | デバイス解析装置及びデバイス解析方法 |
US11156654B2 (en) | 2017-08-23 | 2021-10-26 | Kabushiki Kaisha Toshiba | Semiconductor device inspection apparatus, semiconductor device inspection method, program thereof, semiconductor apparatus, and manufacturing method therefor |
JP2020202288A (ja) * | 2019-06-10 | 2020-12-17 | 昭和電工株式会社 | SiCエピタキシャルウェハ、SiC基板及びSiCエピタキシャルウェハの評価方法、及びSiCデバイスの製造方法 |
JP7363110B2 (ja) | 2019-06-10 | 2023-10-18 | 株式会社レゾナック | SiCエピタキシャルウェハ、SiC基板及びSiCエピタキシャルウェハの評価方法、及びSiCデバイスの製造方法 |
JP2021103751A (ja) * | 2019-12-25 | 2021-07-15 | 株式会社豊田中央研究所 | 化合物半導体装置および化合物半導体装置の製造方法 |
CN113284817A (zh) * | 2020-02-19 | 2021-08-20 | 爱思开海力士有限公司 | 存储器装置、包括该存储器装置的存储器系统和操作方法 |
CN113284817B (zh) * | 2020-02-19 | 2023-11-07 | 爱思开海力士有限公司 | 存储器装置、包括该存储器装置的存储器系统和操作方法 |
WO2021172652A1 (ko) * | 2020-02-24 | 2021-09-02 | 삼성디스플레이 주식회사 | 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법 |
US20220146564A1 (en) * | 2020-11-06 | 2022-05-12 | Showa Denko K.K. | Semiconductor wafer evaluation apparatus and semiconductor wafer manufacturing method |
US11906569B2 (en) * | 2020-11-06 | 2024-02-20 | Showa Denko K.K. | Semiconductor wafer evaluation apparatus and semiconductor wafer manufacturing method |
KR20220089172A (ko) * | 2020-12-21 | 2022-06-28 | 주식회사 에타맥스 | 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치 |
KR102459337B1 (ko) | 2020-12-21 | 2022-10-28 | 주식회사 에타맥스 | 실리콘 카바이드 웨이퍼의 결함을 회피하는 다이 구획방법 및 검사장치 |
JP7493253B2 (ja) | 2021-03-30 | 2024-05-31 | セニック・インコーポレイテッド | 炭化珪素ウエハ及びこれを適用した半導体素子 |
CN114136994A (zh) * | 2021-11-30 | 2022-03-04 | 无锡学院 | 一种SiC雪崩光电二极管的无损缺陷检测方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5192661B2 (ja) | 2013-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5192661B2 (ja) | 炭化珪素半導体素子の製造方法 | |
JP5000424B2 (ja) | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 | |
JP5192659B2 (ja) | 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置 | |
US8012837B2 (en) | Method of manufacturing semiconductor device | |
KR101766562B1 (ko) | 탄화규소 반도체 장치의 제조 방법 | |
JP6075257B2 (ja) | 炭化珪素半導体装置の検査方法及び検査装置 | |
US20220223482A1 (en) | EVALUATION METHOD AND MANUFACTURING METHOD OF SiC EPITAXIAL WAFER | |
JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US11249027B2 (en) | SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer | |
WO2014162775A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2016025241A (ja) | 炭化珪素半導体装置の製造方法 | |
Akashi et al. | Influence of threading dislocations on diamond Schottky barrier diode characteristics | |
JP2008140893A (ja) | 半導体デバイスおよびその製造方法 | |
Gallagher et al. | Effect of GaN substrate properties on vertical GaN PiN diode electrical performance | |
JP5192660B2 (ja) | 炭化珪素単結晶の結晶欠陥検査方法および結晶欠陥検査装置 | |
JP5720560B2 (ja) | 半導体基板の評価方法 | |
JP5853648B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5502528B2 (ja) | 半導体ウエハの処理方法と処理済の半導体ウエハ | |
JP2017055010A (ja) | 半導体装置 | |
Ota et al. | Stacking Fault Expansion from an Interfacial Dislocation in a 4H-SiC PIN Diode and Its Expansion Process | |
JP2020126985A (ja) | SiCエピタキシャルウェハ及びその製造方法 | |
JP2020063186A (ja) | SiCエピタキシャルウェハ | |
Aktas et al. | Vertical power semiconductor devices based on bulk GaN substrates | |
JP2002033491A (ja) | ショットキーダイオードを作製するn−GaNウエハの選別法 | |
JP2010018516A (ja) | GaN基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5192661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160208 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |