CN102686787A - 碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法 - Google Patents

碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法 Download PDF

Info

Publication number
CN102686787A
CN102686787A CN2011800050109A CN201180005010A CN102686787A CN 102686787 A CN102686787 A CN 102686787A CN 2011800050109 A CN2011800050109 A CN 2011800050109A CN 201180005010 A CN201180005010 A CN 201180005010A CN 102686787 A CN102686787 A CN 102686787A
Authority
CN
China
Prior art keywords
light
silicon carbide
zone
major surfaces
carbide substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800050109A
Other languages
English (en)
Other versions
CN102686787B (zh
Inventor
原田真
本家翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102686787A publication Critical patent/CN102686787A/zh
Application granted granted Critical
Publication of CN102686787B publication Critical patent/CN102686787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6489—Photoluminescence of semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

碳化硅衬底（80）的主表面（M80）在相对于六方晶体的｛0001｝面的偏离方向上以偏离角倾斜。主表面（M80）具有下述特性：在由具有比六方碳化硅的带隙更高的能量的激发光引起的主表面的发射具有超过650nm的波长的光致发光光的区域中，下述区域的数目至多为每1cm21×104，该区域在与偏离方向垂直的方向上具有至多15μm的尺寸并且在平行于偏离方向的方向上具有不大于通过将激发光（LL）在六方碳化硅中的穿透长度除以偏离角的正切获得的值的尺寸。因此，能够减少反向漏电流。

Description

碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法
技术领域
本发明涉及一种碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法。
背景技术
近来，碳化硅衬底已经开始用于制造半导体器件，如例如美国专利No.7314520（专利文献1）中所公开的。与作为更广泛使用的材料的硅相比，碳化硅具有更宽的带隙。因此，使用碳化硅衬底的半导体器件具有诸如高击穿电压和低导通电阻的优点，并且此外，其性质在高温环境中没有劣化。
引用列表
专利文献
PTL 1：美国专利No.7314520
发明内容
技术问题
在一些半导体器件中，限定了电流应流动的正向和电流不应流动的反向。这里，期望的是，在反向方向上流动的电流或者反向漏电流应尽可能地小。然而，如果使用碳化硅衬底制造半导体器件，反向漏电流趋向于大。
因此，本发明的目的在于提供一种使得能够减少反向漏电流的碳化硅衬底和半导体器件。
解决问题的技术方案
根据本发明的具有侧表面和由侧表面围绕的主表面的碳化硅衬底具有六方晶体结构。主表面在相对于六方晶体的｛0001｝面的偏离方向上以偏离角倾斜。主表面具有下述特性：在由具有比六方碳化硅的带隙高的能量的激发光引起的主表面的发射具有超过650nm的波长的光致发光光的区域中，下述区域的数目至多为每1cm21×104，该区域在与偏离方向垂直的方向上具有至多15μm的尺寸并且在平行于偏离方向的方向上具有不大于通过将激发光在六方碳化硅中的穿透长度除以偏离角的正切获得的值的尺寸。
在碳化硅衬底中，发光区域可以是发射具有超过750nm的波长的光致发光光的区域，或者发光区域可以是发射具有超过650nm并且比950nm短的波长的光致发光光的区域，或者发光区域可以是发射具有超过750nm并且比950nm短的波长的光致发光光的区域。
优选地，主表面具有发光区域的数目至多为每1cm21×104的特性。
碳化硅衬底可以包括具有主表面的碳化硅层和支撑碳化硅层的基底衬底。碳化硅层外延形成在基底衬底上。
根据本发明的半导体器件具有上述碳化硅衬底。
根据本发明的制造碳化硅衬底的方法包括下述步骤。制备每个均具有主表面和六方晶体的晶体结构的多个碳化硅单晶。测量多个碳化硅单晶中的每一个的主表面的光致发光。测量光致发光的步骤包括利用具有比六方碳化硅的带隙高的能量的激发光照射主表面的步骤，以及观察由激发光引起的具有超过650nm的波长的光致发光光的发光区域的步骤。使用多个碳化硅单晶中的一个作为籽晶，通过升华方法实现碳化硅的晶体生长，该碳化硅单晶中的所述一个的每单位面积的发光区域的数目小于规定数目。
在上述制造碳化硅衬底的方法中，发光区域可以是发射具有超过750nm的波长的光致发光光的区域，或者发光区域可以是发射具有超过650nm并且比950nm短的波长的光致发光光的区域，或者发光区域可以是发射具有超过750nm并且比950nm短的波长的光致发光光的区域。
根据本发明的制造半导体器件的方法包括下述步骤。制备每个均具有主表面和六方晶体的晶体结构的多个碳化硅衬底。测量多个碳化硅衬底中的每一个的主表面的光致发光。测量光致发光的步骤包括利用具有比六方碳化硅的带隙高的能量的激发光照射主表面的步骤，以及观察由激发光引起的具有超过650nm的波长的光致发光光的发光区域的步骤。从作为用于制作半导体器件的区域的产品制作区域移除在主表面上每单位面积的发光区域的数目大于规定数目的缺陷区域。
在上述制造半导体器件的方法中，发光区域可以是发射具有超过750nm的波长的光致发光光的区域，或者发光区域可以是发射具有超过650nm并且比950nm短的波长的光致发光光的区域，或者发光区域可以是发射具有超过750nm并且比950nm短的波长的光致发光光的区域。
移除的步骤可以包括从半导体器件的制造过程移除具有缺陷区域的碳化硅衬底的步骤。
移除的步骤可以包括从半导体器件的制造过程移除具有缺陷区域的碳化硅衬底的缺陷区域，并且将除了缺陷区域之外的区域确定为产品制作区域的步骤。
本发明的有利效果
通过本发明，能够减少具有碳化硅衬底的半导体器件中的反向漏电流。
附图说明
图1是示意性地示出根据本发明的实施例1的碳化硅衬底的结构的透视图。
图2是示意性地示出图1的碳化硅衬底的具有偏离角和偏离方向的晶体结构的透视图。
图3是示意性地示出用于图1中所示的碳化硅衬底的光致发光测量的测量设备的构造的框图。
图4是示意性地示出图1中所示的碳化硅衬底的光致发光发光区域的示例的部分平面图。
图5是示意性地示出制造图1的碳化硅衬底的方法的第一步骤的透视图。
图6是示意性地示出制造图1的碳化硅衬底的方法的第二步骤的框图。
图7是示意性地示出制造图1的碳化硅衬底的方法的第三步骤的部分平面图。
图8是示意性地示出制造图1的碳化硅衬底的方法的第四步骤的横截面图。
图9是示意性地示出制造图1的碳化硅衬底的方法的第五步骤的横截面图。
图10是示意性地示出制造图1的碳化硅衬底的方法的第六步骤的横截面图。
图11是示意性地示出制造图1的碳化硅衬底的方法的第七步骤的横截面图。
图12是示意性地示出制造图1的碳化硅衬底的方法的第八步骤的横截面图。
图13是示意性地示出根据本发明的实施例2的碳化硅衬底的结构的透视图。
图14是示意性地示出用于图13中所示的碳化硅衬底的光致发光测量的测量设备的构造的框图。
图15是示意性地示出图13中所示的碳化硅衬底的光致发光发光区域的示例的部分平面图。
图16是示意性地示出图13中所示的碳化硅衬底的光致发光发光区域的示例的显微照片。
图17是示出图13中所示的碳化硅衬底中，分别在发光区域和其它区域中的光致发光光波长和强度之间的示例性关系的图。
图18是示意性地示出根据本发明的实施例3的半导体器件的结构的横截面图。
图19是示意性地示出制造图18中所示的半导体器件的方法的第一步骤的透视图。
图20是示意性地示出制造图18中所示的半导体器件的方法的第二步骤的透视图。
图21是示意性地示出制造图18中所示的半导体器件的方法的第三步骤的平面图。
图22是示意性地示出制造图18中所示的半导体器件的方法的修改的第一步骤的平面图。
图23是示意性地示出制造图18中所示的半导体器件的方法的修改的第二步骤的平面图。
图24是示意性地示出制造图18中所示的半导体器件的方法的修改的第三步骤的平面图。
图25是示意性地示出根据本发明的实施例4的半导体器件的结构的横截面图。
图26是表示制造图25中所示的半导体器件的方法的示意性流程图。
图27是示意性地示出制造图25中所示的半导体器件的方法的第一步骤的部分横截面图。
图28是示意性地示出制造图25中所示的半导体器件的方法的第二步骤的部分横截面图。
图29是示意性地示出制造图25中所示的半导体器件的方法的第三步骤的部分横截面图。
图30是示意性地示出制造图25中所示的半导体器件的方法的第四步骤的部分横截面图。
具体实施方式
在下面，将参考附图描述本发明的实施例。
（实施例1）
如图1中所示，根据本发明的碳化硅衬底是由具有六方晶体结构的碳化硅形成的单晶衬底80（碳化硅衬底）。单晶衬底80具有侧表面SD和由侧表面SD围绕的主表面M80。六方晶体的多型优选地为4H。
此外，如图2中所示，主表面M80（图1）相对于六方晶体HX的｛0001｝面以偏离角OA倾斜。具体地，主表面M80的法线方向DZ从<0001>方向以偏离角OA倾斜。该倾斜在偏离方向DX上。在附图中，方向DY表示垂直于方向DX的方向。在本实施例中，偏离方向DX对应于｛0001｝面上的<11-20>方向。
单晶衬底80的主表面M80具有如将稍后描述的特定光致发光特性。将在下面描述光致发光的测量以及用于测量的设备。
如图3中所示，光致发光测量设备400具有激发光生成单元420和显微镜单元430。
激发光生成单元420具有光源部421、光导部422和滤光片423。光源部421是包含比六方晶体碳化硅的带隙高的能量组成的光源并且其例如为汞灯。光导部422引导从光源部421发射的光并且其例如包括光纤。滤光片423用于选择性地使具有特定波长的光通过，该特定波长对应于比六方晶体碳化硅的带隙高的能量。与六方晶体碳化硅的带隙对应的波长通常为大约390nm。因此，特别使具有大约313nm的波长的光通过的带通滤光片可以用作滤光片423。通过该构造，激发光生成单元420能够发射具有比六方晶体碳化硅的带隙高的能量的激发光LE。
显微镜单元430具有控制部431、台432和光学系统433、滤光片434和相机435。控制部431控制改变台432位置的操作并且控制通过相机435进行图像拾取的操作并且其例如通过个人计算机来实施。台432用于支撑单晶衬底80以使主表面M80暴露并且用于改变主表面M80的位置并且其例如是X-Y台。光学系统433用于接收由激发光LE激发的、从主表面M80发射的光致发光光LL。相机435用于拾取由已经通过滤光片434的透射光LH形成的图像并且用于将数据发送到控制部431并且其例如是CCD相机。
滤光片434选择性地使由光学系统433接收的光中具有超过650nm的波长的光通过。这里，“选择性地使具有超过650nm的波长的光通过”表示滤光片434基本上没有使650nm或更短的波长范围的光通过并且使超过650nm的波长范围的至少一部分中的光通过。滤光片434可以是选择性地使具有比规定波长更长波长的光通过的滤光片。替代地，滤光片434可以是带通滤光片。滤光片434可以是选择性地使超过750nm的波长通过的滤光片，或者滤光片434可以是选择性地使超过650nm并且比950nm短的波长通过的滤光片。这里“选择性地使超过650nm并且比950nm短的波长通过”表示滤光片434基本上没有使650nm或更短并且950nm或更长的波长范围内的光通过并且使超过650nm并且比950nm短的波长范围的至少一部分中的光通过。滤光片434可以是使超过750nm并且比950nm短的波长通过的滤光片。
接下来，将描述如何使用光致发光测量设备400。
利用激发光LE照射单晶衬底80的主表面M80。因此，在主表面M80上发生光致发光光LL的发射。通过相机435作为图像观察是通过滤光片434的光致发光光LL的透射光LH。具体地，在主表面M80上，观察具有比650nm长的波长的光致发光光LL。由滤光片434的特性来确定观察超过650nm的波长的哪个范围。
如图4中所示，观察到发射光致发光光LL的区域RL。发光区域RL是比周围区域发射更高强度的光的区域，并且能够观察为相对更亮的区域。对于每个发光区域RL计算分别沿着方向DX和DY的最大尺寸LX和LY。在发光区域RL当中，对如下发光区域的数目计数，该发光区域具有不大于通过将激发光LE对六方晶体碳化硅的穿透长度除以偏离角OA的正切获得的值的尺寸LX并且具有不大于15μm的尺寸LY。然后，将获得的数目除以主表面M80的作为观察目标的部分的面积（cm2）。获得的值是用作单晶衬底80的主表面M80的光致发光特性的指标的特征值。根据本实施例的单晶衬底80的主表面M80具有1×104/cm2或更小的特征值。
穿透长度表示入射到主表面上的光到达其强度衰减到1/e（e是纳皮尔（Napier）常数）的比率的点的垂直于观察的主表面的长度。
优选地，即使无条件地发生对发光区域RL的数目的计数，即，如果在没有对于尺寸LX和LY的限制的情况下进行计数，则主表面M80仍具有每1cm21×104或更小的值作为特征值。
接下来，将描述制造单晶衬底80的方法。
如图5中所示，制备每个均具有主表面M70的碳化硅单晶70a至70i（也一般性地表示为70）。碳化硅单晶70具有六方晶体结构并且优选地具有4H的多型。主表面M70的面方向对应于主表面M80（图1）的面方向。碳化硅单晶70的厚度（附图中的长度方向上的尺寸）例如为0.5mm至10mm。碳化硅单晶70的平面形状例如为圆形，其直径优选为25mm或更大，并且更优选地为100mm或更大。
如图6和图7中所示，测量碳化硅单晶70a至70i中的每一个的主表面M70的光致发光。因此，计算如参考图3和图4所描述的特征值。
参考图8，在碳化硅单晶70a至70i中，选择具有小于规定值的特征值的碳化硅单晶作为籽晶70S。规定值例如为主表面M80的标准，即，1×104/cm2。
接下来，对籽晶70S的背侧（与主表面M70相反）进行加工以增加表面粗糙度。通过使用具有足够大的颗粒直径的磨粒抛光背侧表面来进行该加工。磨粒的颗粒大小分布优选地具有16μm或更大的组成。磨粒的平均颗粒大小优选地为5μm至50μm，并且更优选地为10μm至30μm，并且进一步优选地为12至25μm。
优选地，磨粒是金刚石颗粒。此外，优选地，磨粒被分散在浆中使用。因此，上述抛光优选地使用金刚石浆进行。通常，容易地可获得包含具有5μm至50μm的平均颗粒大小并且具有16μm的组成的颗粒分布的金刚石颗粒的金刚石浆。
替代进行增加籽晶70S的背侧表面的表面粗糙度的步骤，可以从最初就形成具有足够的表面粗糙度的背侧表面，并且可以在没有抛光的情况下使用背侧表面。具体地，可以在没有抛光的情况下使用通过利用线锯切片形成的籽晶70S的背侧表面。换言之，可以使用通过切片但是没有经过接下来的抛光而形成的切片后的表面作为背侧表面。优选地，在利用线锯切片时，使用上述磨粒。
接下来，在籽晶70S的背侧表面上，形成包括碳的涂覆膜21。优选地，使涂覆膜21的表面粗糙度小于其上形成涂覆膜21的籽晶70S的背侧表面的表面粗糙度。
优选地，通过施加液体材料形成涂覆膜，并且更优选地，液体材料不包含任何固体物质。因此，能够容易地并且均匀地形成薄的涂覆膜21。
在本实施例中，涂覆膜21是有机膜。有机膜优选地由有机树脂形成。可以使用丙烯酸树脂、酚醛树脂、脲醛树脂或者环氧树脂，或者可以使用具有交联或分解的光敏树脂成分的树脂作为有机树脂。可以使用用于制造半导体器件的正性或负性光致抗蚀剂作为光敏树脂。关于光致抗蚀剂，已经建立了旋转涂覆的施加技术并且因此，能够容易地调节涂覆膜21的厚度。旋转涂覆的示例性方式如下。
首先，通过吸附在支架上来保持籽晶70S。支架以规定的旋转速度旋转，从而籽晶70S也旋转。光致抗蚀剂滴落在旋转的籽晶70S上并且继续旋转规定时间段，从而薄且均匀地施加光致抗蚀剂。为了确保籽晶70S的整个表面上的均匀性，将旋转速度设定为例如1000至10000rpm，将旋转时间设定为10至100秒并且涂覆厚度为至少0.1μm。
之后，对施加的光致抗蚀剂进行干燥和固化。可以根据光致抗蚀剂的材料和涂覆厚度来适当地选择用于干燥的温度和时间。优选地，干燥温度至少为100℃并且至多为400℃，并且干燥时间至少为5分钟并且至多为60分钟。如果干燥温度为120℃，则对于5μm的厚度，蒸发所需的时间为15分钟，对于2μm的厚度为8分钟，并且对于1μm的厚度为3分钟。
尽管能够通过执行一次包括上述施加和干燥步骤的过程来形成涂覆膜21，但是可以通过重复过程步骤来形成更厚的涂覆膜21。如果重复的数目太大，则该过程的时间将会是不期望的长，并且因此通常优选的是重复两次或三次。
参考图9，制备具有安装表面的基底41，在该安装表面上安装籽晶70S。安装表面优选地包括由碳形成的表面。例如，基底41由石墨形成。优选地，抛光安装表面以改进安装表面的平整度。
之后，使涂覆膜21和基底41彼此接触并且在其间插入粘合剂31。优选地，在至少50℃且至多120℃的温度并且在至少0.01Pa且至多1MPa的压力下实现接触以将膜和基底彼此挤压。这里，将粘合剂31施加为没有超出夹在籽晶70S和基底41之间的区域的边界，以防止粘合剂31在如下面将要描述的接下来的生长单晶的步骤中的不期望的影响。
优选地，粘合剂31包含在加热时被碳化为非石墨化碳的树脂、耐热细颗粒和溶剂，并且更优选地，额外地包含碳水化合物。
变为非石墨化碳的树脂例如为酚醛清漆树脂（novolac resin）、酚醛树脂或糠醇树脂。
耐热细颗粒具有在通过高温加热粘合剂31而形成的固定层中，通过均匀地分布上述非石墨化碳来增加固定层的填充速率的功能。可以使用诸如包括石墨的碳（C）、碳化硅（SiC）、氮化硼（BN）或氮化铝（AlN）的耐热材料作为用于耐热细颗粒的材料。除了上述之外，可以使用高熔点金属或者这种金属的诸如碳化物或氮化物的化合物作为该材料。高熔点金属的示例可以包括钨（W）、钽（Ta）、钼（Mo）、钛（Ti）、锆（Zr）和铪（Hf）。耐热细颗粒具有例如0.1至10μm的颗粒尺寸。
可以使用糖或其衍生物作为碳水化合物。糖可以是诸如葡萄糖的单糖或者诸如纤维素的多糖。
可以适当地选择能够溶解/分散上述碳水化合物和树脂的任何溶剂作为溶剂。溶剂不限于由单一类型的液体构成的溶剂，并且可以是多种不同液体的混合物。例如，可以使用包含用于溶解碳水化合物的酒精和用于溶解树脂的乙酸溶纤剂（cellosolve acetate）。
可以适当地选择粘合剂31中的树脂、碳水化合物、耐热细颗粒和溶剂的比率以实现籽晶70S的适当粘附性和固定强度。此外，粘合剂31可以包含除了上述成分之外的成分，并且例如，其可以包含诸如表面活化剂和稳定剂的添加剂。粘合剂31的施加量优选地为至少10mg/cm2至至多100mg/cm2。粘合剂31的厚度优选地为至多100μm并且更优选地至多50μm。
接下来，进行粘合剂31的预烘焙。预烘焙的优选温度为至少150℃。
参考图10，对涂覆膜21和粘合剂31（图9）进行加热。通过加热，涂覆膜21被碳化并且变为碳膜22。换言之，碳膜22形成在籽晶70S上。通过加热，粘合剂31被固化在碳膜22和基底41之间并且形成固定层32。因此，籽晶70S被固定在基底41上。
优选地，在至少800℃并且至多1800℃的温度、并且在至少0.13kPa并且至多大气压的压力下、在惰性气体气氛中持续至少一个小时并且至多10小时来完成上述加热。例如，使用氦气、氩气或氮气作为惰性气体。
在上述步骤中，当固化粘合剂31时，对涂覆膜21进行碳化。涂覆膜21可以在形成粘合剂31之前进行碳化。
参考图11，将原材料51放置在坩埚42上。原材料51例如为碳化硅粉末。坩埚42例如由石墨形成。然后将基底41安装为籽晶70S定位为面向坩埚42的内部。如图11中所示，基底41可以用作坩埚42的盖。
接下来，如图中的箭头所示地对原材料51进行升华并且将其重结晶在籽晶70S上，并且生华物沉积在籽晶70S上。因此，在籽晶70S上形成锭52。用于升华和重结晶碳化硅的温度被设定为例如至少2100℃并且至多2500℃。此外，在坩埚42中提供温度梯度从而籽晶70S的温度低于原材料51的温度。坩埚42中的压力优选地被设定为至少1.3kPa并且至多大气压力，并且更优选地，至多13kPa以增加生长速率。
如图12中所示，对锭52进行切片。因此，获得单个晶体衬底80（图1）。
根据本实施例，单晶衬底80的主表面80M的光致发光特性具有上述特征值。通过使用单晶衬底80制造如将在下面描述的期望应具有小的反向漏电流的半导体器件，诸如肖特基二极管或者MOSFET（金属氧化物半导体场效应晶体管），能够使得反向漏电流更小。
根据在实际批量产生工艺中使用的设施来优化生长锭52时的诸如温度、压力和温度梯度的生长条件。如果优化是不适当的，则光致发光特性会可能不具有期望的特征值。在该情况下，能够调整生长条件以实现期望的特征值。
单晶衬底80的最大尺寸优选地为至少75mm并且更优选地为至少100mm。例如，单晶衬底80是具有至少100mm的直径的圆形晶片。使用这样的大晶片，能够以高效率制造具有小的反向漏电流的半导体器件。
（实施例2）
如图13中所示，根据本实施例的碳化硅衬底是外延衬底90（碳化硅衬底），该外延衬底90具有：具有主表面M90的碳化硅层81和支撑碳化硅层81的单晶衬底80（基底衬底）。碳化硅层81外延形成在单晶衬底80上。
外延衬底90的主表面M90具有如下面所描述的特定光致发光特性。将在下面描述测量光致发光特性的方法。
如图14中所示，将外延衬底90安装在光致发光测量设备400。利用激发光LE照射外延衬底90的主表面M90。因此，在主表面M90上发生光致发光光LL的发射。通过相机435作为图像观察是通过滤光片434的光致发光光LL的透射光LH。具体地，在主表面M90上，观察发射具有比650nm更长波长的光致发光光LL的发光区域。由滤光片434的特性来确定观察超过650nm的波长的哪个范围。
如图15中所示，对于每个发光区域RL计算分别沿着方向DX和DY的最大尺寸LX和LY。在发光区域RL中，对如下发光区域的数目计数，该发光区域具有不大于通过将激发光LE对六方晶体碳化硅的穿透长度除以偏离角OA的正切获得的值的尺寸LX并且具有不大于15μm的尺寸LY。然后，将获得的数目除以主表面M90的作为观察目标的部分的面积（cm2）。获得的值是用作外延衬底90的主表面M90的光致发光特性的指标的特征值。根据本实施例的外延衬底90的主表面M90具有1×104/cm2或更小的特征值。
优选地，即使无条件地发生对发光区域RL的数目的计数，即，如果在没有对于尺寸LX和LY的限制的情况下进行计数，则主表面M90仍具有每1cm21×104或更小的值作为特征值。
除了上述几点之外，构造基本上与以上实施例1相同，并且因此通过相同的附图标记表示相同或对应的组件并且将不重复其描述。
参考图16，将在下面描述光致发光测量的结果的示例。
制备具有多型4H晶体结构的单晶衬底80。单晶衬底80的主表面M80具有相对于（0001）面的8度的偏离角OA（图2）。在主表面M80上形成厚度为10μm的碳化硅层81。
测量碳化硅层81的主表面M90的光致发光（图14）。从汞灯发射的并且通过特别使具有大约313nm的波长的光通过的带通滤光片423的光被用作用于测量的激发光LE。通过特别使具有750nm或更长波长的光通过的滤光片434（特别地防止具有比750nm更短的截止波长的光通过的滤光片）拾取由激发光LE引起的光致发光光LL的图像，从而观察到发光区域RL（图16）。发光区域RL的典型尺寸在偏离方向DX上为大约50μm并且在垂直于偏离方向DX的方向DY上平均为大约10μm。
观察发光区域RL的容易度取决于滤光片434的特性，并且在没有滤光片434的情况下，发光区域RL的准确观察是不可能的。
当激发光LE对于主表面M90的入射角改变时，发光区域RL的尺寸在方向DY上几乎不改变而在方向DX上的尺寸随着入射角变大而变小。具体地，方向DX上的尺寸与入射角的反正切成比例。
对于每个发光区域RL计算分别沿着方向DX和DY的最大尺寸LX和LY。在发光区域RL中，对如下发光区域的数目计数，该发光区域具有不大于通过将激发光LE对六方晶体碳化硅的穿透长度除以偏离角OA的正切获得的值的尺寸LX并且具有不大于15μm的尺寸LY。然后，将获得的数目除以主表面M80的作为观察目标的部分的面积（cm2）。在通过使用具有1×104/cm2或更小的获得值（特征值）的样品（作为本发明的示例的外延衬底90）制作的肖特基二极管中，没有观察到反向漏电流的异常。相反，在通过使用具有超过1×104/cm2的特征值的样品（作为比较示例的外延衬底）制作的肖特基二极管中，反向漏电流有时变为异常地高。可能的原因如下。如果在二极管的外围上存在由光致发光测量检测到的缺陷，则反向漏电流有时趋向于大，并且如果特征值超过1×104/cm2，则缺陷的数目趋向于在外围部分处增加。
参考图17，在从650nm至950nm的波长范围内，比较来自主表面M90的发光区域RL的光致发光光LL的光谱与来自主表面M90上的其它区域的光致发光光LL的光谱（图17）。发光区域RL的光谱在特定波长范围中具有高于其它区域BG的光谱的强度。强度的差异被认为是发光区域RL比周围区域更亮的原因。波长范围处于650nm和950nm之间。此外，在更低波长范围中强度更高。因此，认为对于发光区域RL的高度精确的观察优选的是，移除具有上述波长范围外的波长的光，并且特别地移除具有比该波长范围更短的波长的光。此外，由于光谱之间的强度差在超过750nm的范围处显著大，因此使用使超过750nm的光通过的滤光片是优选的。
如上所述，根据本实施例，外延衬底90的主表面M90的光致发光特性具有上述特征值。通过使用外延衬底90制造如将在下面描述的期望应具有小的反向漏电流的半导体器件，诸如肖特基二极管或MOSFET（金属氧化物半导体场效应晶体管），能够使反向漏电流较小。
在本实施例中，需要的是，碳化硅层81的主表面M90具有期望的光致发光特性，并且单晶衬底80的主表面M80的光致发光特性不必满足实施例1中描述的标准。然而，如果单晶衬底80的主表面M80满足在实施例1中描述的标准，能够更可靠地给予碳化硅层81的主表面M90所期望的光致发光特性。
（实施例3）
如图18中所示，根据本实施例的半导体器件是具有外延衬底90的肖特基二极管500（半导体器件）。肖特基二极管500具有外延衬底90、阳极电极225和阴极电极226。阳极电极225设置在外延衬底90的碳化硅层81侧上的主表面上。阴极电极设置在外延衬底90的单晶衬底80侧上的表面上。
单晶衬底80具有n+导电类型，并且碳化硅层81具有n-导电类型。单晶衬底80的厚度例如为至少300μm并且至多400μm。例如，单晶衬底80包含氮原子作为杂质，其浓度为大约1×1019cm-3。碳化硅层81的厚度例如为10μm。例如，碳化硅层81包含氮原子作为杂质，其浓度为大约5×1015cm-3。
阳极电极225由能够在没有电压被施加到电极的状态与碳化硅层81建立肖特基接触的金属材料形成。阴极电极226由能够与单晶衬底80建立欧姆接触的金属材料形成。
将描述肖特基二极管500的操作。在阳极电极225和碳化硅层81之间的接触部分处，形成肖特基势垒。因此，如果没有施加电压或者负电压被施加到阳极电极225，则即使在阳极电极225和阴极电极226之间建立电势差，因为耗尽层由于肖特基势垒而在碳化硅层中延伸，因此难以引起这些电极之间的电流的流动。
另一方面，如果正电压被施加到阳极电极225，则肖特基势垒根据施加的电压的量值而消除并且碳化硅层81中的耗尽层也消失。如果这时在阳极电极225和阴极电极226之间产生电势差，则电流在这些电极之间流动。根据上述原理，肖特基二极管500具有整流性质。
接下来，将描述制造肖特基二极管500的方法。
如图19中所示，制备多个单晶衬底80。优选地，单晶衬底80中的每一个具有参考实施例1描述的光致发光特性。接下来，在每个单晶衬底80的主表面上，形成碳化硅层81，从而形成具有与外延衬底90（图13）类似结构的外延衬底90a至90i。
之后，测量外延衬底90a至90i中的每一个的主表面M90的光致发光。测量光致发光的过程与实施例2的过程相同（图14）。因此，确定是否在主表面M90上存在任何缺陷区域，该缺陷区域中每单位面积的发光区域的数目大于规定数目。优选地，对于发光区域的数目的标准与参考实施例2描述的相同。
如图20中所示，在外延衬底90a至90i中，具有缺陷区域的外延衬底（在图20的示例中，外延衬底90c和90f）被认定为缺陷衬底90N，并且不具有任何缺陷区域的外延衬底被认定为无缺陷衬底90K。从肖特基二极管500的制造过程中移除缺陷衬底90N。因此，从外延衬底90a至90i的主表面M90的组中，即，从用于制作肖特基二极管500的制作区域中，移除缺陷区域。
如图21中所示，在无缺陷衬底90K中的每一个的碳化硅层81上，形成多个阳极电极225。在无缺陷衬底90中的每一个的单晶衬底80（图21中未示出）上，形成阴极电极226。之后，沿着附图中的虚线LD切割无缺陷衬底90K，并且获得多个肖特基二极管500。
除了上述几点之外，该构造与上面的实施例1或2的构造基本上相同，并且因此，通过相同的附图标记表示相同或对应的组件并且将不重复其描述。
接下来，将描述制造肖特基二极管500的上述方法的修改。
首先，以与上述方法（图19）类似的方式形成外延衬底90。
如图22中所示，通过外延衬底90的主表面M90上的区域R1至R9中的每一个的光致发光测量检查上述缺陷区域是否存在。
如图23中所示，在区域R1至R9中的每一个上形成阳极电极225。此外，在外延衬底90的单晶衬底80（图23中未示出）上形成阴极电极226。沿着图中的虚线LD切割外延衬底90。尽管在本实施例中在区域R1至R9中的每一个上无条件地形成阳极电极225，但是阳极电极225可以不形成在具有缺陷区域的区域R1至R9中的任何一个上。
如图24中所示，通过上述切割，分别从区域R1至R9（图22和图23）形成芯片C1至C9。接下来，基于已经进行的区域R1至R9的光致发光测量（图22）的结果，从获得的芯片C1至C9移除包括缺陷区域的任何芯片。具体地，在可能具有一个或多个缺陷区域的外延衬底90的区域R1至R9中，从肖特基二极管500的制造过程中移除具有任何缺陷区域的区域。因此，从用于制作肖特基二极管500的制作区域移除缺陷区域。此外，区域R1至R9中除了缺陷区域之外的区域，即不具有任何缺陷区域的区域被确定为制作区域。因此，从外延衬底90的不具有任何缺陷区域的区域形成肖特基二极管500。
根据实施例及其修改，能够减少肖特基二极管500中的反向漏电流。
（实施例4）
如图25中所示，根据本实施例的半导体器件是MOSFET 100并且，更具体地，是垂直DiMOSFET（双注入MOSFET）。MOSFET 100包括外延衬底90V、氧化物膜126、源电极111、上部源电极127、栅电极110和漏电极112。外延衬底90V具有单晶衬底80、缓冲层121、击穿电压保持层122、p区域123、n+区域124和p+区域125。
单晶衬底80和缓冲层121具有n型导电性。缓冲层121中的n型导电性的杂质浓度例如为5×1017/cm-3。缓冲层121的厚度例如为0.5μm。
击穿电压保持层122由具有n型导电性的碳化硅形成在缓冲层121上。例如，击穿电压保持层122具有10μm的厚度并且n导电类型杂质的浓度为5×1015/cm-3。
在击穿电压保持层122的表面上，具有p型导电性的多个p区域123形成为彼此隔开。在p区域123中，在p区域123的表面层处形成n+区域124。此外，在与n+区域124相邻的位置处，形成p+区域125。在多个p区域123之间暴露的击穿电压保持层122上，形成氧化物膜126。具体地，氧化物膜126形成为从一个p区域123上的n+区域124上面开始，在p区域123、暴露在两个p区域123之间的击穿电压保持层122、另一p区域123和所述另一p区域123中的n+区域123上面延伸。在氧化物膜126上，形成栅电极110。此外，在n+区域124和p+区域125上，形成源电极111。在源电极111上，形成上部源电极127。
在从氧化物膜126与每个半导体层，即，n+区域124、p+区域125、p区域123和击穿电压保持层122中的每一个之间的界面起的10nm内的区域中，氮原子的最高浓度为至少1×1021cm-3。因此，能够提高特别是氧化物膜126下面的沟道区域（在n+区域124和击穿电压保持层122之间与氧化物膜126接触的p区域123的部分）处的迁移率。
接下来，将描述制造MOSFET 100的方法。
如图27中所示，通过在单晶衬底80的主表面上的外延生长，形成碳化硅层81V。具体地，在单晶衬底80的主表面上，形成缓冲层121，并且在缓冲层121上，形成击穿电压保持层122。因此，形成外延衬底90V（图26：步骤110）。缓冲层121由具有n型导电性的碳化硅形成，并且其厚度为大约0.5μm。此外，缓冲层121中的杂质浓度例如为5×1017cm-3。击穿电压保持层122的厚度例如为10μm。此外，n型导电杂质的浓度例如为5×1015cm-3。
接下来，以与实施例3中基本上相同的方式测量外延衬底90V的主表面（图27中的上表面）的光致发光（图26：步骤S120）。如果如实施例3中以衬底为单位移除一个或多个缺陷区域，则在该阶段从MOSFET 100的制造过程中移除任何缺陷外延衬底。另一方面，如果如实施例3的修改3中以一个衬底的部分来移除一个或多个缺陷区域，则这里不发生从外延衬底的制造过程的移除，而是在之后描述的切割步骤之后移除缺陷区域。
如图28中所示，通过注入步骤（图26：步骤S130），以下述方式形成p区域123、n+区域124和p+区域125。
首先，将p型杂质选择性地引入到击穿电压保持层122的一部分，从而形成p区域123。接下来，将n型导电杂质选择性地引入到规定区域以形成n+区域124，并且将p型导电杂质选择性地引入到规定区域以形成p+区域125。使用由例如氧化物膜形成的掩膜进行杂质的选择性引入。
像这样的注入步骤之后，完成活化退火处理。例如，在1700℃的加热温度在氩气气氛中持续30分钟来完成退火。
如图29中所示，执行栅极绝缘膜形成步骤（图26：步骤S140）。具体地，氧化物膜126形成为覆盖击穿电压保持层122、p区域123、n+区域124和p+区域125。通过干法氧化（热氧化）形成该膜。用于干法氧化的条件例如为1200℃的加热温度和30分钟的加热时间。
之后，完成氮退火步骤（图26：步骤S150）。具体地，在一氧化氮（NO）气氛中完成退火。用于该过程的条件例如为1100℃的加热温度和120分钟的加热时间。结果，将氮原子引入到氧化物膜126与击穿电压保持层122、p区域123、n+区域124和p+区域125中的每一个之间的界面附近。
在使用一氧化氮的退火步骤之后，可以执行使用氩（Ar）气作为惰性气体的退火。用于该过程的条件例如为1100℃的加热温度和60分钟的加热时间。
如图30中所示，通过电极形成步骤（图26：步骤S160），以下述方式形成源电极111和漏电极112。
首先，在氧化物膜126上，使用光刻，形成具有图案的抗蚀剂膜。使用抗蚀剂膜作为掩膜，通过蚀刻移除位于n+区域124和p+区域125上的氧化物膜126的部分。因此，在氧化物膜126中形成开口，接下来，形成导电膜以在开口中与n+区域124和p+区域125中的每一个接触。然后，移除抗蚀剂膜，从而移除（剥离）已经位于抗蚀剂膜上的导电膜的部分。导电膜可以是金属膜并且例如其由镍（Ni）形成。作为该剥离的结果，形成源电极111。
这里，优选地执行用于合金化的热处理。例如，在950℃的加热温度下在作为惰性气体的氩（Ar）气的气氛中持续2分钟来完成热处理。
再次参考图25，在源电极111上，形成上部源电极127。此外，在氧化物膜126上，形成栅电极110。此外，在单晶衬底80的背侧表面（图中的下表面）上，形成漏电极112。
接下来，以与实施例3（图23）中沿着虚线LD的切割基本上类似的方式执行切割步骤（图26：步骤S 170）。因此切出多个芯片。如果如实施例3的修改中移除一个衬底中的缺陷区域，则从多个芯片中移除包括缺陷区域的芯片。
通过上述方式，获得MOSFET 100（图25）。
注意的是，可以使用具有与上述结构导电类型相反，即，p型和n型相反的结构。此外，尽管已经描述了垂直DiMOSFET作为示例，但是可以使用根据本发明的复合衬底制造其它半导体器件。例如，可以制造RESURF-JFET（减小表面场-结场效应晶体管）。
这里已经描述的实施例仅是示例并且不应理解为是限制性的。本发明的范围在适当地考虑实施例的书面描述的情况下通过权利要求中的每一项来确定并且涵盖与权利要求的语言的意义及其等价物内的修改。
附图标记列表
70，70a~70i碳化硅单晶，70S籽晶，80单晶衬底（碳化硅衬底），81，81V碳化硅层，90，90a~90i，90V外延衬底（碳化硅衬底），90N缺陷衬底，90K无缺陷衬底，100MOSFET，400光致发光测量设备，420激发光生成单元，421光源部，422光导部，423，434滤光片，430显微镜单元，431控制部，432台，433光学系统，435相机，500肖特基二极管，C1~C9芯片，DX偏离方向，DZ法线方向，HX六方晶体，LE激发光，LH透射光，LL光致发光光，M70，M80，M90主表面，OA偏离角，RL发光区域，SD侧表面。

Claims (17)

1.一种碳化硅衬底（80），包括：
侧表面；和
主表面（M80），所述主表面（M80）由所述侧表面围绕；其中
所述碳化硅衬底具有六方晶体结构；
所述主表面从所述六方晶体的｛0001｝面在偏离方向上以偏离角倾斜；并且
所述主表面具有下述特性：在由具有比六方碳化硅的带隙高的能量的激发光（LE）引起的、所述主表面的发射具有超过650nm的波长的光致发光光（LL）的区域当中，下述区域的数目至多为每1cm21×104，所述区域在与所述偏离方向垂直的方向上具有至多15μm的尺寸并且在平行于所述偏离方向的方向上具有不大于通过将所述激发光在六方碳化硅中的穿透长度除以所述偏离角的正切获得的值的尺寸。
2.根据权利要求1所述的碳化硅衬底，其中
所述发光区域是发射具有超过750nm的波长的光致发光光的区域。
3.根据权利要求1所述的碳化硅衬底，其中
所述发光区域是发射具有超过650nm并且比950nm短的波长的光致发光光的区域。
4.根据权利要求1所述的碳化硅衬底，其中
所述发光区域是发射具有超过750nm并且比950nm短的波长的光致发光光的区域。
5.根据权利要求1所述的碳化硅衬底，其中
所述主表面具有所述发光区域的数目至多为每1cm21×104的特性。
6.根据权利要求1所述的碳化硅衬底（90），包括具有所述主表面的碳化硅层（81）和支撑所述碳化硅层的基底衬底（80），其中所述碳化硅层外延形成在所述基底衬底上。
7.一种半导体器件（100），包括根据权利要求1所述的碳化硅衬底。
8.一种制造碳化硅衬底的方法，包括下述步骤：
制备多个碳化硅单晶（70），所述多个碳化硅单晶（70）每个均具有主表面和六方晶体的晶体结构；以及
测量所述多个碳化硅单晶中的每一个的所述主表面的光致发光；其中
所述测量光致发光的步骤包括：利用具有比六方碳化硅的带隙高的能量的激发光照射所述主表面的步骤，以及观察由所述激发光引起的具有超过650nm的波长的光致发光光的发光区域的步骤；
所述方法进一步包括下述步骤：
使用所述多个碳化硅单晶中的一个作为籽晶（70S），通过升华方法实现碳化硅的晶体生长，其中所述多个碳化硅单晶中的所述一个的每单位面积的所述发光区域的数目小于规定数目。
9.根据权利要求8所述的制造碳化硅衬底的方法，其中
所述发光区域是发射具有超过750nm的波长的光致发光光的区域。
10.根据权利要求8所述的制造碳化硅衬底的方法，其中
所述发光区域是发射具有超过650nm并且比950nm短的波长的光致发光光的区域。
11.根据权利要求8所述的制造碳化硅衬底的方法，其中
所述发光区域是发射具有超过750nm并且比950nm短的波长的光致发光光的区域。
12.一种制造半导体器件的方法，包括下述步骤：
制备多个碳化硅衬底，所述多个碳化硅衬底每个均具有主表面和六方晶体的晶体结构；以及
测量所述多个碳化硅衬底中的每一个的所述主表面的光致发光；其中
所述测量光致发光的步骤包括：利用具有比六方碳化硅的带隙高的能量的激发光照射所述主表面的步骤，以及观察由所述激发光引起的具有超过650nm的波长的光致发光光的发光区域的步骤；
所述方法进一步包括下述步骤：
从作为用于制作所述半导体器件的区域的产品制作区域移除在所述主表面上每单位面积的所述发光区域的数目大于规定数目的缺陷区域。
13.根据权利要求12所述的制造半导体器件的方法，其中
所述发光区域是发射具有超过750nm的波长的光致发光光的区域。
14.根据权利要求12所述的制造半导体器件的方法，其中
所述发光区域是发射具有超过650nm并且比950nm短的波长的光致发光光的区域。
15.根据权利要求12所述的制造半导体器件的方法，其中
所述发光区域是发射具有超过750nm并且比950nm短的波长的光致发光光的区域。
16.根据权利要求12所述的制造半导体器件的方法，其中
所述移除的步骤包括从所述半导体器件的制造过程移除具有所述缺陷区域的碳化硅衬底的步骤。
17.根据权利要求12所述的制造半导体器件的方法，其中
所述移除的步骤包括从所述半导体器件的制造过程移除具有所述缺陷区域的碳化硅衬底的所述缺陷区域，并且将除了所述缺陷区域之外的区域确定为所述产品制作区域的步骤。
CN201180005010.9A 2010-12-27 2011-10-12 碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法 Active CN102686787B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-289593 2010-12-27
JP2010289593 2010-12-27
PCT/JP2011/073407 WO2012090572A1 (ja) 2010-12-27 2011-10-12 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102686787A true CN102686787A (zh) 2012-09-19
CN102686787B CN102686787B (zh) 2017-12-15

Family

ID=46315563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180005010.9A Active CN102686787B (zh) 2010-12-27 2011-10-12 碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法

Country Status (8)

Country Link
US (1) US8624266B2 (zh)
EP (2) EP2660366B1 (zh)
JP (4) JP5857959B2 (zh)
KR (1) KR20120101055A (zh)
CN (1) CN102686787B (zh)
CA (1) CA2779961A1 (zh)
TW (1) TW201227955A (zh)
WO (1) WO2012090572A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104278322A (zh) * 2013-07-03 2015-01-14 住友电气工业株式会社 制造碳化硅单晶的方法和碳化硅单晶衬底
CN109887853A (zh) * 2017-12-06 2019-06-14 昭和电工株式会社 SiC外延晶片的评价方法及制造方法
CN112695379A (zh) * 2019-10-22 2021-04-23 Skc株式会社 籽晶粘合层、层压体的制备方法及晶片的制备方法
CN113463197A (zh) * 2021-06-18 2021-10-01 广州爱思威科技股份有限公司 一种碳化硅晶体的制备方法、碳化硅晶片、碳化硅衬底及半导体器件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2779961A1 (en) * 2010-12-27 2012-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, method of manufacturing silicon carbide substrate and method of manufacturing semiconductor device
JP5692195B2 (ja) * 2012-10-02 2015-04-01 株式会社デンソー 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
JP6444207B2 (ja) * 2015-02-17 2018-12-26 株式会社ディスコ 六方晶単結晶基板の検査方法及び検査装置
JP6641814B2 (ja) * 2015-09-11 2020-02-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP7447392B2 (ja) * 2018-09-10 2024-03-12 株式会社レゾナック ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
EP3960913A4 (en) * 2019-04-26 2023-01-18 Kwansei Gakuin Educational Foundation METHOD FOR MAKING A SEMICONDUCTOR SUBSTRATE, APPARATUS FOR MAKING THE SAME, AND METHOD FOR EPITAXIAL GROWTH
JP7438162B2 (ja) 2021-04-15 2024-02-26 三菱電機株式会社 炭化珪素半導体装置の検査方法および炭化珪素半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286805A (zh) * 1998-03-19 2001-03-07 株式会社日立制作所 碳化硅半导体开关器件
US20030070611A1 (en) * 2001-10-12 2003-04-17 Daisuke Nakamura SiC single crystal, method for manufacturing SiC single crystal, SiC water having an epitaxial film, method for manufacturing SiC wafer having an epitaxial film, and SiC electronic device
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
CN1950548A (zh) * 2004-05-14 2007-04-18 丰田自动车株式会社 SiC单晶的生长方法和由该方法生长的SiC单晶
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
CN101501474A (zh) * 2006-06-07 2009-08-05 秦内蒂克有限公司 光学检验
US20090302326A1 (en) * 2005-04-22 2009-12-10 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
WO2010044484A1 (ja) * 2008-10-15 2010-04-22 新日本製鐵株式会社 炭化珪素単結晶及び炭化珪素単結晶ウェハ
CN101896647A (zh) * 2008-01-15 2010-11-24 新日本制铁株式会社 碳化硅单晶锭、由该单晶锭得到的基板及外延片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3750622B2 (ja) * 2002-03-22 2006-03-01 株式会社デンソー エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
JP2005154247A (ja) * 2003-10-27 2005-06-16 Ngk Insulators Ltd 単結晶炭化珪素の製造方法および単結晶炭化珪素
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP3917154B2 (ja) * 2004-11-19 2007-05-23 独立行政法人 宇宙航空研究開発機構 半導体試料の欠陥評価方法及び装置
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP4633549B2 (ja) * 2005-06-15 2011-02-16 財団法人電力中央研究所 フォトルミネッセンスマッピング測定装置
JP4818754B2 (ja) * 2006-03-01 2011-11-16 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法
JP2008235767A (ja) * 2007-03-23 2008-10-02 Univ Of Fukui 半導体素子及びその製造方法
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP5569871B2 (ja) * 2008-11-13 2014-08-13 日新電機株式会社 Ｍｏｓｆｅｔおよびその製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP2010153464A (ja) * 2008-12-24 2010-07-08 Toyota Central R&D Labs Inc 半導体装置およびその製造方法
US8044408B2 (en) * 2009-05-20 2011-10-25 Nippon Steel Corporation SiC single-crystal substrate and method of producing SiC single-crystal substrate
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP5515991B2 (ja) * 2010-04-06 2014-06-11 新日鐵住金株式会社 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム
CA2779961A1 (en) * 2010-12-27 2012-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, method of manufacturing silicon carbide substrate and method of manufacturing semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286805A (zh) * 1998-03-19 2001-03-07 株式会社日立制作所 碳化硅半导体开关器件
US20030070611A1 (en) * 2001-10-12 2003-04-17 Daisuke Nakamura SiC single crystal, method for manufacturing SiC single crystal, SiC water having an epitaxial film, method for manufacturing SiC wafer having an epitaxial film, and SiC electronic device
CN1926266A (zh) * 2004-03-01 2007-03-07 克里公司 减少碳化硅外延中的胡萝卜缺陷
CN1950548A (zh) * 2004-05-14 2007-04-18 丰田自动车株式会社 SiC单晶的生长方法和由该方法生长的SiC单晶
US20090302326A1 (en) * 2005-04-22 2009-12-10 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
CN101501474A (zh) * 2006-06-07 2009-08-05 秦内蒂克有限公司 光学检验
CN101896647A (zh) * 2008-01-15 2010-11-24 新日本制铁株式会社 碳化硅单晶锭、由该单晶锭得到的基板及外延片
WO2010044484A1 (ja) * 2008-10-15 2010-04-22 新日本製鐵株式会社 炭化珪素単結晶及び炭化珪素単結晶ウェハ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
R.E. STAHLBUSH，ET AL: "Whole-Wafer Mapping of Dislocations in 4H-SiC Epitaxy", 《MATERIALS SCIENCE FORUM》 *
苗瑞霞，等: "SiC晶体缺陷的阴极荧光无损表征研究", 《光谱学与光谱分析》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104278322A (zh) * 2013-07-03 2015-01-14 住友电气工业株式会社 制造碳化硅单晶的方法和碳化硅单晶衬底
US9799735B2 (en) 2013-07-03 2017-10-24 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide single crystal and silicon carbide single crystal substrate
CN111575786A (zh) * 2013-07-03 2020-08-25 住友电气工业株式会社 碳化硅单晶衬底
CN109887853A (zh) * 2017-12-06 2019-06-14 昭和电工株式会社 SiC外延晶片的评价方法及制造方法
CN109887853B (zh) * 2017-12-06 2023-06-13 株式会社力森诺科 SiC外延晶片的评价方法及制造方法
CN112695379A (zh) * 2019-10-22 2021-04-23 Skc株式会社 籽晶粘合层、层压体的制备方法及晶片的制备方法
CN112695379B (zh) * 2019-10-22 2023-11-03 赛尼克公司 籽晶粘合层、层压体的制备方法及晶片的制备方法
CN113463197A (zh) * 2021-06-18 2021-10-01 广州爱思威科技股份有限公司 一种碳化硅晶体的制备方法、碳化硅晶片、碳化硅衬底及半导体器件

Also Published As

Publication number Publication date
WO2012090572A1 (ja) 2012-07-05
EP3780114A1 (en) 2021-02-17
EP2660366A4 (en) 2014-07-23
JP2016121059A (ja) 2016-07-07
EP2660366A1 (en) 2013-11-06
US8624266B2 (en) 2014-01-07
TW201227955A (en) 2012-07-01
JP5857959B2 (ja) 2016-02-10
CA2779961A1 (en) 2012-06-27
CN102686787B (zh) 2017-12-15
KR20120101055A (ko) 2012-09-12
JP2017124974A (ja) 2017-07-20
JP2020043365A (ja) 2020-03-19
US20120161155A1 (en) 2012-06-28
EP2660366B1 (en) 2020-12-02
JP6123875B2 (ja) 2017-05-10
JPWO2012090572A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
CN102686787A (zh) 碳化硅衬底、半导体器件、制造碳化硅衬底的方法和制造半导体器件的方法
CN108884593B (zh) 多晶SiC基板及其制造方法
US6660084B1 (en) Sic single crystal and method for growing the same
EP2551891B1 (en) Semiconductor device and method for producing same
JP2008535761A (ja) 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
CA2581856A1 (en) Low micropipe 100 mm silicon carbide wafer
US20120015499A1 (en) Method for manufacturing semiconductor substrate
EP2518757A1 (en) Silicon carbide substrate
US9082621B2 (en) Method for manufacturing silicon carbide single crystal, and silicon carbide substrate
US20090294776A1 (en) Highly Oxygen-Sensitive Silicon Layer and Method for Obtaining Same
WO2013080723A1 (ja) 炭化珪素半導体装置の製造方法
CN101136350A (zh) 制造半导体器件的方法、工具和装置
CN105140106B (zh) 一种在零偏角衬底上外延碳化硅的方法
US20110262680A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
US20120003811A1 (en) Method for manufacturing semiconductor substrate
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
US20120003823A1 (en) Method for manufacturing semiconductor substrate
JP7143769B2 (ja) 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
US20110275224A1 (en) Method for manufacturing silicon carbide substrate
US20110272087A1 (en) Method for manufacturing silicon carbide substrate
JPH02192722A (ja) 半導体デバイス材料の製造方法
JP2011054854A (ja) サファイア基板の製造方法およびサファイア基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant