JP2017124974A - 半導体装置用炭化珪素基板および半導体装置 - Google Patents

半導体装置用炭化珪素基板および半導体装置 Download PDF

Info

Publication number
JP2017124974A
JP2017124974A JP2017074552A JP2017074552A JP2017124974A JP 2017124974 A JP2017124974 A JP 2017124974A JP 2017074552 A JP2017074552 A JP 2017074552A JP 2017074552 A JP2017074552 A JP 2017074552A JP 2017124974 A JP2017124974 A JP 2017124974A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
main surface
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017074552A
Other languages
English (en)
Inventor
原田　真
Makoto Harada
真 原田
翼 本家
Tsubasa Honke
翼 本家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2017124974A publication Critical patent/JP2017124974A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6489—Photoluminescence of semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】逆方向リーク電流を小さくすることができる炭化珪素基板および半導体装置を提供する。
【解決手段】炭化珪素基板（８０）の主面（Ｍ８０）は六方晶の｛０００１｝面からオフ方向においてオフ角だけ傾斜している。六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光（ＬＥ）による主面（Ｍ８０）の６５０ｎｍ超の波長を有するフォトルミネッセンス光（ＬＬ）の発光領域のうち、１５μｍ以下の寸法をオフ方向に垂直な方向に有するものであり、かつ励起光（ＬＬ）の六方晶炭化珪素への侵入長をオフ角の正接で除した値以下の寸法をオフ方向に平行な方向に有するものの個数が１ｃｍ2当たり１×１０4以下となるような特性を主面（Ｍ８０）が有する。これにより逆方向リーク電流を小さくすることができる。
【選択図】図１

Description

本発明は、炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法に関する。
たとえば米国特許第７３１４５２０号明細書（特許文献１）に開示されているように、近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は、より一般的な材料であるシリコンに比べて、より大きなバンドギャップを有する。そのため炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
米国特許第７３１４５２０号明細書
半導体装置の中には、電流が流れるべき順方向と、電流が流れるべきでない逆方向とを有するものがある。この場合、逆方向に流れる電流、すなわち逆方向リーク電流が小さいことが望まれる。しかしながら半導体装置が炭化珪素基板を用いて製造された場合、逆方向リーク電流が大きくなってしまうことがあった。
そこで本発明の目的は、逆方向リーク電流を小さくすることができる炭化珪素基板および半導体装置を提供することである。
本発明の炭化珪素基板は、側面と、側面に取り囲まれた主面とを有するものであって、六方晶の結晶構造を有する。主面は六方晶の｛０００１｝面からオフ方向においてオフ角だけ傾斜している。六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光による主面の６５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域のうち、１５μｍ以下の寸法をオフ方向に垂直な方向に有するものであり、かつ励起光の六方晶炭化珪素への侵入長をオフ角の正接で除した値以下の寸法をオフ方向に平行な方向に有するものの個数が１ｃｍ2当たり１×１０4以下となるような特性を主面が有する。
上記の炭化珪素基板において、発光領域は、７５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域であってもよい。発光領域は、６５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域であってもよい。発光領域は、７５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域であってもよい。
好ましくは発光領域の個数が１ｃｍ2当たり１×１０4以下となるような特性を主面が有する。
上記の炭化珪素基板は、主面を有する炭化珪素層と、炭化珪素層を支持するベース基板とを含んでもよい。炭化珪素層はベース基板上にエピタキシャルに形成されている。
本発明の半導体装置は、上記の炭化珪素基板を有するものである。
本発明の炭化珪素基板の製造方法は、次の工程を有する。各々が主面を有し、結晶構造が六方晶である複数の炭化珪素単結晶が準備される。複数の炭化珪素単結晶の各々の主面のフォトルミネッセンス測定が行なわれる。フォトルミネッセンス測定を行なう工程は、六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光を主面に照射する工程と、励起光によって生じた６５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域を観測する工程とを含む。複数の炭化珪素単結晶のうち単位面積当たりの発光領域の個数が所定の数より少ないものを種結晶として、昇華法による炭化珪素の結晶成長が行なわれる。
上記の炭化珪素基板の製造方法において、発光領域は、７５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域であってもよい。あるいは、発光領域は、６５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域であってもよい。あるいは、発光領域は、７５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域であってもよい。
本発明の半導体装置の製造方法は、次の工程を有する。各々が主面を有し、結晶構造が六方晶である複数の炭化珪素基板が準備される。複数の炭化珪素基板の各々の主面のフォトルミネッセンス測定が行なわれる。フォトルミネッセンス測定を行なう工程は、六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光を主面に照射する工程と、励起光によって生じた６５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域を観測する工程とを含む。主面において単位面積当たりの発光領域の個数が所定の数より多い領域である不良領域が、半導体装置を作製するための領域である製品作製領域から除外される。
上記の半導体装置の製造方法において、発光領域は、７５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域であってもよい。あるいは、発光領域は、６５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域であってもよい。あるいは、発光領域は、７５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域であってもよい。
上記の除外する工程は、不良領域を有する炭化珪素基板を半導体装置の製造工程から除外する工程を有してもよい。
上記の除外する工程は、不良領域を有する炭化珪素基板のうち不良領域を半導体装置の製造工程から除外するとともに不良領域以外の領域を製品作製領域と判定する工程を有してもよい。
本発明によれば、炭化珪素基板を有する半導体装置の逆方向リーク電流を小さくすることができる。
本発明の実施の形態１における炭化珪素基板の構成を概略的に示す斜視図である。 図１の炭化珪素基板の結晶構造をオフ角およびオフ方向と共に示す斜視図である。 図１の炭化珪素基板のフォトルミネッセンス測定に用いられる測定装置の構成を概略的に示すブロック図である。 図１の炭化珪素基板のフォトルミネッセンス光の発光領域の一例を模式的に示す部分平面図である。 図１の炭化珪素基板の製造方法の第１工程を概略的に示す斜視図である。 図１の炭化珪素基板の製造方法の第２工程を概略的に示すブロック図である。 図１の炭化珪素基板の製造方法の第３工程を概略的に示す部分平面図である。 図１の炭化珪素基板の製造方法の第４工程を概略的に示す断面図である。 図１の炭化珪素基板の製造方法の第５工程を概略的に示す断面図である。 図１の炭化珪素基板の製造方法の第６工程を概略的に示す断面図である。 図１の炭化珪素基板の製造方法の第７工程を概略的に示す断面図である。 図１の炭化珪素基板の製造方法の第８工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素基板の構成を概略的に示す斜視図である。 図１３の炭化珪素基板のフォトルミネッセンス測定に用いられる測定装置の構成を概略的に示すブロック図である。 図１３の炭化珪素基板のフォトルミネッセンス光の発光領域の一例を模式的に示す部分平面図である。 図１３の炭化珪素基板のフォトルミネッセンス光の発光領域の一例を示す顕微鏡写真である。 図１３の炭化珪素基板における発光領域と他の領域との各々でのフォトルミネッセンス光の波長と強度との関係の一例を示すグラフ図である。 本発明の実施の形態３における半導体装置の構成を概略的に示す断面図である。 図１８の半導体装置の製造方法の第１工程を概略的に示す斜視図である。 図１８の半導体装置の製造方法の第２工程を概略的に示す斜視図である。 図１８の半導体装置の製造方法の第３工程を概略的に示す平面図である。 図１８の半導体装置の製造方法の変形例の第１工程を概略的に示す平面図である。 図１８の半導体装置の製造方法の変形例の第２工程を概略的に示す平面図である。 図１８の半導体装置の製造方法の変形例の第３工程を概略的に示す平面図である。 本発明の実施の形態４における半導体装置の構成を概略的に示す断面図である。 図２５の半導体装置の製造方法の概略的なフロー図である。 図２５の半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図２５の半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図２５の半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図２５の半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素基板は、六方晶の結晶構造を有する炭化珪素から作られた単結晶基板８０（炭化珪素基板）である。単結晶基板８０は、側面ＳＤと、側面ＳＤに取り囲まれた主面Ｍ８０とを有するものである。六方晶のポリタイプは、好ましくは４Ｈである。
さらに図２に示すように、主面Ｍ８０（図１）は、六方晶ＨＸの｛０００１｝面からオフ角ＯＡだけ傾斜している。すなわち主面Ｍ８０の法線方向ＤＺは、＜０００１＞方向からオフ角ＯＡだけ傾斜している。またこの傾斜はオフ方向ＤＸにおいて設けられている。図中、方向ＤＹは、主面Ｍ８０内において方向ＤＸに垂直な方向である。なお本実施の形態においては、オフ方向ＤＸは、｛０００１｝面における＜１１−２０＞方向に対応している。
単結晶基板８０の主面Ｍ８０は、後述する特定のフォトルミネッセンス特性を有する。このフォトルミネッセンス測定およびそれに用いる装置について、以下に説明する。
図３に示すように、フォトルミネッセンス測定装置４００は、励起光生成ユニット４２０と、顕微鏡ユニット４３０とを有する。
励起光生成ユニット４２０は、光源部４２１と、導光部４２２と、フィルタ４２３とを有する。光源部４２１は、六方晶炭化珪素のバンドギャップよりも高いエネルギー成分を含む光源であり、たとえば水銀ランプである。導光部４２２は、光源部４２１から出射した光を導くものであり、たとえば光ファイバーを含む。フィルタ４２３は、六方晶炭化珪素のバンドギャップよりも高いエネルギーに対応する特定の波長を有する光を選択的に透過するものである。六方晶炭化珪素のバンドギャップに対応する波長は典型的には３９０ｎｍ程度であることから、たとえば約３１３ｎｍの波長を有する光を特に透過するバンドパスフィルタをフィルタ４２３として用いることができる。この構成により、励起光生成ユニット４２０は、六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光ＬＥを出射することができる。
顕微鏡ユニット４３０は、制御部４３１と、ステージ４３２と、光学系４３３と、フィルタ４３４と、カメラ４３５とを有する。制御部４３１は、ステージ４３２の変位動作の制御と、カメラ４３５による撮影動作の制御とを行なうものであり、たとえばパーソナルコンピュータである。ステージ４３２は、主面Ｍ８０が露出するように単結晶基板８０を支持し、かつ主面Ｍ８０の位置を変位させるものであり、たとえばＸＹステージである。光学系４３３は、励起光ＬＥによる励起にともなって主面Ｍ８０から放射されたフォトルミネッセンス光ＬＬを受光するためのものである。カメラ４３５は、フィルタ４３４を透過した透過光ＬＨによる像を撮影してそのデータを制御部４３１に送信するものであり、たとえばＣＣＤカメラである。
フィルタ４３４は、光学系４３３によって受光された光のうち６５０ｎｍ超の波長を選択的に透過するものである。ここで、「６５０ｎｍ超の波長を選択的に透過する」とは、６５０ｎｍ以下の波長領域において実質的に光を透過せず、かつ６５０ｎｍ超の波長領域のうち少なくとも一部の波長領域において光を透過することをいう。フィルタ４３４は、所定の波長よりも長い波長を有する光を選択的に透過するフィルタであってもよい。あるいはフィルタ４３４はバンドパスフィルタであってもよい。フィルタ４３４は、７５０ｎｍ超の波長を選択的に透過するものであってもよい。あるいはフィルタ４３４は、６５０ｎｍ超９５０ｎｍ未満の波長を透過するものであってもよい。ここで、「６５０ｎｍ超９５０ｎｍ未満の波長を選択的に透過する」とは、６５０ｎｍ以下および９５０ｎｍ以上の波長領域において実質的に光を透過せず、６５０ｎｍ超９５０ｎｍ未満の波長領域のうち少なくとも一部の波長領域において光を透過することをいう。フィルタ４３４は、７５０ｎｍ超９５０ｎｍ未満の波長を透過するものであってもよい。
次にフォトルミネッセンス測定装置４００の使用方法について説明する。
単結晶基板８０の主面Ｍ８０へ励起光ＬＥが入射される。これにより主面Ｍ８０上においてフォトルミネッセンス光ＬＬの発光が生じる。フォトルミネッセンス光ＬＬのうちフィルタ４３４を透過したものである透過光ＬＨが、カメラ４３５によって像として観測される。すなわち主面Ｍ８０上において、６５０ｎｍ超の波長を有するフォトルミネッセンス光ＬＬが観測される。なお６５０ｎｍ超の波長領域のうちのどの範囲が観測されるかはフィルタ４３４の特性による。
図４に示すように、フォトルミネッセンス光ＬＬの発光領域ＲＬが観測される。発光領域ＲＬは、その周囲の領域に比してより強く発光している領域であり、相対的に明るい領域として観察され得る。各発光領域ＲＬについて方向ＤＸおよびＤＹのそれぞれに沿う最大の寸法ＬＸおよびＬＹが算出される。発光領域ＲＬのうち、励起光ＬＥの六方晶炭化珪素への侵入長をオフ角ＯＡの正接で除した値以下の寸法ＬＸを有し、かつ、１５μｍ以下の寸法ＬＹを有するものの個数が算出される。次にこの個数が、主面Ｍ８０のうち観測対象となった部分の面積（ｃｍ2）で除される。これによって得られた値は、単結晶基板８０の主面Ｍ８０のフォトルミネッセンス特性のひとつの指標となる特性値となる。本実施の形態の単結晶基板８０の主面Ｍ８０はこの特性値が１×１０4／ｃｍ2以下である。
なお侵入長とは、観測される主面に垂直な長さであって、かつ、主面に入射した光の強度が１／ｅ（ｅはネイピア数）の割合にまで減衰する長さである。
好ましくは、発光領域ＲＬの個数のカウントが無条件に行なわれても、すなわち寸法ＬＸおよびＬＹによる制限なしに行なわれても、主面Ｍ８０は上記特性値として１ｃｍ2当たり１×１０4以下の値を有する。
次に単結晶基板８０の製造方法について説明する。
図５に示すように、各々が主面Ｍ７０を有する炭化珪素単結晶７０ａ〜７０ｉ（７０とも総称する）が準備される。炭化珪素単結晶７０は、六方晶の結晶構造を有し、好ましくはポリタイプ４Ｈを有する。主面Ｍ７０の面方向は、主面Ｍ８０（図１）の面方向に対応している。炭化珪素単結晶７０の厚さ（図中、縦方向の寸法）は、たとえば０．５ｍｍ以上１０ｍｍ以下である。また炭化珪素単結晶７０の平面形状は、たとえば円形であり、その直径は、２５ｍｍ以上が好ましく、１００ｍｍ以上がより好ましい。
図６および図７に示すように、炭化珪素単結晶７０ａ〜７０ｉの各々の主面Ｍ７０のフォトルミネッセンス測定が行なわれる。これにより、図３及び図４で説明したのと同様の特性値が算出される。
図８に示すように、炭化珪素単結晶７０ａ〜７０ｉのうち、この特性値が所定の値よりも小さいものが種結晶７０Ｓとして選択される。この所定の値は、たとえば、前述した主面Ｍ８０の特性値の基準、すなわち１×１０4／ｃｍ2である。
次に種結晶７０Ｓの裏面（主面Ｍ７０とは反対の面）の表面粗さをより大きくする加工が行われる。この加工は、十分に大きな粒径を有する砥粒を用いて裏面を研磨することによって行われ得る。砥粒の粒度分布は、好ましくは１６μｍ以上の成分を有する。砥粒の平均粒径は、好ましくは５μｍ以上５０μｍ以下であり、より好ましくは１０μｍ以上３０μｍ以下であり、さらに好ましくは１２〜２５μｍである。
好ましくは、上記の砥粒はダイヤモンド粒子である。また好ましくは、上記の砥粒はスラリー中に分散されて用いられる。よって上記の研磨は、ダイヤモンドスラリーを用いて行うことが好ましい。平均粒径が５μｍ以上５０μｍ以下であり、かつ粒度分布において１６μｍ以上の成分を有するダイヤモンド粒子を含有するダイヤモンドスラリーは、一般的に、容易に入手することができる。
なお上記のように種結晶７０Ｓの裏面の表面粗さをより大きくする工程を行なう代わりに、最初から十分に大きな表面粗さを有する裏面を形成し、この裏面を研磨することなく用いてもよい。具体的には、ワイヤソーによるスライスによって形成された種結晶７０Ｓの裏面を、研磨することなく用いてもよい。すなわち裏面として、スライスによって形成されかつその後に研磨されていない面であるアズスライス面を用いてもよい。好ましくはワイヤソーによるスライスにおいて、上述した砥粒が用いられる。
次に種結晶７０Ｓの裏面上に、炭素を含む被覆膜２１が形成される。好ましくは、被覆膜２１の表面粗さは、被覆膜２１が形成される種結晶７０Ｓの裏面の表面粗さに比して小さくされる。
好ましくは、この形成は液体材料の塗布によって行われ、より好ましくは、この液体材料は微粒子のような固体物を含有しない。これにより薄い被覆膜２１を容易かつ均一に形成することができる。
被覆膜２１は、本実施の形態においては有機膜である。この有機膜は、好ましくは有機樹脂から形成される。有機樹脂としては、たとえば、アクリル樹脂、フェノール樹脂、尿素樹脂、エポキシ樹脂などの各種樹脂を用いることができ、また光の作用で架橋または分解される感光性樹脂として組成されたものを用いることもできる。この感光性樹脂としては、半導体装置の製造用に用いられているポジ型またはネガ型フォトレジストを用いることができ、これらについてはスピンコート法による塗布技術が確立されているので、被覆膜２１の厚さを容易に制御することができる。スピンコート法は、たとえば、以下のように行われる。
まず種結晶７０Ｓがホルダーに吸着される。このホルダーが所定の回転速度で回転することで、種結晶７０Ｓが回転させられる。回転している種結晶７０Ｓ上にフォトレジストが滴下された後、所定時間回転が継続されることで、薄く均一にフォトレジストが塗布される。種結晶７０Ｓ全面に渡る均一性を確保するためには、たとえば、回転速度は１０００〜１００００回転／分、時間は１０〜１００秒、塗布厚は０．１μｍ以上とされる。
次に塗布されたフォトレジストが乾燥されることで固化される。乾燥温度および時間は、フォトレジストの材料および塗布厚によって適宜選択され得る。好ましくは、乾燥温度は１００℃以上４００℃以下であり、乾燥時間は５分以上６０分以下である。たとえば乾燥温度が１２０℃の場合、揮発に要する時間は、たとえば、厚さ５μｍで１５分間、厚さ２μｍで８分間、厚さ１μｍで３分間である。
なお、上記の塗布および乾燥からなる工程を１回行えば被覆膜２１を形成することができるが、この工程が繰り返されることで、より厚い被覆膜２１が形成されてもよい。繰り返しの回数が多すぎるとこの工程に必要以上に時間を要してしまう点で好ましくなく、通常、２〜３回程度の繰り返しに留めることが好ましい。
図９に示すように、種結晶７０Ｓが取り付けられることになる取付面を有する台座４１が準備される。この取付面は、好ましくは炭素からなる面を含む。たとえば台座４１はグラファイトによって形成されている。好ましくは取付面の平坦性を向上させるために取付面が研磨される。
次に接着剤３１を挟んで被覆膜２１と台座４１とが互いに接触させられる。好ましくはこの接触は、５０℃以上１２０℃以下の温度で、また０．０１Ｐａ以上１ＭＰａ以下の圧力で両者が互いを押し付け合うように行われる。また接着剤３１が種結晶７０Ｓおよび台座４１に挟まれた領域からはみ出さないにようにされると、後述する、種結晶７０Ｓを用いた単結晶の成長工程において、接着剤３１による悪影響を抑制することができる。
接着剤３１は、好ましくは、加熱されることによって炭化されることで難黒鉛化炭素となる樹脂と、耐熱性微粒子と、溶媒とを含み、より好ましくは、さらに炭水化物を含む。
なお難黒鉛化炭素となる樹脂は、たとえば、ノボラック樹脂、フェノール樹脂、またはフルフリルアルコール樹脂である。
耐熱性微粒子は、接着剤３１が高温加熱されることで形成される固定層中において、上記の難黒鉛化炭素を均一に分布させることでこの固定層の充填率を高める機能を有する。耐熱性微粒子の材料としては、グラファイトなどの炭素（Ｃ）、炭化珪素（ＳｉＣ）、窒化ホウ素（ＢＮ）、窒化アルミニウム（ＡｌＮ）などの耐熱材料を用いることができる。またこれ以外の材料として、高融点金属、またはその炭化物もしくは窒化物などの化合物を用いることもできる。高融点金属としては、たとえば、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、またはハフニウム（Ｈｆ）を用いることができる。耐熱性微粒子の粒径は、たとえば０．１〜１０μｍである。
炭水化物としては、糖類またはその誘導体を用いることができる。この糖類は、グルコースのような単糖類であっても、セルロースのような多糖類であってもよい。
溶媒としては、上記の樹脂および炭水化物を溶解・分散させることができるものが適宜選択される。またこの溶媒は、単一の種類の液体からなるものに限られず、複数の種類の液体の混合液であってもよい。たとえば、炭水化物を溶解させるアルコールと、樹脂を溶解させるセロソルブアセテートとを含む溶媒が用いられてもよい。
接着剤３１中における、樹脂、炭水化物、耐熱性微粒子、および溶媒の間の比率は、種結晶７０Ｓの適切な接着と固定強度とが得られるように適宜選択される。また接着剤３１の成分は、上述した成分以外の成分を含んでもよく、たとえば、界面活性剤および安定剤などの添加材を含んでもよい。また接着剤３１の塗布量は、好ましくは、１０ｍｇ／ｃｍ2以上１００ｍｇ／ｃｍ2以下である。また接着剤３１の厚さは、好ましくは１００μｍ以下であり、より好ましくは５０μｍ以下である。
次に、好ましくは接着剤３１のプリベークが行われる。プリベークの温度は、好ましくは１５０℃以上である。
図１０に示すように、被覆膜２１および接着剤３１（図９）が加熱される。この加熱によって被覆膜２１は、炭化されることで炭素膜２２となる。すなわち種結晶７０Ｓ上に炭素膜２２が設けられる。またこの加熱によって、炭素膜２２および台座４１の間において接着剤３１が硬化されることで固定層３２となる。これにより種結晶７０Ｓが台座４１に固定される。
好ましくは上記の加熱は、８００℃以上１８００℃以下の温度で、１時間以上１０時間以下の時間で、０．１３ｋＰａ以上大気圧以下の圧力で、また不活性ガス雰囲気中で行なわれる。不活性ガスとしては、たとえば、ヘリウム、アルゴン、または窒素ガスが用いられる。
なお上記工程においては接着剤３１が硬化される際に被覆膜２１が炭化されるが、接着剤３１が形成される前に被覆膜２１が炭化されてもよい。
図１１に示すように、坩堝４２内に原料５１が収められる。原料５１は、たとえば炭化珪素粉末である。坩堝４２は、たとえばグラファイト製である。次に坩堝４２の内部へ種結晶７０Ｓが面するように、台座４１が取り付けられる。なお図１１に示すように、台座４１が坩堝４２の蓋として機能してもよい。
次に、図中矢印で示すように原料５１を昇華させ、かつ種結晶７０Ｓ上で再結晶させることで、種結晶７０Ｓ上に昇華物が堆積させられる。これにより種結晶７０Ｓ上にインゴット５２が形成される。炭化珪素を昇華および再結晶させる温度は、たとえば、２１００℃以上２５００℃以下とされる。また原料５１の温度に対して種結晶７０Ｓの温度が低くなるように、坩堝４２内には温度勾配が設けられる。またこの坩堝４２内の圧力は、好ましくは１．３ｋＰａ以上大気圧以下とされ、より好ましくは、成長速度を高めるために１３ｋＰａ以下とされる。
図１２に示すように、インゴット５２がスライスされる。これにより単結晶基板８０（図１）が得られる。
本実施の形態によれば、単結晶基板８０の主面Ｍ８０のフォトルミネッセンス特性が、上述した特性値を有する。この単結晶基板８０を用いて、たとえば後述するショットキーダイオードまたはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）など、逆方向リーク電流が小さいことが望まれる半導体装置を製造すると、逆方向リーク電流を小さくすることができる。
なおインゴット５２を成長させる際の、温度、圧力、および温度勾配などの成長条件は、実際の量産工程においては、用いられる設備に応じて最適化がなされる。この最適化が適切でないと、フォトルミネッセンス特性が上述した所望の特性値から外れることが有り得る。その場合、この特性値が所望のものとなるように成長条件が調整されればよい。
また単結晶基板８０の最大寸法は、好ましくは７５ｍｍ以上であり、より好ましくは１００ｍｍ以上である。たとえば単結晶基板８０は、直径１００ｍｍ以上の円形ウエハである。このように大きなウエハを用いることで、逆方向リーク電流が小さい半導体装置を効率よく製造することができる。
（実施の形態２）
図１３に示すように、本実施の形態の炭化珪素基板は、主面Ｍ９０を有する炭化珪素層８１と、炭化珪素層８１を支持する単結晶基板８０（ベース基板）とを有するエピタキシャル基板９０（炭化珪素基板）である。炭化珪素層８１は単結晶基板８０上にエピタキシャルに形成されている。
エピタキシャル基板９０の主面Ｍ９０は、後述する特定のフォトルミネッセンス特性を有する。このフォトルミネッセンス特性を測定するための方法について、以下に説明する。
図１４に示すように、フォトルミネッセンス測定装置４００にエピタキシャル基板９０が取り付けられる。エピタキシャル基板９０の主面Ｍ９０へ励起光ＬＥが入射される。これにより主面Ｍ９０上においてフォトルミネッセンス光ＬＬの発光が生じる。フォトルミネッセンス光ＬＬのうちフィルタ４３４を透過したものである透過光ＬＨが、カメラ４３５によって像として観測される。すなわち主面Ｍ９０上において、６５０ｎｍ超の波長を有するフォトルミネッセンス光ＬＬの発光領域が観測される。なお６５０ｎｍ超の波長領域のうちのどの範囲が観測されるかはフィルタ４３４の特性による。
図１５に示すように、各発光領域ＲＬについて方向ＤＸおよびＤＹのそれぞれに沿う最大の寸法ＬＸおよびＬＹが算出される。発光領域ＲＬのうち、励起光ＬＥの六方晶炭化珪素への侵入長をオフ角ＯＡの正接で除した値以下の寸法ＬＸを有し、かつ１５μｍ以下の寸法ＬＹを有するものの個数が算出される。次にこの個数が、主面Ｍ９０のうち観察対象となった面積（ｃｍ2）で除される。これによって得られた値は、エピタキシャル基板９０の主面Ｍ９０のフォトルミネッセンス特性のひとつの指標となる特性値となる。本実施の形態のエピタキシャル基板９０の主面Ｍ９０はこの特性値が１×１０4／ｃｍ2以下である。
好ましくは、発光領域ＲＬの個数のカウントが無条件に行われても、すなわち寸法ＬＸおよびＬＹによる制限なしに行なわれても、主面Ｍ９０は、上記特性値として１ｃｍ2当たり１×１０4以下の値を有する。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
図１６を参照して、フォトルミネッセンス測定の結果の一例について、以下に説明する。
ポリタイプ４Ｈの結晶構造の単結晶基板８０が準備された。単結晶基板８０の主面Ｍ８０は、（０００１）面からのオフ角ＯＡ（図２）が８度であった。主面Ｍ８０上に厚さ１０μｍの炭化珪素層８１が形成された。
炭化珪素層８１の主面Ｍ９０のフォトルミネッセンス測定が行なわれた（図１４）。測定のための励起光ＬＥは、水銀ランプからの光を、約３１３ｎｍの波長を有する光を特に透過するバンドパス型のフィルタ４２３を透過させたものとした。この励起光ＬＥによるフォトルミネッセンス光ＬＬを、波長約７５０ｎｍ以上の光を特に透過するフィルタ４３４（遮断波長７５０ｎｍ未満の光の透過を特に抑制するフィルタ）を介して撮影することによって、発光領域ＲＬが観測された（図１６）。発光領域ＲＬの典型的な寸法は、オフ方向ＤＸ方向においては５０μｍ程度、オフ方向ＤＸに垂直な方向ＤＹにおいては１５μｍ以下であって平均１０μｍ程度であった。
なお発光領域ＲＬの観測の容易さはフィルタ４３４の特性に依存し、特に、フィルタ４３４を用いない場合は発光領域ＲＬの精度よい観測が不可能であった。
また主面Ｍ９０に対する励起光ＬＥの入射角を変更したところ、発光領域ＲＬの寸法は、方向ＤＹにおいてはほとんど変化しなかったものの、方向ＤＸにおいては入射角が大きくなるほど寸法が小さくなった。具体的には、方向ＤＸの寸法は、入射角の正接の逆数に比例した。
各発光領域ＲＬについて方向ＤＸおよびＤＹのそれぞれに沿う最大の寸法ＬＸおよびＬＹが算出された。発光領域ＲＬのうち、励起光ＬＥの六方晶炭化珪素への侵入長をオフ角ＯＡの正接で除した値以下の寸法ＬＸを有し、かつ、１５μｍ以下の寸法ＬＹを有するものの個数が算出された。次にこの個数が、主面Ｍ８０のうち観察対象となった面積（ｃｍ2）で除された。このようにして得られた値（特性値）が１×１０4／ｃｍ2以下の試料（実施例としてのエピタキシャル基板９０）を用いて作製されたショットキーダイオードの逆方向リーク電流には異常は見られなかった。これに対して、上記特性値が１×１０4／ｃｍ2を超える試料（比較例としてのエピタキシャル基板）を用いて作製されたショットキーダイオードの逆方向リーク電流は異常に高くなることがあった。この理由についてであるが、フォトルミネッセンス測定で検出される欠陥がダイオードの外周部に存在すると逆方向リークが大きくなる場合があり、上記特性値が１×１０4／ｃｍ2を超えてくると、欠陥が外周部に、より含まれやすくなるためであると考えられる。
図１７を参照して、波長６５０ｎｍ〜９５０ｎｍの範囲で、主面Ｍ９０上の発光領域ＲＬからのフォトルミネッセンス光ＬＬのスペクトルと、主面Ｍ９０上の他の領域からのフォトルミネッセンス光ＬＬのスペクトルとの比較を行った（図１７）。発光領域ＲＬのスペクトルは他の領域ＢＧのスペクトルに比して、特定の波長領域において強度が大きくなっていた。この強度の差異が、発光領域ＲＬがその周囲に比して明るいことの原因であると考えられる。この波長領域は、６５０ｎｍ超９５０ｎｍ未満の範囲内にあった。また低波長領域においては強度が大きかった。このことから、発光領域ＲＬを精度よく観察するためには、上記の波長領域外の波長を有する光を除去することが好ましく、特にこの波長領域よりも低い波長を有する光を除去することが好ましいと考えられる。また特に７５０ｎｍ超の部分においてスペクトル間での強度の差異が大きかったことから、７５０ｎｍ超の光を透過するフィルタを用いることが好ましいと考えられる。
以上説明したように本実施の形態によれば、エピタキシャル基板９０の主面Ｍ９０のフォトルミネッセンス特性が、上述した特性値を有する。このエピタキシャル基板９０を用いて、たとえば後述するショットキーダイオードまたはＭＯＳＦＥＴなど、逆方向リーク電流が小さいことが望まれる半導体装置を製造すると、逆方向リーク電流を小さくすることができる。
なお本実施の形態においては、炭化珪素層８１の主面Ｍ９０が所望のフォトルミネッセンス特性を有すればよく、単結晶基板８０の主面Ｍ８０のフォトルミネッセンス特性は必ずしも実施の形態１で説明した基準を満たさなくてもよい。しかしながら、単結晶基板８０の主面Ｍ８０が実施の形態１で説明した基準を満たすことによって、より確実に、炭化珪素層８１の主面Ｍ９０に所望のフォトルミネッセンス特性を付与することができる。
（実施の形態３）
図１８に示すように、本実施の形態の半導体装置は、エピタキシャル基板９０を有するショットキーダイオード５００（半導体装置）である。ショットキーダイオード５００は、エピタキシャル基板９０と、アノード電極２２５と、カソード電極２２６とを有する。アノード電極２２５は、エピタキシャル基板９０の炭化珪素層８１側の主面上に設けられている。カソード電極は、エピタキシャル基板９０の単結晶基板８０側の面上に設けられている。
単結晶基板８０はｎ+型の導電型を有し、炭化珪素層８１はｎ-型の導電型を有する。単結晶基板８０の厚さは、たとえば３００μｍ以上４００μｍ以下である。単結晶基板８０は不純物として、たとえば、窒素原子を含み、その濃度は１×１０19ｃｍ-3程度である。炭化珪素層８１の厚さは、たとえば１０μｍである。炭化珪素層８１は不純物として、たとえば、窒素原子を含み、その濃度は５×１０15ｃｍ-3程度である。
アノード電極２２５は、当該電極に電圧を印加しない状態において炭化珪素層８１とショットキー接合を構成することができる金属材料から作られている。カソード電極２２６は、単結晶基板８０とオーミック接合を構成することができる金属材料から作られている。
ここでショットキーダイオード５００の動作について説明する。アノード電極２２５と炭化珪素層８１との接合部分にはショットキー障壁が形成されている。したがってたとえばアノード電極２２５に対して電圧を印加しなかったり、負の電圧を印加したりした場合には、ショットキー障壁により炭化珪素層８１内に広がる空乏層の存在により、アノード電極２２５とカソード電極２２６との間に電位差を与えても両電極の間に電流を流すことは困難となる。
一方、たとえばアノード電極２２５に対して正の電圧を印加すれば、当該電圧の大きさに応じてショットキー障壁が消滅し、炭化珪素層８１中の空乏層も消失する。このときアノード電極２２５とカソード電極２２６との間に電位差を与えれば当該両電極の間に電流を流すことができる。以上の原理により、ショットキーダイオード５００は整流性を有する。
次にショットキーダイオード５００の製造方法について説明する。
図１９に示すように、複数の単結晶基板８０が準備される。好ましくは、単結晶基板８０の各々は、実施の形態１で説明したフォトルミネッセンス特性を有するものである。次に各単結晶基板８０の主面上に炭化珪素層８１が形成されることで、エピタキシャル基板９０（図１３）と同様の構成を有するエピタキシャル基板９０ａ〜９０ｉが形成される。
次にエピタキシャル基板９０ａ〜９０ｉの各々の主面Ｍ９０のフォトルミネッセンス測定が行なわれる。フォトルミネッセンス測定を行なう工程は、実施の形態２（図１４）と同様である。これにより、主面Ｍ９０において単位面積当たりの発光領域の個数が所定の数より多い領域である不良領域が存在するか否かが調べられる。好ましくは、発光領域の個数の基準は、実施の形態２で説明した基準と同様とされる。
図２０に示すように、エピタキシャル基板９０ａ〜９０ｉのうち、不良領域を有するもの（図２０においてはエピタキシャル基板９０ｃおよび９０ｆ）は不良基板９０Ｎ、不良領域を有しないものは良品基板９０Ｋと認定される。不良基板９０Ｎは、ショットキーダイオード５００の製造工程から除外される。これにより、エピタキシャル基板９０ａ〜９０ｉの各々の主面Ｍ９０の集合、すなわちショットキーダイオード５００を作製するための領域である製品作製領域から、不良領域が除外される。
図２１に示すように、良品基板９０Ｋの各々の炭化珪素層８１上に、複数のアノード電極２２５が形成される。また良品基板９０Ｋの各々の単結晶基板８０（図２１において図示せず）上にカソード電極２２６が形成される。そして図中破線ＬＤに沿って良品基板９０Ｋがダイシングされることによって、複数のショットキーダイオード５００が得られる。
なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
次にショットキーダイオード５００の上記製造方法の変形例について、以下に説明する。
まず上記方法と同様にエピタキシャル基板９０が形成される（図１９）。
図２２に示すように、エピタキシャル基板９０の主面Ｍ９０上の領域Ｒ１〜Ｒ９の各々について、フォトルミネッセンス測定によって、上述した不良領域の有無が調べられる。
図２３に示すように、領域Ｒ１〜Ｒ９の各々にアノード電極２２５が形成される。またエピタキシャル基板９０の単結晶基板８０（図２３において図示せず）上にカソード電極２２６が形成される。図中破線ＬＤに沿ってエピタキシャル基板９０がダイシングされる。なお本変形例においては領域Ｒ１〜Ｒ９の各々に対して無条件にアノード電極２２５が形成されるが、領域Ｒ１〜Ｒ９のうち不良領域を有するものの上にはアノード電極２２５を形成しないようにしてもよい。
図２４に示すように、上記ダイシングによってチップＣ１〜Ｃ９のそれぞれが領域Ｒ１〜Ｒ９（図２２および図２３）から得られる。次に、既に行なわれている、領域Ｒ１〜Ｒ９に対するフォトルミネッセンス測定（図２２）の結果に基づいて、得られたチップＣ１〜Ｃ９のうち不良領域を含むものが除外される。すなわち、不良領域を有するエピタキシャル基板９０の領域Ｒ１〜Ｒ９のうち、不良領域を有するものが、ショットキーダイオード５００の製造工程から除外される。これにより不良領域が、ショットキーダイオード５００を作製するための領域である製品作製領域から除外される。また不良領域以外の領域、すなわち、領域Ｒ１〜Ｒ９のうち不良領域を有しない領域が、製品作製領域と判定される。これにより、エピタキシャル基板９０のうち不良領域を有しない領域からショットキーダイオード５００が形成される。
本実施の形態およびその変形例によれば、ショットキーダイオード５００の逆方向リーク電流を小さくすることができる。
（実施の形態４）
図２５に示すように、本実施の形態の半導体装置は、ＭＯＳＦＥＴ１００であり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０Ｖ、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０Ｖは、単結晶基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。
単結晶基板８０およびバッファ層１２１はｎ型の導電型を有する。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
次にＭＯＳＦＥＴ１００の製造方法について説明する。
図２７に示すように、単結晶基板８０の主面上へのエピタキシャル成長によって炭化珪素層８１Ｖが形成される。具体的には、単結晶基板８０の主面上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。これによりエピタキシャル基板９０Ｖが形成される（図２６：ステップＳ１１０）。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
次にエピタキシャル基板９０Ｖの主面（図２７における上面）のフォトルミネッセンス測定が実施の形態３とほぼ同様に行われる（図２６：ステップＳ１２０）。実施の形態３のように不良領域が基板単位で除外される場合は、この時点で不良のエピタキシャル基板が、ＭＯＳＦＥＴ１００の製造工程から除外される。一方、実施の形態３の変形例３のように不良領域が一の基板内で部分的に除外される場合は、エピタキシャル基板の製造工程からの除外は行なわれず、後述するダイシング工程の後に、不良領域が除外される。
図２８に示すように、注入工程（図２６：ステップＳ１３０）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
図２９に示すように、ゲート絶縁膜形成工程（図２６：ステップＳ１４０）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒化アニール工程（図２６：ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
図３０に示すように、電極形成工程（図２６：ステップＳ１６０）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
再び図２５を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、単結晶基板８０の裏面（図中、下面）上にドレイン電極１１２が形成される。
次に、実施の形態３（図２３）において破線ＬＤに沿ってダイシングが行なわれたのとほぼ同様に、ダイシング工程（図２６：ステップＳ１７０）が行われる。これにより複数のチップが切り出される。実施の形態３の変形例のように一の基板内における不良領域の除外が行われる場合は、これら複数のチップのうち不良領域を含むものが除外される。
以上によりＭＯＳＦＥＴ１００（図２５）が得られる。
なお上述された構成に対して導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の複合基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ（Ｒｅｄｕｃｅｄ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ−Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が製造されてもよい。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
７０，７０ａ〜７０ｉ 炭化珪素単結晶、７０Ｓ 種結晶、８０ 単結晶基板（炭化珪素基板）、８１，８１Ｖ 炭化珪素層、９０，９０ａ〜９０ｉ，９０Ｖ エピタキシャル基板（炭化珪素基板）、９０Ｎ 不良基板、９０Ｋ 良品基板、１００ ＭＯＳＦＥＴ、４００ フォトルミネッセンス測定装置、４２０ 励起光生成ユニット、４２１ 光源部、４２２ 導光部、４２３，４３４ フィルタ、４３０ 顕微鏡ユニット、４３１ 制御部、４３２ ステージ、４３３ 光学系、４３５ カメラ、５００ ショットキーダイオード、Ｃ１〜Ｃ９ チップ、ＤＸ オフ方向、ＤＺ 法線方向、ＨＸ 六方晶、ＬＥ 励起光、ＬＨ 透過光、ＬＬ フォトルミネッセンス光、Ｍ７０，Ｍ８０，Ｍ９０ 主面、ＯＡ オフ角、ＲＬ 発光領域、ＳＤ 側面。

Claims (7)

  1. 側面と、
    前記側面に取り囲まれた主面とを備える、炭化珪素基板であって、
    前記炭化珪素基板は直径が１００ｍｍ以上であり、かつ、六方晶の結晶構造を有し、
    前記主面は前記六方晶の｛０００１｝面からオフ方向においてオフ角だけ傾斜しており、
    六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光（ＬＥ）による前記主面の６５０ｎｍ超の波長を有するフォトルミネッセンス光（ＬＬ）の発光領域のうち、１５μｍ以下の寸法を前記オフ方向に垂直な方向に有するものであり、かつ前記励起光の六方晶炭化珪素への侵入長を前記オフ角の正接で除した値以下の寸法を前記オフ方向に平行な方向に有するものの個数が１ｃｍ2当たり１×１０4以下となるような特性を前記主面が有する、半導体装置用炭化珪素基板。
  2. 前記発光領域は、７５０ｎｍ超の波長を有するフォトルミネッセンス光の発光領域である、請求項１に記載の半導体装置用炭化珪素基板。
  3. 前記発光領域は、６５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域である、請求項１に記載の半導体装置用炭化珪素基板。
  4. 前記発光領域は、７５０ｎｍ超９５０ｎｍ未満の波長を有するフォトルミネッセンス光の発光領域である、請求項１に記載の半導体装置用炭化珪素基板。
  5. 前記発光領域の個数が１ｃｍ2当たり１×１０4以下となるような特性を前記主面が有する、請求項１に記載の半導体装置用炭化珪素基板。
  6. 前記炭化珪素基板は、前記主面を有する炭化珪素層と、前記炭化珪素層を支持するベース基板とを含み、前記炭化珪素層は前記ベース基板上にエピタキシャルに形成されている、請求項１に記載の半導体装置用炭化珪素基板。
  7. 請求項１に記載の炭化珪素基板を備える、半導体装置。
JP2017074552A 2010-12-27 2017-04-04 半導体装置用炭化珪素基板および半導体装置 Pending JP2017124974A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010289593 2010-12-27
JP2010289593 2010-12-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015233277A Division JP6123875B2 (ja) 2010-12-27 2015-11-30 半導体装置用炭化珪素基板および半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019219770A Division JP2020043365A (ja) 2010-12-27 2019-12-04 ショットキーバリアダイオード

Publications (1)

Publication Number Publication Date
JP2017124974A true JP2017124974A (ja) 2017-07-20

Family

ID=46315563

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012520616A Active JP5857959B2 (ja) 2010-12-27 2011-10-12 半導体装置用炭化珪素基板および半導体装置
JP2015233277A Active JP6123875B2 (ja) 2010-12-27 2015-11-30 半導体装置用炭化珪素基板および半導体装置
JP2017074552A Pending JP2017124974A (ja) 2010-12-27 2017-04-04 半導体装置用炭化珪素基板および半導体装置
JP2019219770A Pending JP2020043365A (ja) 2010-12-27 2019-12-04 ショットキーバリアダイオード

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012520616A Active JP5857959B2 (ja) 2010-12-27 2011-10-12 半導体装置用炭化珪素基板および半導体装置
JP2015233277A Active JP6123875B2 (ja) 2010-12-27 2015-11-30 半導体装置用炭化珪素基板および半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019219770A Pending JP2020043365A (ja) 2010-12-27 2019-12-04 ショットキーバリアダイオード

Country Status (8)

Country Link
US (1) US8624266B2 (ja)
EP (2) EP2660366B1 (ja)
JP (4) JP5857959B2 (ja)
KR (1) KR20120101055A (ja)
CN (1) CN102686787B (ja)
CA (1) CA2779961A1 (ja)
TW (1) TW201227955A (ja)
WO (1) WO2012090572A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
JP5692195B2 (ja) * 2012-10-02 2015-04-01 株式会社デンソー 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
JP2015013762A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素単結晶基板
JP6444207B2 (ja) * 2015-02-17 2018-12-26 株式会社ディスコ 六方晶単結晶基板の検査方法及び検査装置
JP6641814B2 (ja) * 2015-09-11 2020-02-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP7447392B2 (ja) * 2018-09-10 2024-03-12 株式会社レゾナック ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7158965B2 (ja) * 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム
US20220220633A1 (en) * 2019-04-26 2022-07-14 Kwansei Gakuin Educational Foundation Method of manufacturing semiconductor substrate, manufacturing apparatus therefor, and epitaxial growth method
KR102268424B1 (ko) * 2019-10-22 2021-06-22 에스케이씨 주식회사 종자정 접착층, 이를 적용한 적층체의 제조방법 및 웨이퍼의 제조방법
JP7438162B2 (ja) 2021-04-15 2024-02-26 三菱電機株式会社 炭化珪素半導体装置の検査方法および炭化珪素半導体装置の製造方法
CN113463197A (zh) * 2021-06-18 2021-10-01 广州爱思威科技股份有限公司 一种碳化硅晶体的制备方法、碳化硅晶片、碳化硅衬底及半导体器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147848A (ja) * 2004-11-19 2006-06-08 Japan Aerospace Exploration Agency 半導体試料の欠陥評価方法及び装置
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2008515749A (ja) * 2004-10-04 2008-05-15 クリー インコーポレイテッド 低マイクロパイプの１００ｍｍ炭化ケイ素ウェハ
JP2009167047A (ja) * 2008-01-15 2009-07-30 Nippon Steel Corp 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
WO2010055569A1 (ja) * 2008-11-13 2010-05-20 株式会社エコトロン Ｍｏｓｆｅｔおよびその製造方法
US20100295059A1 (en) * 2009-05-20 2010-11-25 Nippon Steel Corporation Sic single-crystal substrate and method of producing sic single-crystal substrate
JP2011220744A (ja) * 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384428B1 (en) * 1998-03-19 2002-05-07 Hitachi, Ltd. Silicon carbide semiconductor switching device
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3750622B2 (ja) * 2002-03-22 2006-03-01 株式会社デンソー エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
JP2005154247A (ja) * 2003-10-27 2005-06-16 Ngk Insulators Ltd 単結晶炭化珪素の製造方法および単結晶炭化珪素
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
JP4694144B2 (ja) * 2004-05-14 2011-06-08 住友電気工業株式会社 ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
US8221549B2 (en) * 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP4633549B2 (ja) * 2005-06-15 2011-02-16 財団法人電力中央研究所 フォトルミネッセンスマッピング測定装置
JP4818754B2 (ja) * 2006-03-01 2011-11-16 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法
GB0611156D0 (en) * 2006-06-07 2006-07-19 Qinetiq Ltd Optical inspection
JP2008235767A (ja) * 2007-03-23 2008-10-02 Univ Of Fukui 半導体素子及びその製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP2010153464A (ja) * 2008-12-24 2010-07-08 Toyota Central R&D Labs Inc 半導体装置およびその製造方法
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515749A (ja) * 2004-10-04 2008-05-15 クリー インコーポレイテッド 低マイクロパイプの１００ｍｍ炭化ケイ素ウェハ
JP2006147848A (ja) * 2004-11-19 2006-06-08 Japan Aerospace Exploration Agency 半導体試料の欠陥評価方法及び装置
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2009167047A (ja) * 2008-01-15 2009-07-30 Nippon Steel Corp 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP2009256138A (ja) * 2008-04-17 2009-11-05 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2010095397A (ja) * 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
WO2010055569A1 (ja) * 2008-11-13 2010-05-20 株式会社エコトロン Ｍｏｓｆｅｔおよびその製造方法
US20100295059A1 (en) * 2009-05-20 2010-11-25 Nippon Steel Corporation Sic single-crystal substrate and method of producing sic single-crystal substrate
JP2011220744A (ja) * 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
KENDRICK X. LIU, MATERIALS SCIENCE FORUM, vol. Vols.600-603, JPN7018001930, 2009, pages 345 - 348, ISSN: 0004159103 *
MATARIALS SCIENCE FORUM, vol. Vols. 556-557, JPN7019001265, 2007, pages 295 - 298, ISSN: 0004159101 *
MATARIALS SCIENCE FORUM, vol. Vols. 615-617, JPN7019001264, 2009, pages 105 - 108, ISSN: 0004159100 *
MATERIALS RESEARCH SOCIETY, SYMPOSIUM PROCEEDINGS, vol. 911, JPN7019001267, 2006, pages 181 - 186, ISSN: 0004159102 *
NEUDECK, PHILIP G., NASA/TM-1999-209647, E-11995, NAS 1.15:209647, JPN7018003762, December 1999 (1999-12-01), pages 1 - 6, ISSN: 0004159104 *
PHILIP G. NEUDECK, IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 46, no. 3, JPN6018021911, March 1999 (1999-03-01), pages 478 - 484, ISSN: 0004159105 *
STAHLBUSH, R. E. ET AL.: "Whole-Wafer Mapping of Dislocations in 4H-SiC Epitaxy", MATERIALS SCIENCE FORUM, vol. vol.556-557, JPN7017004220, 15 September 2007 (2007-09-15), pages 295 - 298, ISSN: 0003707354 *

Also Published As

Publication number Publication date
JPWO2012090572A1 (ja) 2014-06-05
JP2020043365A (ja) 2020-03-19
EP2660366A1 (en) 2013-11-06
WO2012090572A1 (ja) 2012-07-05
JP6123875B2 (ja) 2017-05-10
EP2660366B1 (en) 2020-12-02
US20120161155A1 (en) 2012-06-28
CN102686787B (zh) 2017-12-15
EP2660366A4 (en) 2014-07-23
TW201227955A (en) 2012-07-01
EP3780114A1 (en) 2021-02-17
US8624266B2 (en) 2014-01-07
CN102686787A (zh) 2012-09-19
KR20120101055A (ko) 2012-09-12
CA2779961A1 (en) 2012-06-27
JP5857959B2 (ja) 2016-02-10
JP2016121059A (ja) 2016-07-07

Similar Documents

Publication Publication Date Title
JP6123875B2 (ja) 半導体装置用炭化珪素基板および半導体装置
JP5696630B2 (ja) 炭化珪素基板およびその製造方法
US10934634B2 (en) Polycrystalline SiC substrate and method for manufacturing same
JP2008535761A (ja) 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
EP2551891B1 (en) Semiconductor device and method for producing same
US11715768B2 (en) Silicon carbide components and methods for producing silicon carbide components
WO2018142744A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2018142668A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7163575B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP5853648B2 (ja) 炭化珪素半導体装置の製造方法
JP2016183108A (ja) 炭化珪素基板
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
JP5983824B2 (ja) 炭化珪素基板
JP5765499B2 (ja) 炭化珪素基板
JP2015129087A (ja) 炭化珪素基板
WO2019216024A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024181205A1 (ja) ＳｉＣ半導体装置用基板、ＳｉＣ接合基板、ＳｉＣ多結晶基板およびＳｉＣ多結晶基板の製造方法
WO2023157658A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
TW202435283A (zh) 碳化矽半導體裝置用基板、碳化矽接合基板、碳化矽多結晶基板及碳化矽多結晶基板之製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191126