KR20120101055A - 탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법 - Google Patents

탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120101055A
KR20120101055A KR1020127014684A KR20127014684A KR20120101055A KR 20120101055 A KR20120101055 A KR 20120101055A KR 1020127014684 A KR1020127014684 A KR 1020127014684A KR 20127014684 A KR20127014684 A KR 20127014684A KR 20120101055 A KR20120101055 A KR 20120101055A
Authority
KR
South Korea
Prior art keywords
silicon carbide
light emitting
light
main surface
emitting region
Prior art date
Application number
KR1020127014684A
Other languages
English (en)
Inventor
신 하라다
츠바사 혼케
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120101055A publication Critical patent/KR20120101055A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/6489—Photoluminescence of semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

탄화규소 기판(80)의 주면(M80)은 육방정의 {0001}면으로부터 오프 방향으로 오프각만큼 경사져 있다. 주면(M80)은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광(LE)에 의한 주면(M80)의 650 nm 초과의 파장을 갖는 광루미네선스 광(LL)의 발광 영역 중에서, 오프 방향에 수직인 방향으로 15 ㎛ 이하의 치수를 갖고, 오프 방향에 평행한 방향으로, 여기광(LL)의 육방정 탄화규소에의 침입 길이를 오프각의 탄젠트로 나눈 값 이하의 치수를 갖는 발광 영역의 개수가 1 cm2당 1×104 이하가 되는 특성을 갖는다. 이에 따라 역방향 누설 전류를 작게 할 수 있다.

Description

탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법{SILICON CARBIDE SUBSTRATE, SEMICONDUCTOR DEVICE, METHOD OF MANUFACTURING SILICON CARBIDE SUBSTRATE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법에 관한 것이다.
예를 들면 미국 특허 제7314520호 명세서(특허 문헌 1)에 개시되어 있는 바와 같이, 최근 반도체 장치의 제조용으로 탄화규소 기판이 이용되기 시작하고 있다. 탄화규소는, 보다 일반적인 재료인 실리콘에 비교해서, 보다 큰 밴드갭을 갖는다. 그 때문에 탄화규소 기판을 이용한 반도체 장치는 내압(耐壓)이 높고, 온 저항이 낮으며, 또한 고온 환경하에서의 특성의 저하가 작다고 하는 이점을 갖는다.
특허 문헌 1 : 미국 특허 제7314520호 명세서
반도체 장치 중에는, 전류가 흘러야 되는 순방향과, 전류가 흘러서는 안 되는 역방향을 갖는 것이 있다. 이 경우, 역방향으로 흐르는 전류, 즉 역방향 누설 전류가 작은 것이 바람직하다. 그러나 반도체 장치가 탄화규소 기판을 이용하여 제조된 경우, 역방향 누설 전류가 커져 버리는 경우가 있었다.
따라서 본 발명의 목적은, 역방향 누설 전류를 작게 할 수 있는 탄화규소 기판 및 반도체 장치를 제공하는 것이다.
본 발명의 탄화규소 기판은, 측면과, 측면으로 둘러싸인 주면(主面)을 구비하고, 육방정의 결정 구조를 갖는다. 주면은 육방정의 {0001}면으로부터 오프 방향으로 오프각만큼 경사져 있다. 주면은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광(勵起光)에 의한, 주면의 650 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역 중에서, 오프 방향에 수직인 방향으로, 15 ㎛ 이하의 치수를 갖고, 오프 방향에 평행한 방향으로, 여기광의 육방정 탄화규소에의 침입 길이를 오프각의 탄젠트로 나눈 값 이하의 치수를 갖는 발광 영역의 개수가 1 cm2당 1×104 이하가 되는 특성을 갖는다.
상기한 탄화규소 기판에 있어서, 발광 영역은 750 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다. 발광 영역은, 650 nm 초광 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다. 발광 영역은, 750 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다.
바람직하게는, 주면은 발광 영역의 개수가 1 cm2당 1×104 이하가 되는 특성을 갖는다.
상기한 탄화규소 기판은, 주면을 갖는 탄화규소층과, 탄화규소층을 지지하는 베이스 기판을 포함하더라도 좋다. 탄화규소층은 베이스 기판 상에 에피택셜로 형성되어 있다.
본 발명의 반도체 장치는, 상기한 탄화규소 기판을 갖는 것이다.
본 발명의 탄화규소 기판의 제조 방법은, 다음 공정을 포함한다. 각각이 주면을 갖고, 결정 구조가 육방정인 복수의 탄화규소 단결정을 준비한다. 복수의 탄화규소 단결정 각각의 주면의 광루미네선스 측정을 행한다. 광루미네선스 측정을 행하는 공정은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광을 주면에 조사하는 공정과, 여기광에 의해서 생긴 650 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역을 관측하는 공정을 포함한다. 복수의 탄화규소 단결정 중 단위 면적당의 발광 영역의 개수가 소정의 수보다 적은 것을 종결정으로 하여, 승화법에 의한 탄화규소의 결정 성장을 행한다.
상기한 탄화규소 기판의 제조 방법에 있어서, 발광 영역은 750 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다. 또는, 발광 영역은 650 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다. 또는, 발광 영역은, 750 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다.
본 발명의 반도체 장치의 제조 방법은 다음 공정을 포함한다. 각각이 주면을 갖고, 결정 구조가 육방정인 복수의 탄화규소 기판을 준비한다. 복수의 탄화규소 기판 각각의 주면의 광루미네선스 측정을 행한다. 광루미네선스 측정을 행하는 공정은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광을 주면에 조사하는 공정과, 여기광에 의해서 생긴 650 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역을 관측하는 공정을 포함한다. 주면에 있어서 단위 면적당의 발광 영역의 개수가 소정의 수보다 많은 영역인 불량 영역을, 반도체 장치를 제작하기 위한 영역인 제품 제작 영역으로부터 제외한다.
상기한 반도체 장치의 제조 방법에 있어서, 발광 영역은 750 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다. 또는, 발광 영역은 650 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다. 또는, 발광 영역은, 750 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역이더라도 좋다.
상기 제외하는 공정은, 불량 영역을 갖는 탄화규소 기판을 반도체 장치의 제조 공정에서 제외하는 공정을 갖더라도 좋다.
상기 제외하는 공정은, 불량 영역을 갖는 탄화규소 기판 중 불량 영역을 반도체 장치의 제조 공정에서 제외함과 동시에 불량 영역 이외의 영역을 제품 제작 영역으로 판정하는 공정을 갖더라도 좋다.
본 발명에 따르면, 탄화규소 기판을 갖는 반도체 장치의 역방향 누설 전류를 작게 할 수 있다.
도 1은 본 발명의 실시의 형태 1에 있어서의 탄화규소 기판의 구성을 개략적으로 도시하는 사시도이다.
도 2는 도 1의 탄화규소 기판의 결정 구조를 오프각 및 오프 방향과 같이 도시하는 사시도이다.
도 3은 도 1의 탄화규소 기판의 광루미네선스 측정에 이용되는 측정 장치의 구성을 개략적으로 도시하는 블럭도이다.
도 4는 도 1의 탄화규소 기판의 광루미네선스 광의 발광 영역의 일례를 모식적으로 도시하는 부분 평면도이다.
도 5는 도 1의 탄화규소 기판의 제조 방법의 제1 공정을 개략적으로 도시하는 사시도이다.
도 6은 도 1의 탄화규소 기판의 제조 방법의 제2 공정을 개략적으로 도시하는 블럭도이다.
도 7은 도 1의 탄화규소 기판의 제조 방법의 제3 공정을 개략적으로 도시하는 부분 평면도이다.
도 8은 도 1의 탄화규소 기판의 제조 방법의 제4 공정을 개략적으로 도시하는 단면도이다.
도 9는 도 1의 탄화규소 기판의 제조 방법의 제5 공정을 개략적으로 도시하는 단면도이다.
도 10은 도 1의 탄화규소 기판의 제조 방법의 제6 공정을 개략적으로 도시하는 단면도이다.
도 11은 도 1의 탄화규소 기판의 제조 방법의 제7 공정을 개략적으로 도시하는 단면도이다.
도 12는 도 1의 탄화규소 기판의 제조 방법의 제8 공정을 개략적으로 도시하는 단면도이다.
도 13은 본 발명의 실시의 형태 2에 있어서의 탄화규소 기판의 구성을 개략적으로 도시하는 사시도이다.
도 14는 도 13의 탄화규소 기판의 광루미네선스 측정에 이용되는 측정 장치의 구성을 개략적으로 도시하는 블럭도이다.
도 15는 도 13의 탄화규소 기판의 광루미네선스 광의 발광 영역의 일례를 모식적으로 도시하는 부분 평면도이다.
도 16은 도 13의 탄화규소 기판의 광루미네선스 광의 발광 영역의 일례를 도시하는 현미경 사진이다.
도 17은 도 13의 탄화규소 기판에 있어서의 발광 영역과 다른 영역의 각각에서의 광루미네선스 광의 파장과 강도의 관계의 일례를 도시하는 그래프도이다.
도 18은 본 발명의 실시의 형태 3에 있어서의 반도체 장치의 구성을 개략적으로 도시하는 단면도이다.
도 19는 도 18의 반도체 장치의 제조 방법의 제1 공정을 개략적으로 도시하는 사시도이다.
도 20은 도 18의 반도체 장치의 제조 방법의 제2 공정을 개략적으로 도시하는 사시도이다.
도 21은 도 18의 반도체 장치의 제조 방법의 제3 공정을 개략적으로 도시하는 평면도이다.
도 22는 도 18의 반도체 장치의 제조 방법의 변형예의 제1 공정을 개략적으로 도시하는 평면도이다.
도 23은 도 18의 반도체 장치의 제조 방법의 변형예의 제2 공정을 개략적으로 도시하는 평면도이다.
도 24는 도 18의 반도체 장치의 제조 방법의 변형예의 제3 공정을 개략적으로 도시하는 평면도이다.
도 25는 본 발명의 실시의 형태 4에 있어서의 반도체 장치의 구성을 개략적으로 도시하는 단면도이다.
도 26은 도 25의 반도체 장치의 제조 방법의 개략적인 플로우도이다.
도 27은 도 25의 반도체 장치의 제조 방법의 제1 공정을 개략적으로 도시하는 부분 단면도이다.
도 28은 도 25의 반도체 장치의 제조 방법의 제2 공정을 개략적으로 도시하는 부분 단면도이다.
도 29는 도 25의 반도체 장치의 제조 방법의 제3 공정을 개략적으로 도시하는 부분 단면도이다.
도 30은 도 25의 반도체 장치의 제조 방법의 제4 공정을 개략적으로 도시하는 부분 단면도이다.
이하, 도면에 기초하여 본 발명의 실시의 형태를 설명한다.
(실시의 형태 1)
도 1에 도시한 바와 같이, 본 실시의 형태의 탄화규소 기판은 육방정의 결정 구조를 갖는 탄화규소로 만들어진 단결정 기판(80)(탄화규소 기판)이다. 단결정 기판(80)은, 측면(SD)과, 측면(SD)으로 둘러싸인 주면(M80)을 갖는 것이다. 육방정의 폴리 타입은 바람직하게는 4H이다.
또한 도 2에 도시한 바와 같이, 주면(M80)(도 1)은 육방정(HX)의 {0001}면으로부터 오프각(OA)만큼 경사져 있다. 즉, 주면(M80)의 법선 방향(DZ)은, <0001> 방향으로부터 오프각(OA)만큼 경사져 있다. 또한 이 경사는 오프 방향(DX)에 있어서 마련되어 있다. 도면 중, 방향 DY는 주면(M80) 내에서 방향 DX에 수직인 방향이다. 또 본 실시의 형태에 있어서는, 오프 방향(DX)은 {0001}면에서의 <11-20> 방향에 대응하고 있다.
단결정 기판(80)의 주면(M80)은, 후술하는 특정한 광루미네선스 특성을 갖는다. 이 광루미네선스 측정 및 이에 이용하는 장치에 관해서 이하에 설명한다.
도 3에 도시한 바와 같이, 광루미네선스 측정 장치(400)는 여기광 생성 유닛(420)과, 현미경 유닛(430)을 갖는다.
여기광 생성 유닛(420)은 광원부(421)와, 도광부(422)와, 필터(423)를 갖는다. 광원부(421)는, 육방정 탄화규소의 밴드갭보다 높은 에너지 성분을 포함하는 광원이며, 예를 들면 수은 램프이다. 도광부(422)는, 광원부(421)로부터 출사된 광을 안내하는 것이며, 예를 들면 광파이버를 포함한다. 필터(423)는, 육방정 탄화규소의 밴드갭보다 높은 에너지에 대응하는 특정한 파장을 갖는 광을 선택적으로 투과하는 것이다. 육방정 탄화규소의 밴드갭에 대응하는 파장은 전형적으로는 390 nm 정도이기 때문에, 예를 들면 약 313nm의 파장을 갖는 광을 특히 투과하는 밴드 패스 필터를 필터(423)로서 이용할 수 있다. 이 구성에 의해, 여기광 생성 유닛(420)은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광(LE)을 출사할 수 있다.
현미경 유닛(430)은, 제어부(431)와, 스테이지(432)와, 광학계(433)와, 필터(434)와, 카메라(435)를 갖는다. 제어부(431)는, 스테이지(432)의 변위 동작의 제어와, 카메라(435)에 의한 촬영 동작의 제어를 행하는 것이고, 예를 들면 퍼스널 컴퓨터이다. 스테이지(432)는, 주면(M80)이 노출되도록 단결정 기판(80)을 지지하고, 또한 주면(M80)의 위치를 변위시키는 것으로, 예를 들면 XY 스테이지이다. 광학계(433)는, 여기광(LE)에 의한 여기에 수반하여 주면(M80)으로부터 방사된 광루미네선스 광(LL)을 수광하기 위한 것이다. 카메라(435)는, 필터(434)를 투과한 투과광(LH)에 의한 상을 촬영하여 그 데이터를 제어부(431)에 송신하는 것이고, 예를 들면 CCD 카메라이다.
필터(434)는, 광학계(433)에 의해서 수광된 광 중 650 nm 초과의 파장을 선택적으로 투과하는 것이다. 여기서,「650 nm 초과의 파장을 선택적으로 투과한다」라는 것은, 650 nm 이하의 파장 영역에서 실질적으로 광을 투과하지 않고, 또한 650 nm 초과의 파장 영역 중 적어도 일부의 파장 영역에서 광을 투과하는 것을 말한다. 필터(434)는 소정의 파장보다 긴 파장을 갖는 광을 선택적으로 투과하는 필터이더라도 좋다. 또는, 필터(434)는 밴드 패스 필터이더라도 좋다. 필터(434)는, 750 nm 초과의 파장을 선택적으로 투과하는 것이라도 좋다. 또는, 필터(434)는, 650 nm 초과 950 nm 미만의 파장을 투과하는 것이라도 좋다. 여기서, 「650 nm 초과 950 nm 미만의 파장을 선택적으로 투과한다」라는 것은, 650 nm 이하 및 950 nm 초과의 파장 영역에서 실질적으로 광을 투과하지 않고, 650 nm 초과 950 nm 미만의 파장 영역 중 적어도 일부의 파장 영역에서 광을 투과하는 것을 말한다. 필터(434)는, 750 nm 초과 950 nm 미만의 파장을 투과하는 것이더라도 좋다.
다음에 광루미네선스 측정 장치(400)의 사용 방법에 관해서 설명한다.
단결정 기판(80)의 주면(M80)으로 여기광(LE)이 입사된다. 이에 따라 주면(M80)상에 있어서 광루미네선스 광(LL)의 발광이 생긴다. 광루미네선스 광(LL) 중 필터(434)를 투과한 것인 투과광(LH)이, 카메라(435)에 의해서 상으로서 관측된다. 즉 주면(M80) 상에서, 650 nm 초과의 파장을 갖는 광루미네선스 광(LL)이 관측된다. 650 nm 초과의 파장 영역 중 어느 범위가 관측될지는 필터(434)의 특성에 따른다.
도 4에 도시한 바와 같이, 광루미네선스 광(LL)의 발광 영역(RL)이 관측된다. 발광 영역(RL)은, 그 주위의 영역에 비하여 보다 강하게 발광하고 있는 영역이며, 상대적으로 밝은 영역으로서 관찰될 수 있다. 각 발광 영역(RL)에 대해서 방향 DX 및 DY의 각각을 따른 최대의 치수 LX 및 LY가 산출된다. 발광 영역(RL) 중, 여기광(LE)의 육방정 탄화규소에의 침입 길이를 오프각(OA)의 탄젠트로 나눈 값 이하의 치수(LX)를 갖고, 또한, 15 ㎛ 이하의 치수(LY)를 갖는 발광 영역의 개수가 산출된다. 다음으로, 이 개수를 주면(M80) 중 관측 대상이 된 부분의 면적(cm2)으로 나눈다. 이에 의해서 얻어진 값은, 단결정 기판(80)의 주면(M80)의 광루미네선스 특성의 하나의 지표가 되는 특성값이 된다. 본 실시의 형태의 단결정 기판(80)의 주면(M80)은 이 특성값이 1×104/cm2 이하이다.
또 침입 길이란, 관측되는 주면에 수직인 길이로서, 또한, 주면에 입사한 광의 강도가 1/e(e는 네이피어수)의 비율로까지 감쇠되는 길이이다.
바람직하게는, 발광 영역(RL)의 개수의 카운트가 무조건으로 행해지더라도, 즉 치수 LX 및 LY에 의한 제한 없이 행해지더라도, 주면(M80)은 상기 특성값으로서 1 cm2당 1×104 이하의 값을 갖는다.
다음에 단결정 기판(80)의 제조 방법에 관해서 설명한다.
도 5에 도시한 바와 같이, 각각이 주면(M70)을 갖는 탄화규소 단결정(70a?70i)(70으로도 총칭한다)을 준비한다. 탄화규소 단결정(70)은, 육방정의 결정 구조를 갖고, 바람직하게는 폴리 타입 4H를 갖는다. 주면(M70)의 면방향은, 주면(M80)(도 1)의 면방향에 대응하고 있다. 탄화규소 단결정(70)의 두께(도면 중, 세로 방향의 치수)는, 예를 들면 0.5 mm 이상 10 mm 이하이다. 또한 탄화규소 단결정(70)의 평면 형상은, 예를 들면 원형이며, 그 직경은 25 mm 이상이 바람직하고, 100 mm 이상이 보다 바람직하다.
도 6 및 도 7에 도시한 바와 같이, 탄화규소 단결정(70a?70i)의 각각의 주면(M70)의 광루미네선스 측정을 행한다. 이에 따라, 도 3 및 도 4에서 설명한 것과 같은 특성값이 산출된다.
도 8에 도시한 바와 같이, 탄화규소 단결정(70a?70i) 중, 이 특성값이 소정의 값보다 작은 것이 종결정(70S)으로서 선택된다. 이 소정의 값은, 예를 들면, 전술한 주면(M80)의 특성값의 기준, 즉 1×104/cm2이다.
다음에 종결정(70S)의 이면(주면(M70)과는 반대의 면)의 표면 거칠기를 보다 크게 하는 가공을 행한다. 이 가공은, 충분히 큰 입자 지름을 갖는 지립을 이용하여 이면을 연마함으로써 행해질 수 있다. 지립의 입도 분포는, 바람직하게는 16 ㎛ 이상의 성분을 갖는다. 지립의 평균 입자 지름은, 바람직하게는 5 ㎛ 이상 50 ㎛ 이하이며, 보다 바람직하게는 10 ㎛ 이상 30 ㎛ 이하이며, 더욱 바람직하게는 12?25 ㎛이다.
바람직하게는, 상기한 지립은 다이아몬드 입자이다. 또한 바람직하게는, 상기한 지립은 슬러리 중으로 분산되어 이용될 수 있다. 따라서 상기한 연마는, 다이아몬드 슬러리를 이용하여 행하는 것이 바람직하다. 평균 입자 지름이 5 ㎛ 이상 50 ㎛ 이하이며, 또한 입도 분포에 있어서 16 ㎛ 이상의 성분을 갖는 다이아몬드 입자를 함유하는 다이아몬드 슬러리를, 일반적으로 용이하게 입수할 수 있다.
또 상기한 바와 같이 종결정(70S) 이면의 표면 거칠기를 보다 크게 하는 공정을 행하는 대신에, 처음부터 충분히 큰 표면 거칠기를 갖는 이면을 형성하고, 이 이면을 연마하지 않고 이용하더라도 좋다. 구체적으로는, 와이어소에 의한 슬라이스에 의해서 형성된 종결정(70S)의 이면을, 연마하지 않고 이용하더라도 좋다. 즉, 이면으로서, 슬라이스에 의해서 형성되고 또한 그 후에 연마되지 않은 면인 애즈슬라이스면(as-sliced surface)을 이용하더라도 좋다. 바람직하게는 와이어소에 의한 슬라이스에 있어서, 전술한 지립이 이용된다.
다음에 종결정(70S)의 이면 상에, 탄소를 포함하는 피복막(21)을 형성한다. 바람직하게는, 피복막(21)의 표면 거칠기는 피복막(21)이 형성되는 종결정(70S)의 이면의 표면 거칠기에 비하여 작게 된다.
바람직하게는, 이러한 형성 공정은 액체 재료의 도포에 의해서 행해지고, 보다 바람직하게는, 이 액체 재료는 미립자와 같은 고체물을 함유하지 않는다. 이에 따라 얇은 피복막(21)을 용이하고 또한 균일하게 형성할 수 있다.
피복막(21)은, 본 실시의 형태에 있어서는 유기막이다. 이 유기막은 바람직하게는 유기 수지로 형성된다. 유기 수지로서는, 예를 들면, 아크릴 수지, 페놀 수지, 요소 수지, 에폭시 수지 등의 각종 수지를 이용할 수 있고, 또한 광의 작용으로 가교 또는 분해되는 감광성 수지로서 조성된 것을 이용할 수도 있다. 이 감광성 수지로서는, 반도체 장치의 제조용으로 이용되고 있는 포지티브형 또는 네가티브형 포토레지스트를 이용할 수 있고, 이들에 관해서는 스핀코트법에 의한 도포 기술이 확립되어 있기 때문에, 피복막(21)의 두께를 용이하게 제어할 수 있다. 스핀코트법은, 예를 들면, 이하와 같이 행해진다.
우선 종결정(70S)을 홀더에 흡착한다. 이 홀더를 소정의 회전 속도로 회전 시킴으로써, 종결정(70S)이 회전한다. 회전하고 있는 종결정(70S) 상에 포토레지스트를 적하한 후, 소정 시간 회전을 계속시킴으로써, 얇고 균일하게 포토레지스트가 도포된다. 종결정(70S) 전체 면에 걸쳐 균일성을 확보하기 위해서는, 예를 들면, 회전 속도는 1000?10000 회전/분, 시간은 10?100초, 도포 두께는 0.1 ㎛ 이상이 된다.
다음에 도포된 포토레지스트를 건조함으로써 고화한다. 건조 온도 및 시간은, 포토레지스트의 재료 및 도포 두께에 의해서 적절하게 선택할 수 있다. 바람직하게는, 건조 온도는 100℃ 이상 400℃ 이하이며, 건조 시간은 5분 이상 60분 이하이다. 예를 들면, 건조 온도가 120℃인 경우, 휘발에 요하는 시간은, 예를 들면, 두께 5 ㎛에서 15분간, 두께 2 ㎛에서 8분간, 두께 1 ㎛에서 3분간이다.
상기한 도포 및 건조로 이루어지는 공정을 한번 행하면 피복막(21)을 형성할 수 있지만, 이 공정을 반복함으로써 보다 두꺼운 피복막(21)을 형성하더라도 좋다. 반복 횟수가 지나치게 많으면 이 공정에 필요 이상으로 시간을 요하게 되는 점에서 바람직하지 않으며, 통상 2?3회 정도의 반복으로 멈추는 것이 바람직하다.
도 9에 도시한 바와 같이, 종결정(70S)이 부착되는 부착면을 갖는 받침대(41)를 준비한다. 이 부착면은, 바람직하게는 탄소로 이루어지는 면을 포함한다. 예를 들면 받침대(41)는 그래파이트에 의해서 형성되어 있다. 바람직하게는 부착면의 평탄성을 향상시키기 위해서 부착면을 연마한다.
다음에 접착제(31)를 사이에 두고 피복막(21)과 받침대(41)가 상호 접촉된다. 바람직하게는 이 접촉은, 50℃ 이상 120℃ 이하의 온도로, 또한 0.01 Pa 이상 1 MPa 이하의 압력으로 양자가 서로를 압박하도록 행해진다. 또한 접착제(31)가 종결정(70S) 및 받침대(41)에 끼워진 영역으로부터 밀려나오지 않게 되면, 후술하는 종결정(70S)을 이용한 단결정의 성장 공정에서, 접착제(31)에 의한 악영향을 억제할 수 있다.
접착제(31)는, 바람직하게는, 가열됨에 따라 탄화됨으로써 난흑연화 탄소가 되는 수지와, 내열성 미립자와, 용매를 포함하며, 보다 바람직하게는, 추가로 탄수화물을 포함한다.
난흑연화 탄소가 되는 수지는, 예를 들면, 노볼락 수지, 페놀 수지, 또는 푸루푸릴 알콜(Furfuryl alcohol) 수지이다.
내열성 미립자는, 접착제(31)가 고온 가열됨으로써 형성되는 고정층 중에서, 상기한 난흑연화 탄소를 균일하게 분포시킴으로써 이 고정층의 충전율을 높이는 기능을 갖는다. 내열성 미립자의 재료로서는, 그래파이트 등의 탄소(C), 탄화규소(SiC), 질화붕소(BN), 질화알루미늄(AlN) 등의 내열 재료를 이용할 수 있다. 또한 이 이외의 재료로서, 고융점 금속, 또는 그 탄화물 또는 질화물 등의 화합물을 이용할 수도 있다. 고융점 금속으로서는, 예를 들면, 텅스텐(W), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 지르코늄(Zr) 또는 하프늄(Hf)을 이용할 수 있다. 내열성 미립자의 입자 지름은, 예를 들면 0.1?10 ㎛ 이다.
탄수화물로서는, 당류 또는 그 유도체를 이용할 수 있다. 이 당류는, 글루코오스와 같은 단당류일 수도 있고, 셀룰로오스와 같은 다당류일 수도 있다.
용매로서는, 상기한 수지 및 탄수화물을 용해?분산시킬 수 있는 것이 적절하게 선택된다. 또한 이 용매는, 단일 종류의 액체로 이루어지는 것에 한정되지 않고, 복수 종류의 액체 혼합액이더라도 좋다. 예를 들면, 탄수화물을 용해시키는 알콜과, 수지를 용해시키는 셀로솔브아세테이트를 포함하는 용매가 이용될 수도 있다.
접착제(31) 중에서의, 수지, 탄수화물, 내열성 미립자, 및 용매 사이의 비율은, 종결정(70S)의 적절한 접착과 고정 강도를 얻을 수 있도록 적절하게 선택된다. 또한 접착제(31)의 성분은, 전술한 성분 이외의 성분을 포함하더라도 좋고, 예를 들면, 계면 활성제 및 안정제 등의 첨가재를 포함하더라도 좋다. 또한 접착제(31)의 도포량은, 바람직하게는, 10 mg/cm2 이상 100 mg/cm2 이하이다. 또한 접착제(31)의 두께는, 바람직하게는 100 ㎛ 이하이며, 보다 바람직하게는 50 ㎛ 이하이다.
다음에, 바람직하게는 접착제(31)의 프리베이킹을 행한다. 프리베이킹의 온도는, 바람직하게는 150℃ 이상이다.
도 10에 도시한 바와 같이, 피복막(21) 및 접착제(31)(도 9)를 가열한다. 이 가열에 의해서 피복막(21)은, 탄화됨으로써 탄소막(22)으로 된다. 즉 종결정(70S) 상에 탄소막(22)이 마련된다. 또한 이 가열에 의해서, 탄소막(22) 및 받침대(41) 사이에서 접착제(31)가 경화됨으로써 고정층(32)으로 된다. 이에 따라 종결정(70S)이 받침대(41)에 고정된다.
바람직하게는 상기한 가열은, 800℃ 이상 1800℃ 이하의 온도로, 1시간 이상 10시간 이하의 시간으로, 0.13 kPa 이상 대기압 이하의 압력으로, 또한 불활성 가스 분위기속에서 행해진다. 불활성 가스로서는, 예를 들면, 헬륨, 아르곤, 또는 질소 가스가 이용된다.
또 상기 공정에서는 접착제(31)가 경화될 때에 피복막(21)이 탄화되지만, 접착제(31)가 형성되기 전에 피복막(21)이 탄화되더라도 좋다.
도 11에 도시한 바와 같이, 도가니(42) 내에 원료(51)가 수용된다. 원료(51)는, 예를 들면 탄화규소 분말이다. 도가니(42)는, 예를 들면 그래파이트제이다. 다음에 도가니(42)의 내부로 종결정(70S)이 면하도록, 받침대(41)가 부착된다. 또 도 11에 도시한 바와 같이, 받침대(41)가 도가니(42)의 덮개로서 기능하더라도 좋다.
다음에, 도면 중 화살표로 도시한 바와 같이 원료(51)를 승화시키고, 또한 종결정(70S) 상에서 재결정시킴으로써, 종결정(70S) 상에 승화물이 퇴적된다. 이에 따라 종결정(70S) 상에 잉곳(52)이 형성된다. 탄화규소를 승화 및 재결정시키는 온도는, 예를 들면, 2100℃ 이상 2500℃ 이하가 된다. 또한 원료(51)의 온도에 대하여 종결정(70S)의 온도가 낮아지도록, 도가니(42) 내에는 온도 구배가 부여된다. 또한 이 도가니(42) 내의 압력은, 바람직하게는 1.3 kPa 이상 대기압 이하가 되고, 보다 바람직하게는, 성장 속도를 높이기 위해서 13 kPa 이하가 된다.
도 12에 도시한 바와 같이, 잉곳(52)을 슬라이스한다. 이에 따라 단결정 기판(80)(도 1)을 얻을 수 있다.
본 실시의 형태에 따르면, 단결정 기판(80)의 주면(M80)의 광루미네선스 특성이, 전술한 특성값을 갖는다. 이 단결정 기판(80)을 이용하여, 예를 들면 후술하는 쇼트키 다이오드 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 등, 역방향 누설 전류가 작은 것이 요구되는 반도체 장치를 제조하면, 역방향 누설 전류를 작게 할 수 있다.
또 잉곳(52)을 성장시킬 때의 온도, 압력, 및 온도 구배 등의 성장 조건은, 실제의 양산 공정에서는, 이용되는 설비에 따라서 최적화가 이루어진다. 이 최적화가 적절하지 않으면, 광루미네선스 특성이 전술한 원하는 특성값으로부터 벗어나는 일이 있을 수 있다. 그 경우, 이 특성값이 원하는 값이 되도록 성장 조건이 조정되면 좋다.
또한 단결정 기판(80)의 최대 치수는, 바람직하게는 75 mm 이상이며, 보다 바람직하게는 100 mm 이상이다. 예를 들면 단결정 기판(80)은, 직경 100 mm 이상의 원형 웨이퍼이다. 이와 같이 큰 웨이퍼를 이용함으로써 역방향 누설 전류가 작은 반도체 장치를 효율적으로 제조할 수 있다.
(실시의 형태 2)
도 13에 도시한 바와 같이, 본 실시의 형태의 탄화규소 기판은, 주면(M90)을 갖는 탄화규소층(81)과, 탄화규소층(81)을 지지하는 단결정 기판(80)(베이스 기판)을 갖는 에피택셜 기판(90)(탄화규소 기판)이다. 탄화규소층(81)은 단결정 기판(80) 상에 에피택셜로 형성되어 있다.
에피택셜 기판(90)의 주면(M90)은, 후술하는 특정한 광루미네선스 특성을 갖는다. 이 광루미네선스 특성을 측정하기 위한 방법에 관해서, 이하에 설명한다.
도 14에 도시한 바와 같이, 광루미네선스 측정 장치(400)에 에피택셜 기판(90)이 부착된다. 에피택셜 기판(90)의 주면(M90)으로 여기광(LE)이 입사된다. 이에 따라 주면(M90) 상에 있어서 광루미네선스 광(LL)의 발광이 생긴다. 광루미네선스 광(LL) 중 필터(434)를 투과한 것인 투과광(LH)이, 카메라(435)에 의해서 상(像)으로서 관측된다. 즉 주면(M90) 상에 있어서, 650 nm 초과의 파장을 갖는 광루미네선스 광(LL)의 발광 영역이 관측된다. 또 650 nm 초과의 파장 영역 중 어떤 범위가 관측될지는 필터(434)의 특성에 의한다.
도 15에 도시한 바와 같이, 각 발광 영역(RL)에 대해서 방향 DX 및 DY의 각각을 따른 최대의 치수 LX 및 LY를 산출한다. 발광 영역(RL) 중, 여기광(LE)의 육방정 탄화규소에의 침입 길이를 오프각(OA)의 탄젠트로 나눈 값 이하의 치수 LX를 갖고, 또한 15 ㎛ 이하의 치수 LY를 갖는 발광 영역의 개수를 산출한다. 다음에 이 개수를, 주면(M90) 중 관찰 대상이 된 면적(cm2)으로 나눈다. 이것에 의해서 얻어진 값은, 에피택셜 기판(90)의 주면(M90)의 광루미네선스 특성의 하나의 지표가 되는 특성값이 된다. 본 실시의 형태의 에피택셜 기판(90)의 주면(M90)은 이 특성값이 1×104/cm2 이하이다.
바람직하게는, 발광 영역(RL)의 개수의 카운트가 무조건으로 행해지더라도, 즉 치수 LX 및 LY에 의한 제한 없이 행해지더라도, 주면(M90)은 상기 특성값으로서 1 cm2당 1×104 이하의 값을 갖는다.
또, 상기 이외의 구성에 관해서는, 전술한 실시의 형태 1의 구성과 거의 동일하기 때문에, 동일 또는 대응하는 요소에 대해서 동일한 부호를 붙이고, 그 설명을 반복하지 않는다.
도 16을 참조하여, 광루미네선스 측정의 결과의 일례에 대해서, 이하에 설명한다.
폴리 타입 4H의 결정 구조의 단결정 기판(80)을 준비하였다. 단결정 기판(80)의 주면(M80)은, (0001)면으로부터의 오프각(OA)(도 2)을 8도로 하였다. 주면(M80) 상에 두께 10 ㎛의 탄화규소층(81)을 형성하였다.
탄화규소층(81)의 주면(M90)의 광루미네선스 측정을 행하였다(도 14). 측정을 위한 여기광(LE)은, 수은 램프로부터의 광을, 약 313 nm의 파장을 갖는 광을 특히 투과하는 밴드 패스형의 필터(423)를 투과시킨 것으로 했다. 이 여기광(LE)에 의한 광루미네선스 광(LL)을, 파장 약 750 nm 이상의 광을 특히 투과하는 필터(434)(차단 파장 750 nm 미만의 광의 투과를 특히 억제하는 필터)를 통해 촬영함으로써, 발광 영역(RL)을 관측하였다(도 16). 발광 영역(RL)의 전형적인 치수는, 오프 방향 DX 방향에서는 50 ㎛ 정도, 오프 방향 DX에 수직인 방향 DY에서는 15 ㎛ 이하로서 평균 10 ㎛ 정도였다.
또 발광 영역(RL)의 관측의 용이성은 필터(434)의 특성에 의존하고, 특히, 필터(434)를 이용하지 않는 경우는 발광 영역(RL)의 정밀한 관측이 불가능했다.
또한 주면(M90)에 대한 여기광(LE)의 입사각을 변경한 바, 발광 영역(RL)의 치수는, 방향 DY에서는 거의 변화하지 않았지만, 방향 DX에서는 입사각이 커질수록 치수가 작아졌다. 구체적으로는, 방향 DX의 치수는, 입사각의 탄젠트의 역수에 비례했다.
각 발광 영역(RL)에 대해서 방향 DX 및 DY의 각각을 따른 최대의 치수 LX 및 LY를 산출하였다. 발광 영역(RL) 중, 여기광(LE)의 육방정 탄화규소에의 침입 길이를 오프각(OA)의 탄젠트로 나눈 값 이하의 치수 LX를 갖고, 또한, 15 ㎛ 이하의 치수 LY를 갖는 발광 영역의 개수를 산출하였다. 다음에 이 개수를, 주면(M80) 중 관찰 대상이 된 면적(cm2)으로 나누었다. 이와 같이 하여 얻어진 값(특성값)이 1×104/cm2 이하인 시료(실시예로서의 에피택셜 기판(90))를 이용하여 제작된 쇼트키 다이오드의 역방향 누설 전류에는 이상이 보이지 않았다. 이에 대하여, 상기 특성값이 1×104/cm2를 넘는 시료(비교예로서의 에피택셜 기판)를 이용하여 제작된 쇼트키 다이오드의 역방향 누설 전류는 비정상적으로 높아지는 경우가 있었다. 그 이유에 대해서는, 광루미네선스 측정으로 검출되는 결함이 다이오드의 외주부에 존재하면 역방향 누설이 커지는 경우가 있고, 상기 특성값이 1×104/cm2를 넘으면, 결함이 외주부에 보다 포함되기 쉬워지기 때문이라고 생각된다.
도 17을 참조하여, 파장 650 nm?950 nm의 범위에서, 주면(M90) 상의 발광 영역(RL)으로부터의 광루미네선스 광(LL)의 스펙트럼과, 주면(M90) 상의 다른 영역으로부터의 광루미네선스 광(LL)의 스펙트럼의 비교를 행했다(도 17). 발광 영역(RL)의 스펙트럼은 다른 영역(BG)의 스펙트럼에 비하여, 특정한 파장 영역에서 강도가 커졌다. 이 강도의 차이가, 발광 영역(RL)이 그 주위에 비하여 밝은 것에 대한 원인이라고 생각된다. 이 파장 영역은, 650 nm 초과 950 nm 미만의 범위 내에 있었다. 또한 저파장 영역에서는 강도가 컸다. 이것으로부터, 발광 영역(RL)을 정밀도 좋게 관찰하기 위해서는, 상기한 파장 영역 외의 파장을 갖는 광을 제거하는 것이 바람직하고, 특히 이 파장 영역보다 낮은 파장을 갖는 광을 제거하는 것이 바람직하다고 생각된다. 또한 특히 750 nm 초과의 부분에 있어서 스펙트럼 사이에서의 강도의 차이가 크기 때문에, 750 nm 초과의 광을 투과하는 필터를 이용하는 것이 바람직하다고 생각된다.
이상 설명한 바와 같이 본 실시의 형태에 따르면, 에피택셜 기판(90)의 주면(M90)의 광루미네선스 특성이 전술한 특성값을 갖는다. 이 에피택셜 기판(90)을 이용하여, 예를 들면 후술하는 쇼트키 다이오드 또는 MOSFET 등, 역방향 누설 전류가 작은 것이 요구되는 반도체 장치를 제조하면 역방향 누설 전류를 작게 할 수 있다.
또 본 실시의 형태에 있어서는, 탄화규소층(81)의 주면(M90)이 원하는 광루미네선스 특성을 갖으면 좋고, 단결정 기판(80)의 주면(M80)의 광루미네선스 특성은 반드시 실시의 형태 1에서 설명한 기준을 만족시키지 않더라도 좋다. 그러나, 단결정 기판(80)의 주면(M80)이 실시의 형태 1에서 설명한 기준을 만족시킴으로써, 보다 확실하게, 탄화규소층(81)의 주면(M90)에 원하는 광루미네선스 특성을 부여할 수 있다.
(실시의 형태 3)
도 18에 도시한 바와 같이, 본 실시의 형태의 반도체 장치는, 에피택셜 기판(90)을 갖는 쇼트키 다이오드(500)(반도체 장치)이다. 쇼트키 다이오드(500)는, 에피택셜 기판(90)과, 애노드 전극(225)과, 캐소드 전극(226)을 갖는다. 애노드 전극(225)은, 에피택셜 기판(90)의 탄화규소층(81)측의 주면상에 설치된다. 캐소드 전극은, 에피택셜 기판(90)의 단결정 기판(80)측의 면상에 설치된다.
단결정 기판(80)은 n+형의 도전형을 갖고, 탄화규소층(81)은 n-형의 도전형을 갖는다. 단결정 기판(80)의 두께는, 예를 들면 300 ㎛ 이상 400 ㎛ 이하이다. 단결정 기판(80)은 불순물로서, 예를 들면, 질소 원자를 포함하고, 그 농도는 1×1019cm-3 정도이다. 탄화규소층(81)의 두께는, 예를 들면 10 ㎛이다. 탄화규소층(81)은 불순물로서, 예를 들면, 질소 원자를 포함하고, 그 농도는 5×1015cm-3 정도이다.
애노드 전극(225)은, 해당 전극에 전압을 인가하지 않은 상태에서 탄화규소층(81)과 쇼트키 접합을 구성할 수 있는 금속 재료로 만들어져 있다. 캐소드 전극(226)은, 단결정 기판(80)과 오믹 접합을 구성할 수 있는 금속 재료로 만들어져 있다.
여기서 쇼트키 다이오드(500)의 동작에 관해서 설명한다. 애노드 전극(225)과 탄화규소층(81)의 접합 부분에는 쇼트키 장벽이 형성되어 있다. 따라서 예를 들면 애노드 전극(225)에 대하여 전압을 인가하지 않거나, 마이너스의 전압을 인가하거나 한 경우에는, 쇼트키 장벽에 의해 탄화규소층(81) 내에 넓어지는 공핍층의 존재로 인해, 애노드 전극(225)과 캐소드 전극(226) 사이에 전위차를 주더라도 양 전극의 사이에 전류를 흘리는 것은 곤란해진다.
한편, 예를 들면 애노드 전극(225)에 대하여 플러스의 전압을 인가하면, 해당 전압의 크기에 따라서 쇼트키 장벽이 소멸하고, 탄화규소층(81) 중의 공핍층도 소실한다. 이때 애노드 전극(225)과 캐소드 전극(226) 사이에 전위차를 주면 해당 양 전극 사이에 전류를 흘릴 수 있다. 이상의 원리에 의해, 쇼트키 다이오드(500)는 정류성을 갖는다.
다음에 쇼트키 다이오드(500)의 제조 방법에 관해서 설명한다.
도 19에 도시한 바와 같이, 복수의 단결정 기판(80)을 준비한다. 바람직하게는, 단결정 기판(80)의 각각은 실시의 형태 1에서 설명한 광루미네선스 특성을 갖는 것이다. 다음에 각 단결정 기판(80)의 주면 상에 탄화규소층(81)을 형성함으로써, 에피택셜 기판(90)(도 13)과 같은 구성을 갖는 에피택셜 기판(90a?90i)을 형성한다.
다음에 에피택셜 기판(90a?90i) 각각의 주면(M90)의 광루미네선스 측정을 행한다. 광루미네선스 측정을 행하는 공정은 실시의 형태 2(도 14)와 마찬가지이다. 이에 따라, 주면(M90)에 있어서 단위 면적당의 발광 영역의 개수가 소정의 수보다 많은 영역인 불량 영역이 존재하는지 아닌지를 조사할 수 있다. 바람직하게는, 발광 영역의 개수의 기준은, 실시의 형태 2에서 설명한 기준과 동일하게 된다.
도 20에 도시한 바와 같이, 에피택셜 기판(90a?90i) 중, 불량 영역을 갖는 것(도 20에 있어서는 에피택셜 기판(90c 및 90f))은 불량 기판(90N), 불량 영역을 갖지 않는 것은 양품 기판(90K)으로 인정된다. 불량 기판(90N)은 쇼트키 다이오드(500)의 제조 공정으로부터 제외된다. 이에 따라, 에피택셜 기판(90a?90i) 각각의 주면(M90)의 집합, 즉 쇼트키 다이오드(500)를 제작하기 위한 영역인 제품 제작 영역으로부터, 불량 영역이 제외된다.
도 21에 도시한 바와 같이, 양품 기판(90K) 각각의 탄화규소층(81) 상에, 복수의 애노드 전극(225)을 형성한다. 또한 양품 기판(90K) 각각의 단결정 기판(80)(도 21에 있어서 도시 생략) 상에 캐소드 전극(226)을 형성한다. 그리고 도면 중 파선(LD)을 따라서 양품 기판(90K)을 다이싱함으로써, 복수의 쇼트키 다이오드(500)를 얻을 수 있다.
또, 상기 이외의 구성에 대해서는, 전술한 실시의 형태 1 또는 2의 구성과 거의 동일하기 때문에, 동일 또는 대응하는 요소에 관해서 동일한 부호를 붙이고, 그 설명을 반복하지 않는다.
다음에 쇼트키 다이오드(500)의 상기 제조 방법의 변형예에 관해서, 이하에 설명한다.
우선 상기 방법과 같이 에피택셜 기판(90)을 형성한다(도 19).
도 22에 도시한 바와 같이, 에피택셜 기판(90)의 주면(M90) 상의 영역(R1?R9) 각각에 관해서, 광루미네선스 측정에 의해서 전술한 불량 영역의 유무를 조사할 수 있다.
도 23에 도시한 바와 같이, 영역(R1?R9)의 각각에 애노드 전극(225)을 형성한다. 또한 에피택셜 기판(90)의 단결정 기판(80)(도 23에 있어서 도시 생략) 상에 캐소드 전극(226)을 형성한다. 도면 중 파선(LD)을 따라서 에피택셜 기판(90)을 다이싱한다. 또 본 변형예에 있어서는 영역(R1?R9)의 각각에 대하여 무조건으로 애노드 전극(225)이 형성되지만, 영역(R1?R9) 중 불량 영역을 갖는 것에는 애노드 전극(225)을 형성하지 않도록 하더라도 좋다.
도 24에 도시한 바와 같이, 상기 다이싱에 의해서 칩(C1?C9)의 각각이 영역(R1?R9)(도 22 및 도 23)으로부터 얻어진다. 다음에, 이미 행해지고 있는, 영역(R1?R9)에 대한 광루미네선스 측정(도 22)의 결과에 기초하여, 얻어진 칩(C1?C9) 중 불량 영역을 포함한 것이 제외된다. 즉, 불량 영역을 갖는 에피택셜 기판(90)의 영역(R1?R9) 중, 불량 영역을 갖는 것이 쇼트키 다이오드(500)의 제조 공정으로부터 제외된다. 이에 따라 불량 영역이, 쇼트키 다이오드(500)를 제작하기 위한 영역인 제품 제작 영역으로부터 제외된다. 또한 불량 영역 이외의 영역, 즉 영역(R1?R9) 중 불량 영역을 갖지 않은 영역이, 제품 제작 영역으로 판정된다. 이에 따라, 에피택셜 기판(90) 중 불량 영역을 갖지 않은 영역으로부터 쇼트키 다이오드(500)가 형성된다.
본 실시의 형태 및 그 변형예에 따르면, 쇼트키 다이오드(500)의 역방향 누설 전류를 작게 할 수 있다.
(실시의 형태 4)
도 25에 도시한 바와 같이, 본 실시의 형태의 반도체 장치는, MOSFET(100)이며, 구체적으로는, 종형 DiMOSFET(Double Implanted MOSFET)이다. MOSFET(100)는, 에피택셜 기판(90V), 산화막(126), 소스 전극(111), 상부 소스 전극(127), 게이트 전극(110), 및 드레인 전극(112)을 갖는다. 에피택셜 기판(90V)은 단결정 기판(80), 버퍼층(121), 내압 유지층(122), p 영역(123), n+ 영역(124) 및 p+ 영역(125)을 갖는다.
단결정 기판(80) 및 버퍼층(121)은 n형의 도전형을 갖는다. 버퍼층(121)에 있어서의 n형의 도전성 불순물의 농도는, 예를 들면 5×1017cm-3이다. 또한 버퍼층(121)의 두께는, 예를 들면 0.5 ㎛이다.
내압 유지층(122)은 버퍼층(121) 상에 형성되어 있고, 또한 도전형이 n형인 탄화규소로 이루어진다. 예를 들면, 내압 유지층(122)의 두께는 10 ㎛이며, 그 n형의 도전성 불순물의 농도는 5×1015cm-3이다.
이 내압 유지층(122)의 표면에는, 도전형이 p형인 복수의 p 영역(123)이 서로 간격을 두고 형성되어 있다. p 영역(123)의 내부에서, p 영역(123)의 표면층에 n+ 영역(124)이 형성되어 있다. 또한, 이 n+ 영역(124)에 인접하는 위치에는, p+ 영역(125)이 형성되어 있다. 복수의 p 영역(123)의 사이에서 노출되는 내압 유지층(122) 상에는 산화막(126)이 형성되어 있다. 구체적으로는, 산화막(126)은 한쪽의 p 영역(123)의 n+ 영역(124) 상으로부터, p 영역(123), 2개의 p 영역(123) 사이에서 노출되는 내압 유지층(122), 다른 쪽의 p 영역(123) 및 해당 다른 쪽 p 영역(123)에서의 n+ 영역(124) 상으로까지 연장하도록 형성되어 있다. 산화막(126) 상에는 게이트 전극(110)이 형성되어 있다. 또한, n+ 영역(124) 및 p+ 영역(125) 상에는 소스 전극(111)이 형성되어 있다. 이 소스 전극(111) 상에는 상부 소스 전극(127)이 형성되어 있다.
산화막(126)과, 반도체층으로서의 n+ 영역(124), p+ 영역(125), p 영역(123) 및 내압 유지층(122)의 계면으로부터 10 nm 이내의 영역에서의 질소 원자 농도의 최대치는 1×1021cm-3 이상이 되어 있다. 이에 따라, 특히 산화막(126) 아래의 채널 영역(산화막(126)에 접하는 부분으로서, n+ 영역(124)과 내압 유지층(122) 사이의 p 영역(123)의 부분)의 이동도를 향상시킬 수 있다.
다음에 MOSFET(100)의 제조 방법에 관해서 설명한다.
도 27에 도시한 바와 같이, 단결정 기판(80)의 주면 상에의 에피택셜 성장에 의해서 탄화규소층(81V)이 형성된다. 구체적으로는, 단결정 기판(80)의 주면 상에 버퍼층(121)이 형성되고, 버퍼층(121) 상에 내압 유지층(122)이 형성된다. 이에 따라, 에피택셜 기판(90V)이 형성된다(도 26 : 스텝 S110). 버퍼층(121)은 도전형이 n형인 탄화규소로 이루어지고, 그 두께는, 예를 들면 0.5 ㎛가 된다. 또한 버퍼층(121)에 있어서의 도전형 불순물의 농도는, 예를 들면 5×1017cm-3가 된다. 내압 유지층(122)의 두께는, 예를 들면 10 ㎛가 된다. 또한 내압 유지층(122)에 있어서의 n형의 도전성 불순물의 농도는, 예를 들면 5×1015cm-3가 된다.
다음에 에피택셜 기판(90V)의 주면(도 27에 있어서의 상면)의 광루미네선스 측정을 실시의 형태 3과 거의 마찬가지로 행한다(도 26 : 스텝 S120). 실시의 형태 3과 같이 불량 영역이 기판 단위로 제외된 경우는, 이 시점에서 불량의 에피택셜 기판이, MOSFET(100)의 제조 공정으로부터 제외된다. 한편, 실시의 형태 3의 변형예 3과 같이 불량 영역이 하나의 기판 내에서 부분적으로 제외된 경우는, 에피택셜 기판의 제조 공정으로부터의 제외는 행해지지 않고, 후술하는 다이싱 공정 후에, 불량 영역이 제외된다.
도 28에 도시한 바와 같이, 주입 공정(도 26 : 스텝 S130)에 의해, p 영역(123)과, n+ 영역(124)과, p+ 영역(125)이 이하와 같이 형성된다.
우선 p형의 도전성 불순물이 내압 유지층(122)의 일부에 선택적으로 주입됨으로써, p 영역(123)이 형성된다. 다음에, n형의 도전성 불순물을 소정 영역에 선택적으로 주입함으로써 n+ 영역(124)이 형성되고, 또한 p형의 도전성 불순물을 소정 영역에 선택적으로 주입함으로써 p+ 영역(125)이 형성된다. 또 불순물의 선택적인 주입은, 예를 들면 산화막으로 이루어지는 마스크를 이용하여 행해진다.
이러한 주입 공정 후, 활성화 어닐링 처리가 행해진다. 예를 들면, 아르곤 분위기 중, 가열 온도 1700℃로 30분간의 어닐링이 행해진다.
도 29에 도시한 바와 같이, 게이트 절연막 형성 공정(도 26 : 스텝 S140)을 행한다. 구체적으로는, 내압 유지층(122)과, p 영역(123)과, n+ 영역(124)과, p+ 영역(125)의 위를 덮도록 산화막(126)을 형성한다. 이러한 형성은 드라이 산화(열산화)에 의해 행해지더라도 좋다. 드라이 산화의 조건은, 예를 들면, 가열 온도가 1200℃이며, 또한 가열 시간이 30분이다.
그 후, 질화 어닐링 공정(도 26 : 스텝 S150)을 행한다. 구체적으로는, 일산화질소(NO) 분위기 중에서의 어닐링 처리를 행한다. 이 처리의 조건은, 예를 들면 가열 온도가 1100℃이며, 가열 시간이 120분이다. 그 결과, 내압 유지층(122), p 영역(123), n+ 영역(124), 및 p+ 영역(125)의 각각과, 산화막(126)의 계면 근방에, 질소 원자가 도입된다.
또 이 일산화질소를 이용한 어닐링 공정 후, 추가로 불활성 가스인 아르곤(Ar) 가스를 이용한 어닐링 처리가 행하여지더라도 좋다. 이 처리의 조건은, 예를 들면, 가열 온도가 1100℃이며, 가열 시간이 60분이다.
도 30에 도시한 바와 같이, 전극 형성 공정(도 26 : 스텝 S160)에 의해, 소스 전극(111) 및 드레인 전극(112)이 이하와 같이 형성된다.
산화막(126) 상에, 포토리소그래피법을 이용하여, 패턴을 갖는 레지스트막을 형성한다. 이 레지스트막을 마스크로서 이용하여, 산화막(126) 중 n+ 영역(124) 및 p+ 영역(125) 상에 위치하는 부분을 에칭에 의해 제거한다. 이에 따라, 산화막(126)에 개구부가 형성된다. 다음에, 이 개구부에서 n+ 영역(124) 및 p+ 영역(125)의 각각과 접촉하도록 도체막을 형성한다. 다음에 레지스트막을 제거함으로써, 상기 도체막 중 레지스트막 상에 위치해 있었던 부분의 제거(리프트 오프)를 행한다. 이 도체막은, 금속막이더라도 좋으며, 예를 들면 니켈(Ni)로 이루어진다. 이 리프트 오프의 결과, 소스 전극(111)이 형성된다.
또, 여기서 얼로이화를 위한 열처리를 행하는 것이 바람직하다. 예를 들면, 불활성 가스인 아르곤(Ar) 가스의 분위기 중, 가열 온도 950℃로 2분의 열처리를 행한다.
다시 도 25를 참조하여, 소스 전극(111) 상에 상부 소스 전극(127)을 형성한다. 또한, 산화막(126) 상에 게이트 전극(110)을 형성한다. 또한, 단결정 기판(80)의 이면(도면 중, 하면) 상에 드레인 전극(112)을 형성한다.
다음에, 실시의 형태 3(도 23)에 있어서 파선(LD)을 따라서 다이싱을 행한 것과 거의 마찬가지로, 다이싱 공정(도 26 : 스텝 S170)을 행한다. 이에 따라 복수의 칩이 취출된다. 실시의 형태 3의 변형예와 같이 하나의 기판 내에서의 불량 영역의 제외를 행한 경우는, 이들 복수의 칩 중 불량 영역을 포함하는 영역이 제외된다.
이상에 의해 MOSFET(100)(도 25)를 얻을 수 있다.
또 전술한 구성에 대하여 도전형을 교체한 구성, 즉 p형과 n형이 교체된 구성을 이용할 수도 있다. 또한 종형 DiMOSFET를 예시했지만, 본 발명의 복합 기판을 이용하여 다른 반도체 장치를 제조하더라도 좋고, 예를 들면 RESURF-JFET(Reduced Surface Field-Junction Field Effect Transistor)를 제조하더라도 좋다.
이번 개시된 실시의 형태 및 실시예는 모든 점에서 예시로서, 제한적인 것은 아니라고 생각할 수 있다. 본 발명의 범위는 상기한 설명이 아니고 청구의 범위에 의해서 표시되고, 청구의 범위와 균등한 의미, 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.
70, 70a?70i : 탄화규소 단결정
70S : 종결정
80: 단결정 기판(탄화규소 기판)
81, 81V : 탄화규소층
90, 90a?90i, 90V : 에피택셜 기판(탄화규소 기판)
90N : 불량 기판
90K : 양품 기판
100 : MOSFET
400 : 광루미네선스 측정 장치
420 : 여기광 생성 유닛
421 : 광원부
422 : 도광부
423, 434 : 필터
430 : 현미경 유닛
431 : 제어부
432 : 스테이지
433 : 광학계
435 : 카메라
500 : 쇼트키 다이오드
C1?C9 : 칩
DX : 오프 방향
DZ : 법선 방향
HX : 육방정
LE : 여기광
LH : 투과광
LL : 광루미네선스 광
M70, M80, M90 : 주면
OA : 오프각
RL : 발광 영역
SD : 측면

Claims (17)

  1. 측면과,
    상기 측면으로 둘러싸인 주면(M80)을 구비하는 탄화규소 기판(80)으로서,
    상기 탄화규소 기판은 육방정의 결정 구조를 갖고,
    상기 주면은 상기 육방정의 {0001}면으로부터 오프 방향으로 오프각만큼 경사져 있으며,
    상기 주면은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광(LE)에 의한 상기 주면의 650 nm 초과의 파장을 갖는 광루미네선스 광(LL)의 발광 영역 중에서, 상기 오프 방향에 수직인 방향으로, 15 ㎛ 이하의 치수를 갖고, 상기 오프 방향에 평행한 방향으로, 상기 여기광의 육방정 탄화규소에의 침입 길이를 상기 오프각의 탄젠트로 나눈 값 이하의 치수를 갖는 발광 영역의 개수가 1 cm2당 1×104 이하가 되는 특성을 갖는 것을 특징으로 하는 탄화규소 기판(80).
  2. 제1항에 있어서, 상기 발광 영역은, 750 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 탄화규소 기판.
  3. 제1항에 있어서, 상기 발광 영역은, 650 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 탄화규소 기판.
  4. 제1항에 있어서, 상기 발광 영역은, 750 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 탄화규소 기판.
  5. 제1항에 있어서, 상기 주면은, 상기 발광 영역의 개수가 1 cm2당 1×104 이하가 되는 특성을 갖는 것을 특징으로 하는 탄화규소 기판.
  6. 제1항에 있어서, 상기 탄화규소 기판(90)은, 상기 주면을 갖는 탄화규소층(81)과, 상기 탄화규소층을 지지하는 베이스 기판(80)을 포함하고, 상기 탄화규소층은 상기 베이스 기판 상에 에피택셜로 형성되어 있는 것을 특징으로 하는 탄화규소 기판(90).
  7. 제1항에 기재된 탄화규소 기판을 구비하는 것을 특징으로 하는 반도체 장치(100).
  8. 각각이 주면을 갖고, 결정 구조가 육방정인 복수의 탄화규소 단결정(70)을 준비하는 공정과,
    상기 복수의 탄화규소 단결정 각각의 상기 주면의 광루미네선스 측정을 행하는 공정을 포함하고,
    상기 광루미네선스 측정을 행하는 공정은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광을 상기 주면에 조사하는 공정과, 상기 여기광에 의해서 생긴 650 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역을 관측하는 공정을 포함하며,
    상기 복수의 탄화규소 단결정 중 단위 면적당의 상기 발광 영역의 개수가 정해진 수보다 적은 것을 종결정(70S)으로 하여, 승화법에 의한 탄화규소의 결정 성장을 행하는 공정을 포함하는 것을 특징으로 하는 탄화규소 기판의 제조 방법.
  9. 제8항에 있어서, 상기 발광 영역은, 750 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 탄화규소 기판의 제조 방법.
  10. 제8항에 있어서, 상기 발광 영역은, 650 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 탄화규소 기판의 제조 방법.
  11. 제8항에 있어서, 상기 발광 영역은, 750 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 탄화규소 기판의 제조 방법.
  12. 반도체 장치의 제조 방법으로서,
    각각이 주면을 갖고, 결정 구조가 육방정인 복수의 탄화규소 기판을 준비하는 공정과,
    상기 복수의 탄화규소 기판 각각의 상기 주면의 광루미네선스 측정을 행하는 공정을 포함하고,
    상기 광루미네선스 측정을 행하는 공정은, 육방정 탄화규소의 밴드갭보다 높은 에너지를 갖는 여기광을 상기 주면에 조사하는 공정과, 상기 여기광에 의해서 생긴 650 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역을 관측하는 공정을 포함하고,
    상기 주면에 있어서 단위 면적당의 상기 발광 영역의 개수가 정해진 수보다 많은 영역인 불량 영역을, 상기 반도체 장치를 제작하기 위한 영역인 제품 제작 영역으로부터 제외하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 발광 영역은, 750 nm 초과의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제12항에 있어서, 상기 발광 영역은, 650 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제12항에 있어서, 상기 발광 영역은, 750 nm 초과 950 nm 미만의 파장을 갖는 광루미네선스 광의 발광 영역인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제12항에 있어서, 상기 제외하는 공정은, 상기 불량 영역을 갖는 탄화규소 기판을 상기 반도체 장치의 제조 공정으로부터 제외하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제12항에 있어서, 상기 제외하는 공정은, 상기 불량 영역을 갖는 탄화규소 기판 중 상기 불량 영역을 상기 반도체 장치의 제조 공정으로부터 제외하고 상기 불량 영역 이외의 영역을 상기 제품 제작 영역으로 판정하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020127014684A 2010-12-27 2011-10-12 탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법 KR20120101055A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-289593 2010-12-27
JP2010289593 2010-12-27

Publications (1)

Publication Number Publication Date
KR20120101055A true KR20120101055A (ko) 2012-09-12

Family

ID=46315563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014684A KR20120101055A (ko) 2010-12-27 2011-10-12 탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US8624266B2 (ko)
EP (2) EP2660366B1 (ko)
JP (4) JP5857959B2 (ko)
KR (1) KR20120101055A (ko)
CN (1) CN102686787B (ko)
CA (1) CA2779961A1 (ko)
TW (1) TW201227955A (ko)
WO (1) WO2012090572A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052174A (ko) * 2012-10-02 2015-05-13 가부시키가이샤 덴소 탄화규소 반도체 기판 및 그 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
JP2015013762A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素単結晶基板
JP6444207B2 (ja) * 2015-02-17 2018-12-26 株式会社ディスコ 六方晶単結晶基板の検査方法及び検査装置
JP6641814B2 (ja) * 2015-09-11 2020-02-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP7447392B2 (ja) * 2018-09-10 2024-03-12 株式会社レゾナック ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
CN114174564A (zh) * 2019-04-26 2022-03-11 学校法人关西学院 半导体衬底的制造方法、其制造装置以及外延生长方法
KR102268424B1 (ko) * 2019-10-22 2021-06-22 에스케이씨 주식회사 종자정 접착층, 이를 적용한 적층체의 제조방법 및 웨이퍼의 제조방법
JP7438162B2 (ja) 2021-04-15 2024-02-26 三菱電機株式会社 炭化珪素半導体装置の検査方法および炭化珪素半導体装置の製造方法
CN113463197A (zh) * 2021-06-18 2021-10-01 广州爱思威科技股份有限公司 一种碳化硅晶体的制备方法、碳化硅晶片、碳化硅衬底及半导体器件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065726B1 (en) * 1998-03-19 2010-01-13 Hitachi, Ltd. Silicon carbide junction-gate field effect transistor
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3750622B2 (ja) * 2002-03-22 2006-03-01 株式会社デンソー エピタキシャル膜付きＳｉＣウエハ及びその製造方法並びにＳｉＣ電子デバイス
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP2005154247A (ja) * 2003-10-27 2005-06-16 Ngk Insulators Ltd 単結晶炭化珪素の製造方法および単結晶炭化珪素
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
JP4694144B2 (ja) * 2004-05-14 2011-06-08 住友電気工業株式会社 ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
US7314521B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP3917154B2 (ja) * 2004-11-19 2007-05-23 独立行政法人 宇宙航空研究開発機構 半導体試料の欠陥評価方法及び装置
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US8221549B2 (en) * 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP4633549B2 (ja) * 2005-06-15 2011-02-16 財団法人電力中央研究所 フォトルミネッセンスマッピング測定装置
JP4818754B2 (ja) * 2006-03-01 2011-11-16 新日本製鐵株式会社 炭化珪素単結晶インゴットの製造方法
JP5192661B2 (ja) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素半導体素子の製造方法
GB0611156D0 (en) * 2006-06-07 2006-07-19 Qinetiq Ltd Optical inspection
JP2008235767A (ja) * 2007-03-23 2008-10-02 Univ Of Fukui 半導体素子及びその製造方法
JP4469396B2 (ja) * 2008-01-15 2010-05-26 新日本製鐵株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP4987792B2 (ja) * 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
JP2010095397A (ja) 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
WO2010055569A1 (ja) * 2008-11-13 2010-05-20 株式会社エコトロン Ｍｏｓｆｅｔおよびその製造方法
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP2010153464A (ja) * 2008-12-24 2010-07-08 Toyota Central R&D Labs Inc 半導体装置およびその製造方法
US8044408B2 (en) * 2009-05-20 2011-10-25 Nippon Steel Corporation SiC single-crystal substrate and method of producing SiC single-crystal substrate
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP5515991B2 (ja) * 2010-04-06 2014-06-11 新日鐵住金株式会社 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052174A (ko) * 2012-10-02 2015-05-13 가부시키가이샤 덴소 탄화규소 반도체 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2020043365A (ja) 2020-03-19
EP2660366A1 (en) 2013-11-06
JP2016121059A (ja) 2016-07-07
JPWO2012090572A1 (ja) 2014-06-05
US8624266B2 (en) 2014-01-07
EP2660366A4 (en) 2014-07-23
US20120161155A1 (en) 2012-06-28
CA2779961A1 (en) 2012-06-27
CN102686787B (zh) 2017-12-15
JP5857959B2 (ja) 2016-02-10
JP6123875B2 (ja) 2017-05-10
WO2012090572A1 (ja) 2012-07-05
CN102686787A (zh) 2012-09-19
JP2017124974A (ja) 2017-07-20
EP2660366B1 (en) 2020-12-02
EP3780114A1 (en) 2021-02-17
TW201227955A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
JP6123875B2 (ja) 半導体装置用炭化珪素基板および半導体装置
JP5696630B2 (ja) 炭化珪素基板およびその製造方法
JP2008535761A (ja) 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
EP2551891B1 (en) Semiconductor device and method for producing same
US20190252504A1 (en) n-TYPE SiC SINGLE CRYSTAL SUBSTRATE, METHOD FOR PRODUCING SAME AND SiC EPITAXIAL WAFER
US20230334337A1 (en) Silicon Carbide Components and Methods for Producing Silicon Carbide Components
US20170317174A1 (en) Silicon carbide substrate and method of manufacturing silicon carbide substrate
JP2011219337A (ja) 結晶の製造方法、結晶および半導体装置
US20110229719A1 (en) Manufacturing method for crystal, manufacturing apparatus for crystal, and stacked film
JP5853648B2 (ja) 炭化珪素半導体装置の製造方法
JPWO2018142744A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US9082621B2 (en) Method for manufacturing silicon carbide single crystal, and silicon carbide substrate
JP2016183108A (ja) 炭化珪素基板
JP5983824B2 (ja) 炭化珪素基板
JP5765499B2 (ja) 炭化珪素基板
JP2015129087A (ja) 炭化珪素基板
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
Tanaka et al. Fabrication of 1.4-kV mesa-type p+–n diodes with avalanche breakdown and without forward degradation on high-quality 6H-SiC substrate
KR20210068750A (ko) 실리콘 카바이드 잉곳의 제조방법, 그에 의해 제조된 실리콘 카바이드 잉곳 및 실리콘 카바이드 웨이퍼
CN118156288A (zh) 碳化硅基板及使用它的碳化硅半导体装置
Anderson et al. Improvements in the annealing of ion implanted III-nitride materials and related devices
JPH04112583A (ja) ＳｉＣ青色発光ダイオードの製造方法
JP2008233055A (ja) 発光素子の評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application