KR20150052174A - 탄화규소 반도체 기판 및 그 제조 방법 - Google Patents

탄화규소 반도체 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20150052174A
KR20150052174A KR1020157008203A KR20157008203A KR20150052174A KR 20150052174 A KR20150052174 A KR 20150052174A KR 1020157008203 A KR1020157008203 A KR 1020157008203A KR 20157008203 A KR20157008203 A KR 20157008203A KR 20150052174 A KR20150052174 A KR 20150052174A
Authority
KR
South Korea
Prior art keywords
silicon carbide
crystal
semiconductor substrate
imprint
single crystal
Prior art date
Application number
KR1020157008203A
Other languages
English (en)
Other versions
KR101658506B1 (ko
Inventor
쇼우이치 야마우치
나오히코 히라노
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20150052174A publication Critical patent/KR20150052174A/ko
Application granted granted Critical
Publication of KR101658506B1 publication Critical patent/KR101658506B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

탄화규소 반도체 기판은 탄화규소 단결정으로 구성되고, 적어도 표면에 결정 결함으로 구성된 식별 표시로서의 각인(2)이 형성되어 있다. 상기 탄화규소 반도체 기판을 종결정으로서 이용하여 탄화규소 단결정(3)을 성장시켰을 때에, 상기 탄화규소 단결정(3)에 결정 결함으로써 각인(2)이 전파되도록 할 수 있다. 상기 탄화규소 단결정(3)을 사용하여 탄화규소 반도체 기판(4)을 제작했을 때에, 각 탄화규소 반도체 기판(4)에는 이미 각인(2)이 형성된 상태로 할 수 있다.

Description

탄화규소 반도체 기판 및 그 제조 방법{SILICON CARBIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING SAME}
관련 출원의 상호 참조
본 개시는 2012년 10월 2일에 출원된 일본 출원 번호2012-220403호에 기초하는 것으로, 여기에 그 기재 내용을 원용한다.
본 개시는 탄화규소(이하, SiC라 한다)로 이루어지는 종결정으로부터 제조되는 SiC 반도체 기판(이하, SiC 웨이퍼라 한다) 및 그 제조 방법에 관한 것이다.
종래, SiC 웨이퍼 제조에 있어서, 웨이퍼 품질은 결정 성장 시의 종결정의 품질의 영향을 매우 크게 받는다(예를 들면, 특허 문헌 1 참조). 이 때문에, 결정 결함이 적은 고품질인 종결정은 고품질인 SiC 웨이퍼를 제조하는 데 중요하다. 따라서, 고품질인 종결정을 공정 내 및 수송 상에 있어서 엄중하게 관리하는 것이 불가결하고, 고품질 웨이퍼를 제조할 수 있는 종결정일수록 고부가가치품으로서의 리스크(도난ㆍ분실)에 대하여 미연에 방지하는 대책이 불가결하다. 그 상황에서는 시장에서 유통하는 웨이퍼의 제조 공정에서 이용된 종결정을 특정하는 수단(트레이 서빌리티)을 강구하는 것이 상기한 리스크의 미연 방지에 유효하다. 이 때문에, 종래에는 웨이퍼 제조 공정 중의 가공 공정 내에서 웨이퍼마다 넘버링을 실시하는 것이 일반적으로 행해지고 있으며, 넘버링 확인에 의하여 제조원을 판명할 수 있도록 해 두는 것으로 상기의 리스크의 회피가 도모되고 있다.
그러나 상기의 넘버링은 웨이퍼 상에 가공한 후의 웨이퍼의 식별용으로 실시하는 것으로, 리스크 회피를 실시하고 싶은 고품질인 종결정을 이용하여 결정 성장시킨 경우에 자동적으로 그 이력이 웨이퍼 상에 각인되는 것은 아니다. 따라서, 각인 전에 부정한 수단에 의해 고품질인 종결정이 입수된 경우, 그 종결정을 이용하여 결정 성장을 실시해서 웨이퍼 제작을 실시한 경우이어도, 그 종결정을 사용했는지의 여부의 판별이 불가능하여, 상기의 리스크 회피를 도모할 수 없게 된다. 또, 종결정으로부터 성장시킨 SiC 단결정으로부터 잘라낸 SiC 웨이퍼에 대해서도, 각인 전에 부정한 수단에 의하여 입수된 경우에, 그것을 새로이 종결정으로서 이용하여 결정 성장을 실시해서 웨이퍼 제작을 행한 경우에도 상기와 동일하다고 할 수 있다.
특허문헌 1: 일본 특허 제 3745668호 공보
본 개시의 목적의 하나는 탄화규소 반도체 기판을 종결정으로서 이용하여 탄화규소 단결정을 성장시켰을 때에, 종결정으로서 이용된 것을 확인할 수 있는 탄화규소 반도체 기판을 제공하는 것이다. 또, 본 개시의 다른 목적은 탄화규소 반도체 기판을 종결정으로서 이용하여 탄화규소 단결정을 성장시켰을 때에, 종결정으로서 이용된 것을 확인할 수 있는 탄화규소 반도체 기판의 제조 방법을 제공하는 것이다.
본 개시의 일 양태에 관련되는 탄화규소 반도체 기판은 탄화규소 단결정으로 구성되고, 적어도 표면에 결정 결함으로 구성된 식별 표시로서의 각인이 형성되어 있다.
상기 탄화규소 반도체 기판을 종결정으로서 이용하여 탄화규소 단결정을 성장시켰을 때에, 상기 탄화규소 단결정에 결정 결함으로서 각인이 전파되도록 할 수 있다. 이 때문에, 상기 탄화규소 반도체 기판이 종결정으로서 이용된 것을 확인할 수 있다.
본 개시의 다른 양태에 관련되는 탄화규소 반도체 기판의 제조 방법에서는 단결정의 탄화규소로 구성되는 종결정을 준비하고, 상기 종결정의 적어도 표면에 결정 결함으로 구성되는 식별 표시로서의 각인을 형성한다. 상기 각인을 형성한 상기 종결정의 표면에 탄화규소 단결정을 성장시키는 것으로 해당 성장 방향에서 상기 각인을 전파시키면서 상기 탄화규소 단결정을 성장시킨다. 상기 각인이 전파된 상기 탄화규소 단결정을 잘라내어 슬라이스하는 것으로 상기 각인이 형성된 상태의 탄화규소 반도체 기판을 형성한다.
상기 탄화규소 반도체 기판을 종결정으로서 이용하여 탄화규소 단결정을 성장시켰을 때에, 상기 탄화규소 단결정에 결정 결함으로서 각인이 전파되도록 할 수 있다. 이 때문에, 상기 탄화규소 반도체 기판이 종결정으로서 이용된 것을 확인할 수 있다.
본 개시에 있어서의 상기 또는 다른 목적, 구성, 이점은 하기의 도면을 참조하면서 이하의 상세 설명으로부터 보다 명백하게 된다. 도면에 있어서,
도 1은 본 개시의 제 1 실시 형태에 관련되는 종결정 상에 SiC 단결정을 성장시켰을 때의 상태를 나타낸 사시도이다.
도 2a는 각인의 상면 레이아웃의 일례를 나타낸 도면이다.
도 2b는 상기 각인의 도 2a의 ⅡB-ⅡB선을 따른 단면도이다.
도 3은 종결정 중에 있어서의 각인의 배치 장소를 나타낸 도면이다.
도 4는 SiC 단결정으로부터 SiC 웨이퍼를 잘라냈을 때의 상태를 나타낸 도면이다.
도 5는 본 개시의 제 2 실시 형태에 관련되는 종결정 중에 있어서의 각인의 배치 장소를 나타낸 도면이다.
도 6은 본 개시의 제 3 실시 형태에 관련되는 종결정 중에 있어서의 각인의 배치 장소를 나타낸 도면이다.
도 7은 본 개시의 제 4 실시 형태에 관련되는 종결정 중에 있어서의 각인의 배치 장소를 나타낸 도면이다.
이하, 본 개시의 실시 형태에 대하여 도면에 기초해서 설명한다. 또한, 이하의 각 실시 형태 상호에 있어서, 서로 동일 또는 균등한 부분에는 동일 부호를 붙여서 설명을 실시한다.
(제 1 실시 형태)
본 개시의 제 1 실시 형태에 대하여 설명한다. 도 1에 나타내는 바와 같이, 고품질인 SiC 웨이퍼로 이루어지는 종결정(1)을 준비한다. 고품질인 SiC로 이루어지는 종결정(1)의 형성 방법으로서는, 종래부터 공지로 되어 있는 어떠한 수법을 이용해도 상관없다. 또, 이때 준비하는 종결정(1)의 다형(多形)에 대해서는, 6H, 4H, 3H 등, 어떠한 다형이어도 좋고, 면 방위에 대해서도, a면, c면의 Si면, c면의 C면 등과 같은 면 방위이어도 좋다.
그리고 이 종결정(1)의 표면에 미리 각인(넘버링)(2)을 형성한다. 각인(2)으로서는, 이력의 확인에 이용하는 것이 가능한 식별 표시, 예를 들면, 문자, 숫자, 바코드, QR코드(등록 상표) 등, 여러 가지 것을 이용할 수 있고, 그 중의 하나 또는 복수의 조합으로 각인(2)을 구성할 수 있다.
도 2a 및 도 2b는 예를 들면, 식별 표시로서 QR코드를 이용하여 각인(2)을 형성한 경우를 나타내고 있으며, 도 2a에 나타내는 바와 같은 QR코드의 식별 표시로서 표시되는 각인(2)을, 도 2b에 나타내는 바와 같이 종결정(1)의 표면에 형성한 단차(오목부)(1a)로 구성할 수 있다. 각인(2)의 종류로서는 단차(1a) 외에, 손상층 등, 결정 내의 결함으로 되는 것이어도 좋다. 예를 들면, 레이저 가공, 다이아몬드 절삭 공구에 의한 절삭 가공, 각인(2)의 부분 이외를 마스크한 드라이 에칭 등으로 단차(1a)나 손상층에 의한 각인(2)을 형성할 수 있다. 또, 각인(2)의 부분 이외를 마스크한 이온 주입 등에 의하여 손상층에 의한 각인(2)을 형성할 수 있다. 각인(2)의 형성 위치에 대해서는 특별히 제한은 없지만, 예를 들면, 도 3에 나타내는 바와 같이, 원반상으로 되는 종결정(1)의 외부 가장자리부에 한 부분 구비할 수 있다.
이와 같이, 종결정(1)의 표면에 각인(2)을 형성해 두는 것으로 만일, 종결정(1)이 도난 등, 부정한 수단에 의하여 분실되었다고 해도 각인(2)에 의해 그 종결정(1)의 이력을 확인하는 것이 가능하게 된다.
이와 같이, 각인(2)을 형성한 종결정(1)을 이용하여 도 1에 나타내는 바와 같이, 그 표면에 SiC 단결정(3)을 성장시킨다. SiC 단결정(3)의 성장의 방법으로서는, 승화 재결정법이나 가스 공급법 등, 어떠한 수법을 채용해도 좋다. 이에 따라, 종결정(1)의 표면의 결정성을 승계한 SiC 단결정(3)을 성장시킬 수 있다.
이 때문에, 각인(2)을 형성한 종결정(1)의 표면에 SiC 단결정(3)을 성장시키도록 하면, 결정 성장 과정에서 각인(2)으로부터 관통 결함(마이크로파이프나 관통 나선 전위)이나 적층 결함이 전파되고, 성장한 SiC 단결정(3)에도 결정 결함으로 이루어지는 각인(2)이 승계된다. 따라서, SiC(3)는 성장 방향에 있어서, 각인(2)과 같은 형상으로 승계된 결함이 형성된 상태로 된다. 구체적으로는, 종결정(1)에 형성한 각인(2)의 패턴이 SiC 단결정(3) 내를 관통하여 형성된 상태로 된다.
또한, 이와 같이 형성되는 결정 결함은 종결정(1)이 어떠한 다형이나 면 방위이어도 관통 결함(마이크로파이프나 관통 나선 전위)이나 적층 결함으로서 전파된다. 이 때문에, 상기한 바와 같이 종결정(1)의 다형이나 면 방위에는 특별히 제한은 없고, 어떠한 것이어도 각인(2)과 같은 형상으로 승계되게 된다.
이와 같이, 종결정(1)의 표면에 성장된 SiC 단결정(3) 내를 관통하여 각인(2)과 같은 형상의 결정 결함이 형성되도록 할 수 있다. 이 때문에, 도 4에 나타내는 바와 같이 종결정(1)으로부터 SiC 단결정(3)을 잘라낸 후, 슬라이스하여 SiC 웨이퍼(4)를 형성했다고 해도, 각 SiC 웨이퍼(4)에는 각인(2)이 형성된 상태로 된다. 따라서, 각 SiC 웨이퍼(4)에 대하여 개별로 각인(2)을 형성하지 않아도 SiC 단결정(3)의 성장 시에 각인(2)이 붙여지도록 할 수 있다. 그리고 이와 같이 형성되는 각인(2)은 SiC 단결정(3)의 내부를 관통하여 설치되기 때문에 SiC 단결정(3)을 슬라이스하여 SiC 웨이퍼(4)로 했다고 해도 소실되어 버리지 않는다.
이상 설명한 바와 같이, 종결정(1)의 상태로부터 식별 표시로 된 각인(2)을 형성해 두고, SiC 단결정(3)에 결정 결함으로서 각인(2)이 전파되도록 하고 있다. 이 때문에, SiC 단결정(3)을 사용하여 SiC 웨이퍼(4)를 형성했을 때에, 각 SiC 웨이퍼(4)에는 이미 각인(2)이 형성된 상태로 할 수 있다. 즉, 만일, 종결정(1) 또는 종결정(1)으로부터 성장시킨 SiC 단결정(3)으로부터 제조한 SiC 웨이퍼(4)를 도난 등의 부정한 수단에 의해 입수하고, 그 종결정(1)이나 SiC 웨이퍼(4)를 이용하여 SiC 단결정(3)을 새로이 성장시킨 경우에, 그 SiC 단결정(3)에 각인(2)이 형성되도록 할 수 있다. 따라서, 부정한 수단에 의해 입수된 고품질인 종결정(1) 또는 SiC 웨이퍼(4)를 종결정으로서 이용하여 결정 성장을 실시해서 다시 SiC 웨이퍼(4)를 제작한 경우이어도, 그 종결정을 사용한 것을 확인하는 것이 가능한 SiC 웨이퍼(4)로 할 수 있다.
또, 종결정(1) 또는 종결정(1)으로부터 성장시킨 SiC 단결정(3)으로부터 제조한 SiC 웨이퍼(4)를 종결정으로 하여 SiC 단결정(3)을 형성한 경우, 각인(2)이 결정의 성장 방향으로 전파되고, 결정의 표면으로부터 이면에 걸쳐서 관통한 구조의 결정 결함으로 된다. 따라서, SiC 단결정(3)의 상태이어도 각인(2)을 확인하는 것으로 부정한 수단에 의해 입수한 종결정(1)이나 SiC 웨이퍼(4)를 사용한 것을 확인할 수 있다.
또한, 본 실시 형태의 제조 방법에 의하여 제조한 SiC 웨이퍼(4)는 SiC디바이스를 구비한 SiC 반도체 모듈의 제조에 이용된다. 구체적으로는, SiC 웨이퍼(4) 중의 유효 영역, 즉, 디바이스 형성 영역에 에피택셜층을 성장시킨 후, 불순물의 이온 주입 공정 등, 각종 디바이스 형성 공정을 실시하는 것으로 SiC디바이스를 형성한다. 그리고 디바이스 형성 후에 타이밍에 따라서 칩 단위로 분할한 후, 모듈화하는 것으로 SiC 반도체 모듈을 제조할 수 있다. 이때, 본 실시 형태에서는 도 3에 나타낸 바와 같이, 종결정(1)의 외부 가장자리부에 하나만 각인(2)을 형성하도록 하고 있기 때문에 SiC 웨이퍼(4)의 유효 영역을 피하여 각인(2)을 형성할 수 있다. 따라서, 칩 배치의 제약의 문제를 발생시키지 않고, 각인(2)의 배치 장소를 확보할 수 있다.
(제 2 실시 형태)
본 개시의 제 2 실시 형태에 대하여 설명한다. 본 실시 형태는 제 1 실시 형태에 대하여 각인(2)의 수를 변경한 것이고, 그 이외의 부분에 대해서는 제 1 실시 형태와 동일하기 때문에 제 1 실시 형태와 다른 부분에 대해서만 설명한다.
도 5에 나타내는 바와 같이, 본 실시 형태에서는 종결정(1)의 외부 가장자리부에 있어서의 복수 부분에 각인(2)을 형성하고 있다. 예를 들면, 도 5에서는 대략 등간격으로 되는 6군데에 각인(2)을 형성하도록 하고 있지만, 그 이하의 수이어도 좋고, 그 이상의 수이어도 좋다.
제 1 실시 형태와 같이, 종결정(1)의 외부 가장자리부의 1군데에만 각인(2)을 형성하는 경우, 종결정(1) 또는 SiC 웨이퍼(4) 중, 각인(2)을 피한 부분의 영역이 비교적 광면적으로 남는다. 이 때문에, 부정하게 입수한 종결정(1) 또는 SiC 웨이퍼(4)로부터 각인(2)을 피한 부분만을 꺼내어서 새로운 종결정을 형성했다고 해도 비교적 대구경의 종결정으로 할 수 있을 가능성이 있다. 이에 대하여, 본 실시 형태와 같이, 종결정(1)의 외부 가장자리부의 복수 부분에 각인(2)을 형성하면, 종결정(1) 또는 SiC 웨이퍼(4) 중, 각인(2)을 피한 부분의 영역이 비교적 좁아진다. 따라서, 부정하게 입수한 종결정(1) 또는 SiC 웨이퍼(4)로부터 각인(2)을 피한 부분만을 꺼내어서 새로운 종결정을 형성했다고 해도 비교적 소구경의 종결정으로밖에 되지 않도록 할 수 있다.
(제 3 실시 형태)
본 개시의 제 3 실시 형태에 대하여 설명한다. 본 실시 형태도 제 1 실시 형태에 대하여 각인(2)의 수를 변경한 것으로, 그 이외의 부분에 대해서는 제 1 실시 형태와 동일하기 때문에 제 1 실시 형태와 다른 부분에 대해서만 설명한다.
도 6에 나타내는 바와 같이, 본 실시 형태에서는 종결정(1)의 외부 가장자리부로부터 중심을 향하여 복수개 나열하여 각인(2)을 형성하고 있다. 예를 들면, 도 6에서는 대략 등간격으로 3개의 각인(2)을 형성하도록 하고 있는데, 2개이어도 좋고, 4개 이상이어도 좋다.
이와 같이, 종결정(1)의 외부 가장자리부로부터 중심을 향하여 복수개 나열하여 각인(2)을 형성해도 제 2 실시 형태와 동일한 효과를 얻을 수 있다. 다만, 이와 같은 배치로 각인(2)을 형성하는 경우, SiC 웨이퍼(4)의 유효 영역에 각인(2)이 들어갈 가능성이 있는 것에서, 칩 배치의 제약이 발생할 가능성도 있다. 따라서, 칩 배치의 제약도 없고, 또한 부정하게 입수한 종결정(1) 또는 SiC 웨이퍼(4)를 이용해도 비교적 소구경의 종결정으로밖에 되지 않도록 할 수 있는 것을 생각하면, 제 2 실시 형태의 배치로 각인(2)을 형성하는 것이 가장 유효하다고 할 수 있다.
(제 4 실시 형태)
본 개시의 제 4 실시 형태에 대하여 설명한다. 본 실시 형태도 제 1 실시 형태에 대하여 각인(2)의 수를 변경한 것으로, 그 이외의 부분에 대해서는 제 1 실시 형태와 동일하기 때문에 제 1 실시 형태와 다른 부분에 대해서만 설명한다.
도 7에 나타내는 바와 같이, 본 실시 형태에서는 종결정(1)의 중심에 1개 또는 복수개 각인(2)을 형성하고 있다. 예를 들면, 도 7에서는 1개만 각인(2)을 형성하도록 하고 있지만, 2개이어도 좋고, 3개 이상이어도 좋다.
이와 같이, 종결정(1)의 중심에 각인(2)을 형성해도 제 2 실시 형태와 동일한 효과를 얻을 수 있다. 다만, 이와 같은 배치로 각인(2)을 형성하는 경우, SiC 웨이퍼(4)의 유효 영역에 각인(2)이 들어갈 가능성이 있는 것에서, 제 3 실시 형태와 마찬가지로 칩 배치의 제약이 발생할 가능성도 있다. 이 때문에, 본 실시 형태의 배치를 고려해도 제 2 실시 형태의 배치로 각인(2)을 형성하는 것이 가장 유효하다고 할 수 있다.
(다른 실시 형태)
상기 각 실시 형태에서는 각인(2)의 배치 장소로서 여러 가지 장소의 예를 들었지만, 상기 각 실시 형태에 나타낸 장소 이외이어도 상관없다. 또, 상기 각 실시 형태에서 설명한 배치 장소를 조합하여 각인(2)을 형성하도록 해도 좋다.
또한, 각인(2)을 복수개 형성하는 경우에는, 전부를 같은 종류의 결정 결함에 의하여 구성할 필요는 없고, 다른 종류의 결정 결함에 의하여 구성해도 좋다.
또한, 각인(2)에 대해서는, SiC 단결정(3)을 성장시킬 때에 같은 구조의 결정 결함으로서 전파하는 것에서, 새로이 각인(2)에 대하여 가공을 실시할 필요는 없지만, 각인(2)이 불선명한 경우에는, 각인(2)에 대하여 가공을 실시해서 보다 선명한 상태로 되돌릴 수도 있다.

Claims (8)

  1. 탄화규소 단결정으로 구성되고, 적어도 표면에 결정 결함으로 구성된 식별 표시로서의 각인(2)이 형성되어 있는 것을 특징으로 하는
    탄화규소 반도체 기판.
  2. 제1항에 있어서,
    상기 각인(2) 중의 전부 또는 일부가 상기 표면으로부터 상기 이면에 걸쳐서 관통한 결정 결함으로 구성되어 있는 것을 특징으로 하는
    탄화규소 반도체 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 각인(2)은 외부 가장자리부의 한 부분 또는 복수 부분에 형성되어 있는 것을 특징으로 하는
    탄화규소 반도체 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 각인(2)은 문자, 숫자, 바코드 및 등록 상표인 QR코드 중의 하나 또는 복수의 조합에 의하여 구성되어 있는 것을 특징으로 하는
    탄화규소 반도체 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 탄화규소 반도체 기판을 종결정으로서 이용하여 형성된 탄화규소 단결정으로서,
    상기 각인(2)이 결정의 성장 방향으로 전파되어 있는 것과 함께, 결정의 표면으로부터 이면에 걸쳐서 관통한 구조의 결정 결함인 것을 특징으로 하는
    탄화규소 단결정.
  6. 단결정의 탄화규소로 구성되는 종결정(1)을 준비하는 공정과,
    상기 종결정(1)의 적어도 표면에 결정 결함으로 구성되는 식별 표시로서의 각인(2)을 형성하는 공정과,
    상기 각인(2)을 형성한 상기 종결정(1)의 표면에 탄화규소 단결정(3)을 성장시키는 것으로 상기 성장 방향에 있어서 상기 각인(2)을 전파시키면서 상기 탄화규소 단결정(3)을 성장시키는 공정과,
    상기 각인(2)이 전파된 상기 탄화규소 단결정(3)을 잘라내어 슬라이스하는 것으로 상기 각인(2)이 형성된 상태의 탄화규소 반도체 기판(4)을 형성하는 공정을 포함하고 있는 것을 특징으로 하는
    탄화규소 반도체 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 각인(2)을 형성하는 공정에서는 상기 각인(2)을 레이저 가공, 다이아몬드 절삭 공구에 의한 절삭 가공, 드라이 에칭 또는 이온 주입에 의하여 형성하는 것을 특징으로 하는
    탄화규소 반도체 기판의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 탄화규소 단결정(3)을 잘라낸 후의 상기 종결정(1) 또는 상기 탄화규소 반도체 기판(4)을 종결정으로 하여, 다시 탄화규소 단결정(3)을 성장시키는 것으로 상기 성장 방향에 있어서 상기 각인(2)을 전파시키면서 상기 탄화규소 단결정(3)을 성장시키는 공정과,
    또한, 상기 각인(2)이 전파된 상기 탄화규소 단결정(3)을 잘라내어 슬라이스하는 것으로 다시 상기 각인(2)이 형성된 상태의 탄화규소 반도체 기판(4)을 형성하는 공정을 포함하고 있는 것을 특징으로 하는
    탄화규소 반도체 기판의 제조 방법.
KR1020157008203A 2012-10-02 2013-09-12 탄화규소 단결정, 탄화규소 반도체 기판 및 탄화규소 반도체 기판의 제조 방법 KR101658506B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012220403A JP5692195B2 (ja) 2012-10-02 2012-10-02 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
JPJP-P-2012-220403 2012-10-02
PCT/JP2013/005415 WO2014054228A1 (ja) 2012-10-02 2013-09-12 炭化珪素半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20150052174A true KR20150052174A (ko) 2015-05-13
KR101658506B1 KR101658506B1 (ko) 2016-09-21

Family

ID=50434574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157008203A KR101658506B1 (ko) 2012-10-02 2013-09-12 탄화규소 단결정, 탄화규소 반도체 기판 및 탄화규소 반도체 기판의 제조 방법

Country Status (6)

Country Link
US (1) US9269576B2 (ko)
JP (1) JP5692195B2 (ko)
KR (1) KR101658506B1 (ko)
CN (1) CN104704607B (ko)
DE (1) DE112013004844B4 (ko)
WO (1) WO2014054228A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230344660A1 (en) * 2022-04-20 2023-10-26 EllansaLabs Inc. System and Method for Etching Internal Surfaces of Transparent Gemstones with Information Pertaining to a Blockchain
WO2023063996A1 (en) * 2022-04-20 2023-04-20 EllansaLabs Inc. System and method for etching internal surfaces of transparent gemstones with information pertaining to a blockchain
US11867637B2 (en) 2022-12-15 2024-01-09 EllansaLabs Inc. Systems for authentication and related devices and methods
US11783145B2 (en) 2022-12-21 2023-10-10 EllansaLabs Inc. Systems for authentication and related devices and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
KR20120083381A (ko) * 2010-10-18 2012-07-25 스미토모덴키고교가부시키가이샤 탄화규소 기판을 갖는 복합 기판의 제조 방법
JP2012171801A (ja) * 2011-02-17 2012-09-10 Bridgestone Corp 炭化珪素単結晶ウエハの製造方法
KR20120101055A (ko) * 2010-12-27 2012-09-12 스미토모덴키고교가부시키가이샤 탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575221A (en) * 1978-12-04 1980-06-06 Fujitsu Ltd Manufacturing semiconductor
JP2001101337A (ja) * 1999-07-26 2001-04-13 Komatsu Ltd ドットマークの読取り装置と読取り方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012066974A (ja) * 2010-09-24 2012-04-05 Hitachi Cable Ltd 窒化物半導体ウェハ及びその製造方法
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
KR20120083381A (ko) * 2010-10-18 2012-07-25 스미토모덴키고교가부시키가이샤 탄화규소 기판을 갖는 복합 기판의 제조 방법
KR20120101055A (ko) * 2010-12-27 2012-09-12 스미토모덴키고교가부시키가이샤 탄화규소 기판, 반도체 장치, 탄화규소 기판의 제조 방법 및 반도체 장치의 제조 방법
JP2012171801A (ja) * 2011-02-17 2012-09-10 Bridgestone Corp 炭化珪素単結晶ウエハの製造方法

Also Published As

Publication number Publication date
WO2014054228A1 (ja) 2014-04-10
JP2014075380A (ja) 2014-04-24
US20150228482A1 (en) 2015-08-13
KR101658506B1 (ko) 2016-09-21
DE112013004844T5 (de) 2015-06-18
JP5692195B2 (ja) 2015-04-01
CN104704607A (zh) 2015-06-10
CN104704607B (zh) 2017-09-29
DE112013004844B4 (de) 2019-11-28
US9269576B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
KR101658506B1 (ko) 탄화규소 단결정, 탄화규소 반도체 기판 및 탄화규소 반도체 기판의 제조 방법
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
Strittmatter et al. Maskless epitaxial lateral overgrowth of GaN layers on structured Si (111) substrates
JP4930081B2 (ja) ＧａＮ結晶基板
CN101499469A (zh) 氮化镓晶圆
JP6761322B2 (ja) Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板
US20100028605A1 (en) Substrate for epitaxial growth
CN108067746A (zh) 基板的加工方法
TW201500607A (zh) ＧａＮ基板及ＧａＮ基板之製造方法
US6797585B1 (en) Nonintrusive wafer marking
JP5644796B2 (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法
JP5811255B2 (ja) ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
KR20090094516A (ko) 질화갈륨 성장용 베이스 기판, 베이스 기판 제조 방법 및질화갈륨 성장 방법
JP2007197240A (ja) 窒化ガリウム単結晶基板の製造方法及び窒化ガリウム単結晶基板
JPWO2020138226A1 (ja) 半導体素子の製造方法、半導体素子および基板
JP5644797B2 (ja) ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
JP2014237570A (ja) 窒化物半導体基板の製造方法
JP6232186B2 (ja) 窒化物半導体ウェハのマーキング方法および識別符号付き窒化物半導体ウェハ
JP2012066974A (ja) 窒化物半導体ウェハ及びその製造方法
JP2009298676A (ja) Ｉｉｉ族窒化物半導体基板の製造方法
KR101016317B1 (ko) 반도체 소자의 칩 제조 방법 및 그 방법에 사용하는 웨이퍼
JP6503894B2 (ja) 窒化物半導体テンプレートの製造方法および窒化物半導体テンプレート
JP2011157275A (ja) ＧａＮ結晶基板
KR100729566B1 (ko) 질화 갈륨계 단결정 기판 제조방법
JP2014214035A (ja) 窒化物半導体自立基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant