JP2014075380A - 炭化珪素半導体基板およびその製造方法 - Google Patents

炭化珪素半導体基板およびその製造方法 Download PDF

Info

Publication number
JP2014075380A
JP2014075380A JP2012220403A JP2012220403A JP2014075380A JP 2014075380 A JP2014075380 A JP 2014075380A JP 2012220403 A JP2012220403 A JP 2012220403A JP 2012220403 A JP2012220403 A JP 2012220403A JP 2014075380 A JP2014075380 A JP 2014075380A
Authority
JP
Japan
Prior art keywords
crystal
silicon carbide
seed crystal
semiconductor substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012220403A
Other languages
English (en)
Other versions
JP5692195B2 (ja
Inventor
Shoichi Yamauchi
庄一 山内
Naohiko Hirano
尚彦 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012220403A priority Critical patent/JP5692195B2/ja
Priority to PCT/JP2013/005415 priority patent/WO2014054228A1/ja
Priority to DE112013004844.2T priority patent/DE112013004844B4/de
Priority to CN201380051807.1A priority patent/CN104704607B/zh
Priority to KR1020157008203A priority patent/KR101658506B1/ko
Priority to US14/430,644 priority patent/US9269576B2/en
Publication of JP2014075380A publication Critical patent/JP2014075380A/ja
Application granted granted Critical
Publication of JP5692195B2 publication Critical patent/JP5692195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】不正な手段により入手された高品質な種結晶を用いて結晶成長を行ってウェハ作成を行った場合であっても、その種結晶を使用したことが確認できるようにする。
【解決手段】種結晶１の状態から識別表示とされた刻印２を形成しておき、ＳｉＣ単結晶３に結晶欠陥として刻印２が伝播されるようにする。これにより、ＳｉＣ単結晶３を使用してＳｉＣウェハ４を形成したときに、各ＳｉＣウェハ４には既に刻印２が形成された状態にすることができる。したがって、不正な手段により入手された高品質な種結晶１もしくはＳｉＣウェハ４を種結晶として用いて結晶成長を行って更にＳｉＣウェハ４を作成した場合であっても、その種結晶を使用したことを確認することが可能なＳｉＣウェハ４にできる。
【選択図】図１

Description

本発明は、炭化珪素（以下、ＳｉＣという）からなる種結晶（シード）から製造されるＳｉＣ半導体基板（以下、ＳｉＣウェハという）およびその製造方法に関するものである。
従来、ＳｉＣウェハ製造において、ウェハ品質は結晶成長時の種結晶の品質の影響を非常に大きく受ける（例えば、特許文献１参照）。このため、結晶欠陥の少ない高品質な種結晶は高品質なＳｉＣウェハを製造する上で重要である。したがって、高品質な種結晶を工程内及び輸送上において厳重に管理することが不可欠であり、高品質ウェハを製造可能な種結晶であるほど高付加価値品としてのリスク（盗難・紛失）に対して未然に防止する手立てが不可欠である。その上では、市場で流通するウェハの製造工程で用いられた種結晶を特定する手段（トレーサビリティ）を講ずることが上記したリスクの未然防止に有効である。このため、従来は、ウェハ製造工程中の加工工程内で各ウェハごとにナンバリングを実施することが一般的に実施されおり、ナンバリング確認によって製造元が判明できるようにしておくことで、上記のリスクの回避が図られている。
特許第３７４５６６８号公報
しなしながら、上記のナンバリングは、ウェハ上に加工した後のウェハの識別用に実施するものであり、リスク回避を行いたい高品質な種結晶を用いて結晶成長させた場合に自動的にその履歴がウェハ上に刻印されるものではない。したがって、刻印前に不正な手段により高品質な種結晶が入手された場合、その種結晶を用いて結晶成長を行ってウェハ作成を行った場合であっても、その種結晶を使用したか否かの判別が不可能であり、上記のリスク回避が図れなくなる。また、種結晶から成長させたＳｉＣ単結晶より切り出したＳｉＣウェハについても、刻印前に不正な手段によって入手された場合に、それを新たに種結晶として用いて結晶成長を行ってウェハ作成を行った場合にも、上記と同様のことが言える。
本発明は上記点に鑑みて、不正な手段により入手された高品質な種結晶もしくはＳｉＣウェハを用いて結晶成長を行ってウェハ作成を行った場合であっても、特定の種結晶を使用したことが確認できるＳｉＣウェハおよびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１ないし４に記載の発明では、ＳｉＣ単結晶にて構成され、少なくとも表面に結晶欠陥にて構成された識別表示としての刻印（２）が形成されているＳｉＣウェハとしている。ここでいうＳｉＣウェハには、種結晶（１）だけでなく、種結晶の表面に形成したＳｉＣ単結晶（３）をスライスして形成したＳｉＣウェハ（４）のいずれも含まれる。
このように、ＳｉＣウェハの表面に結晶欠陥にて構成された識別表示としての刻印を形成しているため、このＳｉＣウェハを用いてＳｉＣ単結晶を成長させたときに、ＳｉＣ単結晶に結晶欠陥として刻印が伝播されるようにできる。このため、ＳｉＣ単結晶を使用してＳｉＣウェハを形成したときに、各ＳｉＣウェハには既に結晶欠陥にて構成された刻印が形成された状態にすることができる。つまり、仮に種結晶もしくは種結晶から成長させてＳｉＣ単結晶から製造したＳｉＣウェハを盗難などの不正な手段により入手し、その種結晶やＳｉＣウェハを用いてＳｉＣ単結晶を新たに成長させた場合に、そのＳｉＣ単結晶に刻印が形成されるようにできる。したがって、不正な手段により入手された高品質な種結晶もしくはＳｉＣウェハを種結晶として用いて結晶成長を行って更にＳｉＣウェハを作成した場合であっても、その種結晶を使用したことが確認することが可能なＳｉＣウェハにできる。
そして、請求項１ないし４のいずれか１つに記載のＳｉＣウェハを種結晶として用いて形成されたＳｉＣ単結晶の場合、請求項５に示すように、刻印が結晶の成長方向に伝播されていると共に、結晶の表面から裏面に掛けて貫通した構造の結晶欠陥となる。このため、ＳｉＣ単結晶の状態であっても、刻印を確認することで、不正な手段により入手した種結晶やＳｉＣウェハを使用したことを確認できる。
具体的には、請求項６に記載したように、単結晶のＳｉＣにて構成される種結晶（１）を用意する工程と、種結晶の少なくとも表面に結晶欠陥にて構成される識別表示としての刻印（２）を形成する工程と、刻印を形成した種結晶の表面に、ＳｉＣ単結晶（３）を成長させることで、該成長方向において刻印を伝播させつつＳｉＣ単結晶を成長させる工程と、刻印が伝播されたＳｉＣ単結晶を切り出してスライスすることで、刻印が形成された状態のＳｉＣウェハ（４）を形成する工程と、を含んだ製造方法によってＳｉＣウェハを製造することで、請求項１〜４に示した構造のＳｉＣウェハを製造できる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第１実施形態にかかる種結晶１上にＳｉＣ単結晶３を成長させたときの様子を示した斜視図である。 刻印２の上面レイアウトの一例を示した図である。 図２ＡのＡ−Ａ’断面図である。 種結晶１中における刻印２の配置場所を示した図である。 ＳｉＣ単結晶３からＳｉＣウェハ４を切り出したときの様子を示した図である。 本発明の第２実施形態にかかる種結晶１中における刻印２の配置場所を示した図である。 本発明の第３実施形態にかかる種結晶１中における刻印２の配置場所を示した図である。 本発明の第４実施形態にかかる種結晶１中における刻印２の配置場所を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。図１に示すように、高品質なＳｉＣウェハからなる種結晶１を用意する。高品質なＳｉＣからなる種結晶１の形成方法としては、従来より公知となっているどのような手法を用いても構わない。また、このとき用意する種結晶１の多形については６Ｈ、４Ｈ、３Ｈなどどのような多形であっても良く、面方位についてもａ面、ｃ面のＳｉ面、ｃ面のＣ面などどのような面方位であっても良い。
そして、この種結晶１の表面に予め刻印（ナンバリング）２を形成する。刻印２としては、履歴の確認に用いることが可能な識別表示、例えば文字、数字、バーコード、ＱＲコード（登録商標）など、様々なものを用いることができ、そのうちの１つもしくは複数の組み合わせにて刻印２を構成できる。
図２Ａおよび図２Ｂは、例えば識別表示としてＱＲコードを用いて刻印２を形成した場合を示しており、図２Ａに示すようなＱＲコードの識別表示として表される刻印２を、図２Ｂに示すように種結晶１の表面に形成した段差（凹部）１ａにて構成することができる。刻印２の種類としては、段差１ａの他、ダメージ層など、結晶内の欠陥となるものであっても良い。例えば、レーザ加工、ダイヤモンド刃具による切削加工、刻印２の箇所以外をマスクしたドライエッチングなどで段差１ａやダメージ層による刻印２を形成できる。また、刻印２の箇所以外をマスクしたイオン注入などによってダメージ層による刻印２を形成できる。刻印２の形成位置については特に制限はないが、例えば図３に示すように、円盤状とされる種結晶１の外縁部に１箇所備えることができる。
このように、種結晶１の表面に刻印２を形成しておくことで、仮に種結晶１が盗難など不正な手段によって紛失したとしても、刻印２により、その種結晶１の履歴を確認することが可能となる。
このように刻印２を形成した種結晶１を用いて、図１に示すように、その表面にＳｉＣ単結晶３を成長させる。ＳｉＣ単結晶３の成長の方法としては、昇華再結晶法やガス供給法など、どのような手法を採用しても良い。これにより、種結晶１の表面の結晶性を継承したＳｉＣ単結晶３を成長させることができる。
このため、刻印２を形成した種結晶１の表面にＳｉＣ単結晶３を成長させるようにすると、結晶成長過程で刻印２から貫通欠陥（マイクロパイプや貫通螺旋転位）や積層欠陥が伝播し、成長したＳｉＣ単結晶３にも結晶欠陥からなる刻印２が引き継がれる。したがって、ＳｉＣ３は成長方向において、刻印２と同じ形状で引き継がれた欠陥が形成された状態となる。具体的には、種結晶１に形成した刻印２のパターンがＳｉＣ単結晶３内を貫通して形成された状態となる。
なお、このように形成される結晶欠陥は、種結晶１がどのような多形や面方位であっても、貫通欠陥（マイクロパイプや貫通螺旋転位）や積層欠陥として伝播される。このため、上記したように、種結晶１の多形や面方位には特に制限はなく、どのようなものであっても刻印２と同じ形状で引き継がれることになる。
このように、種結晶１の表面に成長されたＳｉＣ単結晶３内を貫通して刻印２と同じ形状の結晶欠陥が形成されるようにできる。このため、図４に示すように、種結晶１からＳｉＣ単結晶３を切り出したのち、スライスしてＳｉＣウェハ４を形成したとしても、各ＳｉＣウェハ４には刻印２が形成された状態となる。したがって、各ＳｉＣウェハ４に対して個別に刻印２を形成しなくても、ＳｉＣ単結晶３の成長時に刻印２が付されるようにすることができる。そして、このように形成される刻印２は、ＳｉＣ単結晶３の内部を貫通して設けられるため、ＳｉＣ単結晶３をスライスしてＳｉＣウェハ４にしたとしても消失してしまわない。
以上説明したように、種結晶１の状態から識別表示とされた刻印２を形成しておき、ＳｉＣ単結晶３に結晶欠陥として刻印２が伝播されるようにしている。このため、ＳｉＣ単結晶３を使用してＳｉＣウェハ４を形成したときに、各ＳｉＣウェハ４には既に刻印２が形成された状態にすることができる。つまり、仮に種結晶１もしくは種結晶１から成長させたＳｉＣ単結晶３から製造したＳｉＣウェハ４を盗難などの不正な手段により入手し、その種結晶１やＳｉＣウェハ４を用いてＳｉＣ単結晶３を新たに成長させた場合に、そのＳｉＣ単結晶３に刻印２が形成されるようにできる。したがって、不正な手段により入手された高品質な種結晶１もしくはＳｉＣウェハ４を種結晶として用いて結晶成長を行って更にＳｉＣウェハ４を作成した場合であっても、その種結晶を使用したことを確認することが可能なＳｉＣウェハ４にできる。
また、種結晶１もしくは種結晶１から成長させたＳｉＣ単結晶３から製造したＳｉＣウェハ４を種結晶としてＳｉＣ単結晶３を形成した場合、刻印２が結晶の成長方向に伝播され、結晶の表面から裏面に掛けて貫通した構造の結晶欠陥となる。したがって、ＳｉＣ単結晶３の状態であっても、刻印２を確認することで、不正な手段により入手した種結晶１やＳｉＣウェハ４を使用したことを確認できる。
なお、本実施形態の製造方法によって製造したＳｉＣウェハ４は、ＳｉＣデバイスを備えたＳｉＣ半導体モジュールの製造に用いられる。具体的には、ＳｉＣウェハ４のうちの有効領域、つまりデバイス形成領域にエピタキシャル層を成長させたのち、不純物のイオン注入工程など、各種デバイス形成工程を実施することでＳｉＣデバイスを形成する。そして、デバイス形成後にダイシングによってチップ単位に分割した後、モジュール化することでＳｉＣ半導体モジュールを製造することができる。このとき、本実施形態では、図３に示したように、種結晶１の外縁部に１つだけ刻印２を形成するようにしているため、ＳｉＣウェハ４の有効領域を避けて刻印２を形成できる。したがって、チップ配置の制約の問題を発生させることなく、刻印２の配置場所を確保することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して刻印２の数を変更したものであり、それ以外の部分については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図５に示すように、本実施形態では種結晶１の外縁部における複数箇所に刻印２を形成している。例えば、図５では、ほぼ等間隔となる６箇所に刻印２を形成するようにしているが、それ以下の数であっても良いし、それ以上の数であっても良い。
第１実施形態のように、種結晶１の外縁部の１箇所にのみ刻印２を形成する場合、種結晶１もしくはＳｉＣウェハ４のうち刻印２を避けた部分の領域が比較的広面積で残る。このため、不正に入手した種結晶１もしくはＳｉＣウェハ４から刻印２を避けた部分のみを取り出して新たな種結晶を形成したとしても、比較的大口径の種結晶にできる可能性がある。これに対して、本実施形態のように、種結晶１の外縁部の複数箇所に刻印２を形成すれば、種結晶１もしくはＳｉＣウェハ４のうち刻印２を避けた部分の領域が比較的狭くなる。したがって、不正に入手した種結晶１もしくはＳｉＣウェハ４から刻印２を避けた部分のみを取り出して新たな種結晶を形成したとしても、比較的小口径の種結晶にしかならないようにできる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、第１実施形態に対して刻印２の数を変更したものであり、それ以外の部分については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図６に示すように、本実施形態では種結晶１の外縁部から中心に向かって複数個並べて刻印２を形成している。例えば、図６では、ほぼ等間隔に３個の刻印２を形成するようにしているが、２個であっても良いし、４個以上であっても良い。
このように、種結晶１の外縁部から中心に向かって複数個並べて刻印２を形成しても、第２実施形態と同様の効果を得ることができる。ただし、このような配置で刻印２を形成する場合、ＳｉＣウェハ４の有効領域に刻印２が入り込む可能性があることから、チップ配置の制約が発生する可能性もある。したがって、チップ配置の制約も無く、かつ、不正に入手した種結晶１もしくはＳｉＣウェハ４を利用しても比較的小口径の種結晶にしかならないようにできることを考えると、第２実施形態の配置で刻印２を形成するのが最も有効であると言える。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態も、第１実施形態に対して刻印２の数を変更したものであり、それ以外の部分については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図７に示すように、本実施形態では種結晶１の中心に１個もしくは複数個、刻印２を形成している。例えば、図７では、１個のみ刻印２を形成するようにしているが、２個であっても良いし、３個以上であっても良い。
このように、種結晶１の中心に刻印２を形成しても、第２実施形態と同様の効果を得ることができる。ただし、このような配置で刻印２を形成する場合、ＳｉＣウェハ４の有効領域に刻印２が入り込む可能性があることから，第３実施形態と同様、チップ配置の制約が発生する可能性もある。このため、本実施形態の配置を考慮しても、第２実施形態の配置で刻印２を形成するのが最も有効であると言える。
（他の実施形態）
上記各実施形態では、刻印２の配置場所として様々な場所の例を挙げたが、上記各実施形態に示した場所以外であっても構わない。また、上記各実施形態で説明した配置場所を組み合わせて刻印２を形成するようにしても良い。
さらに、刻印２を複数個形成する場合には、すべてを同じ種類の結晶欠陥によって構成する必要はなく、異なる種類の結晶欠陥によって構成しても良い。
なお、刻印２については、ＳｉＣ単結晶３を成長させるときに同じ構造の結晶欠陥として伝播することから、新たに刻印２に対して加工を施す必要はないが、刻印２が不鮮明な場合には、刻印２に対して加工を施してより鮮明な状態に戻すこともできる。
１ 種結晶
１ａ 段差
２ 刻印
３ ＳｉＣ単結晶
４ ＳｉＣウェハ

Claims (8)

  1. 炭化珪素単結晶にて構成され、少なくとも表面に結晶欠陥にて構成された識別表示としての刻印（２）が形成されていることを特徴とする炭化珪素半導体基板。
  2. 前記刻印のうちの全部もしくは一部が前記表面から前記裏面に掛けて貫通した結晶欠陥にて構成されていることを特徴とする請求項１に記載の炭化珪素半導体基板。
  3. 前記刻印は、外縁部の１箇所もしくは複数箇所に形成されていることを特徴とする請求項１または２に記載の炭化珪素半導体基板。
  4. 前記刻印のうちの全部もしくは一部は、文字、数字、バーコードおよびＱＲコードのうちの１つもしくは複数の組み合わせによって構成されていることを特徴とする請求項１ないし３のいずれか１つに記載の炭化珪素半導体基板。
  5. 請求項１ないし４のいずれか１つに記載の炭化珪素半導体基板を種結晶として用いて形成された炭化珪素単結晶であって、
    前記刻印が結晶の成長方向に伝播されていると共に、結晶の表面から裏面に掛けて貫通した構造の結晶欠陥であることを特徴とする炭化珪素単結晶。
  6. 単結晶の炭化珪素にて構成される種結晶（１）を用意する工程と、
    前記種結晶の少なくとも表面に結晶欠陥にて構成される識別表示としての刻印（２）を形成する工程と、
    前記刻印を形成した前記種結晶の表面に、炭化珪素単結晶（３）を成長させることで、該成長方向において前記刻印を伝播させつつ前記炭化珪素単結晶を成長させる工程と、
    前記刻印が伝播された前記炭化珪素単結晶を切り出してスライスすることで、前記刻印が形成された状態の炭化珪素半導体基板（４）を形成する工程と、を含んでいることを特徴とする炭化珪素半導体基板の製造方法。
  7. 前記刻印を形成する工程では、前記刻印をレーザ加工、ダイヤモンド刃具による切削加工、ドライエッチングもしくはイオン注入によって形成することを特徴とする請求項６に記載の炭化珪素半導体基板の製造方法。
  8. 前記炭化珪素単結晶を切り出した後の前記種結晶もしくは前記炭化珪素半導体基板を種結晶として、再度、炭化珪素単結晶を成長させることで、該成長方向において前記刻印を伝播させつつ前記炭化珪素単結晶を成長させる工程と、
    さらに、前記刻印が伝播された前記炭化珪素単結晶を切り出してスライスすることで、再度、前記刻印が形成された状態の炭化珪素半導体基板を形成する工程と、を含んでいることを特徴とする請求項６または７に記載の炭化珪素半導体基板の製造方法。
JP2012220403A 2012-10-02 2012-10-02 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法 Active JP5692195B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012220403A JP5692195B2 (ja) 2012-10-02 2012-10-02 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
PCT/JP2013/005415 WO2014054228A1 (ja) 2012-10-02 2013-09-12 炭化珪素半導体基板およびその製造方法
DE112013004844.2T DE112013004844B4 (de) 2012-10-02 2013-09-12 Siliziumcarbidhalbleitersubstrat und Verfahren zur Herstellung hiervon
CN201380051807.1A CN104704607B (zh) 2012-10-02 2013-09-12 碳化硅半导体基板及其制造方法
KR1020157008203A KR101658506B1 (ko) 2012-10-02 2013-09-12 탄화규소 단결정, 탄화규소 반도체 기판 및 탄화규소 반도체 기판의 제조 방법
US14/430,644 US9269576B2 (en) 2012-10-02 2013-09-12 Silicon carbide semiconductor substrate and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012220403A JP5692195B2 (ja) 2012-10-02 2012-10-02 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014075380A true JP2014075380A (ja) 2014-04-24
JP5692195B2 JP5692195B2 (ja) 2015-04-01

Family

ID=50434574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220403A Active JP5692195B2 (ja) 2012-10-02 2012-10-02 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法

Country Status (6)

Country Link
US (1) US9269576B2 (ja)
JP (1) JP5692195B2 (ja)
KR (1) KR101658506B1 (ja)
CN (1) CN104704607B (ja)
DE (1) DE112013004844B4 (ja)
WO (1) WO2014054228A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063996A1 (en) * 2022-04-20 2023-04-20 EllansaLabs Inc. System and method for etching internal surfaces of transparent gemstones with information pertaining to a blockchain
US20230344660A1 (en) * 2022-04-20 2023-10-26 EllansaLabs Inc. System and Method for Etching Internal Surfaces of Transparent Gemstones with Information Pertaining to a Blockchain
US11867637B2 (en) 2022-12-15 2024-01-09 EllansaLabs Inc. Systems for authentication and related devices and methods
US11783145B2 (en) 2022-12-21 2023-10-10 EllansaLabs Inc. Systems for authentication and related devices and methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575221A (en) * 1978-12-04 1980-06-06 Fujitsu Ltd Manufacturing semiconductor
JP2001101337A (ja) * 1999-07-26 2001-04-13 Komatsu Ltd ドットマークの読取り装置と読取り方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012066974A (ja) * 2010-09-24 2012-04-05 Hitachi Cable Ltd 窒化物半導体ウェハ及びその製造方法
JP2012089613A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板の製造方法
CA2779961A1 (en) * 2010-12-27 2012-06-27 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, semiconductor device, method of manufacturing silicon carbide substrate and method of manufacturing semiconductor device
JP2012171801A (ja) * 2011-02-17 2012-09-10 Bridgestone Corp 炭化珪素単結晶ウエハの製造方法
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法

Also Published As

Publication number Publication date
DE112013004844B4 (de) 2019-11-28
CN104704607B (zh) 2017-09-29
JP5692195B2 (ja) 2015-04-01
US20150228482A1 (en) 2015-08-13
DE112013004844T5 (de) 2015-06-18
KR20150052174A (ko) 2015-05-13
WO2014054228A1 (ja) 2014-04-10
KR101658506B1 (ko) 2016-09-21
US9269576B2 (en) 2016-02-23
CN104704607A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
JP5692195B2 (ja) 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
US10053796B2 (en) Method for manufacturing group III nitride substrate formed of a group III nitride crystal
JP4930081B2 (ja) ＧａＮ結晶基板
JP2010040696A (ja) エピタキシャル成長用基板
KR20090024627A (ko) 웨이퍼
CN1977359A (zh) 氮化镓晶圆
JP2015170648A (ja) 半導体エピタキシャルウェーハの製造方法及び半導体エピタキシャルウェーハ
JP2015062946A (ja) 単結晶ウェハのマーキング方法
JP5309178B2 (ja) 単結晶を加工することによって多数の半導体ウェハを製造する方法
JP5644796B2 (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法
JP5811255B2 (ja) ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
JP5294087B2 (ja) 半導体ウェーハおよびその製造方法
JP5644797B2 (ja) ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
JP5886522B2 (ja) ウェーハ生産方法
JPH03256314A (ja) 半導体ウエハー
JP6232186B2 (ja) 窒化物半導体ウェハのマーキング方法および識別符号付き窒化物半導体ウェハ
JP2009298676A (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JPS60167426A (ja) 半導体結晶ウエハ−
JP2007095790A (ja) マスク位置合わせ方法
JP2014011280A (ja) 半導体ウェーハのダイシング方法及び半導体装置の製造方法
KR20060016281A (ko) 반도체 웨이퍼
KR20060074742A (ko) 반도체용 웨이퍼 및 웨이퍼 제조 방법
JP2012129285A (ja) ウェーハ生産方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R151 Written notification of patent or utility model registration

Ref document number: 5692195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250