JP2010040696A - エピタキシャル成長用基板 - Google Patents
エピタキシャル成長用基板 Download PDFInfo
- Publication number
- JP2010040696A JP2010040696A JP2008200638A JP2008200638A JP2010040696A JP 2010040696 A JP2010040696 A JP 2010040696A JP 2008200638 A JP2008200638 A JP 2008200638A JP 2008200638 A JP2008200638 A JP 2008200638A JP 2010040696 A JP2010040696 A JP 2010040696A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial growth
- chamfered
- tweezers
- chamfered portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
Abstract
【課題】ピンセット等による基板のハンドリング位置を基板周縁部のごく限られた一部分に制限でき、もって基板ハンドリングに伴う汚染等の領域を大幅に抑制可能なエピタキシャル成長用基板を提供する。
【解決手段】エピタキシャル成長用の基板１であって、エピタキシャル成長を行う基板１の表面１ａとは反対の裏面１ｂ側に、部分的に面取り部３がある。基板１の直径をｘ［ｍｍ］とするとき、基板１の裏面１ｂ側に施した面取り部３の長さＬが２ｍｍ以上０.１５
ｘ［ｍｍ］以下がよい。また、基板１を平坦面Ｐ上に表面１ａを上にして置いたとき、基板１と平坦面Ｐとの間にできる隙間の高さｈ１、奥行きｄ１が０.２ｍｍ以上がよい。
【選択図】図１
【解決手段】エピタキシャル成長用の基板１であって、エピタキシャル成長を行う基板１の表面１ａとは反対の裏面１ｂ側に、部分的に面取り部３がある。基板１の直径をｘ［ｍｍ］とするとき、基板１の裏面１ｂ側に施した面取り部３の長さＬが２ｍｍ以上０.１５
ｘ［ｍｍ］以下がよい。また、基板１を平坦面Ｐ上に表面１ａを上にして置いたとき、基板１と平坦面Ｐとの間にできる隙間の高さｈ１、奥行きｄ１が０.２ｍｍ以上がよい。
【選択図】図１
Description
本発明は、エレクトロニクスデバイス等を作製するために、エピタキシャル成長の下地基板として用いられるエピタキシャル成長用基板に関し、特に、基板に施される面取り加工を改善したエピタキシャル成長用基板に関する。
エレクトロニクスデバイスの製造工程には、エピタキシャル成長技術がしばしば用いられる。例えば、ＳｉのＬＳＩの作製や、ＧａＡｓあるいはＧａＮ系の発光素子の作製などに用いられる。Ｓｉ基板上にＳｉを成長させるような、基板とエピタキシャル成長層が同じ材料であるエピタキシャル成長は、ホモエピタキシーと呼ばれる。一方、基板とエピタキシャル成長層とが異なる材料のエピタキシャル成長は、ヘテロエピタキシーと呼ばれる。結晶成長の方法としては、様々な方法が用いられる。代表的な方法としては、ＣＶＤやＭＢＥ（分子線エピタキシャル成長）、スパッタリングなどの方法が挙げられる。
エピタキシャル成長用の基板（下地基板）の形状は様々だが、円形あるいは角形の平板状が一般的である。単結晶基板の場合、結晶方位や基板の裏表を明確にするために、オリエンテーションフラット（ＯＦ）やインデックスフラット（ＩＦ）をつけることもある。大型の基板では、ＯＦやＩＦの代わりにノッチが形成される場合もある。
また、エピタキシャル成長用の基板の表・裏面の周縁部には、全周に亘って面取り加工がなされる場合が多い。基板を面取りする目的には幾つかあるが、ひとつは基板の欠けや割れを防止することである。さらに、基板の表面側を面取りする別の目的は、結晶成長時の外周部の盛り上がり（エッジクラウン）を防止することである。基板の裏面側を面取りする別の目的は、ピンセットで基板を簡単に持ち上げることができ、ハンドリングを容易にすることである。
従来、基板の表裏の識別を容易にするために、面取り形状を表裏で変えたり、傾斜角が表裏で異なるノッチを形成したり、基板の表裏で面取り粗さを変えたり、基板の表裏で面取り粗さの一様性を変えたりするなど、基板の外周部の面取り方法を工夫した提案がある（例えば、特許文献１〜４参照）。
従来、基板の表裏の識別を容易にするために、面取り形状を表裏で変えたり、傾斜角が表裏で異なるノッチを形成したり、基板の表裏で面取り粗さを変えたり、基板の表裏で面取り粗さの一様性を変えたりするなど、基板の外周部の面取り方法を工夫した提案がある（例えば、特許文献１〜４参照）。
ところで、高品質なエピタキシャル層を得ようとするならば、成長前に基板表面を汚すようなことがあってはならない。これを防止するために、作業をクリーンルームで行ったり、作業者はマスクや手袋を装着したりする。しかし、そのような対策を行っても、なお基板表面は汚染される機会がある。それは、ピンセットによるハンドリングである。基板を保存容器から取り出し、結晶成長炉にセットする際には、基板の周縁部をピンセットで掴むことが多い。また、エピタキシャル成長前の各種の検査や、前処理の工程でもそうである。ピンセットで掴まれた部分は、汚染されたり、傷がついたりする。そのような部分には、高品質なエピタキシャル層が成長することは望めない。異常成長してしまうのが殆どである。このように、ピンセットで掴まれた部分にはデバイスを作れないから、歩留まり低下の原因となる。
ピンセットによる基板汚染などを最小限に食い止めるための対策としては、ピンセットで掴む部分を決めてしまうことである。例えば、オリエンテーションフラットの右端を掴むようにルールとして定めることが行われているが、これは確実な方法とはいえない。ピンセットで掴む部分を決めておいても、毎回少しずつ、ずれた位置を掴んでしまい、基板の汚染領域が大きくなったり、うっかりしてルール違反な場所を掴んでしまうような事態が頻繁に生じる。
本発明は、上記課題を解決し、ピンセット等による基板のハンドリング位置を基板周縁部のごく限られた一部分に制限でき、もって基板ハンドリングに伴う汚染等の領域を大幅に抑制可能なエピタキシャル成長用基板を提供することを目的とする。
上記課題を解決するために、本発明は次のように構成されている。
本発明の第１の態様は、エピタキシャル成長用の基板であって、エピタキシャル成長を行う前記基板の表面とは反対の裏面側に、部分的に面取り加工が施してあるエピタキシャル成長用基板である。
第１の態様のエピタキシャル成長用基板において、前記基板の径をｘ［ｍｍ］とするとき、前記基板の裏面側に施した面取り部の長さが２ｍｍ以上０.１５ｘ［ｍｍ］以下であ
ることが好ましい。
また、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記基板と前記平坦面との間にできる隙間の高さが０.２ｍｍ以上であ
ることが好ましい。更に、前記隙間の奥行きが０.２ｍｍ以上であることが好ましい。
また、前記裏面側の面取り部の両端に目印が施されていることが好ましい。前記目印は、ノッチまたはレーザーマークであることが好ましい。
第１の態様のエピタキシャル成長用基板において、前記基板の径をｘ［ｍｍ］とするとき、前記基板の裏面側に施した面取り部の長さが２ｍｍ以上０.１５ｘ［ｍｍ］以下であ
ることが好ましい。
また、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記基板と前記平坦面との間にできる隙間の高さが０.２ｍｍ以上であ
ることが好ましい。更に、前記隙間の奥行きが０.２ｍｍ以上であることが好ましい。
また、前記裏面側の面取り部の両端に目印が施されていることが好ましい。前記目印は、ノッチまたはレーザーマークであることが好ましい。
本発明の第２の態様は、エピタキシャル成長用の基板であって、エピタキシャル成長を行う前記基板の表面とは反対の裏面側に、２種類以上の異なる形状の面取り加工が施してあるエピタキシャル成長用基板である。
第２の態様のエピタキシャル成長用基板において、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記基板と前記平坦面との間にできる隙間の高さが０.２ｍｍ以上である大面取り部の長さが、前記基板の径をｘ［
ｍｍ］とするとき、２ｍｍ以上０.１５ｘ［ｍｍ］以下であることが好ましい。
また、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記大面取り部以外の部分では、前記隙間の高さと奥行きがともに０.
１ｍｍ未満であることが好ましい。
また、前記大面取り部の両端に目印が施されていることが好ましい。前記目印は、ノッチまたはレーザーマークであることが好ましい。
第２の態様のエピタキシャル成長用基板において、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記基板と前記平坦面との間にできる隙間の高さが０.２ｍｍ以上である大面取り部の長さが、前記基板の径をｘ［
ｍｍ］とするとき、２ｍｍ以上０.１５ｘ［ｍｍ］以下であることが好ましい。
また、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記大面取り部以外の部分では、前記隙間の高さと奥行きがともに０.
１ｍｍ未満であることが好ましい。
また、前記大面取り部の両端に目印が施されていることが好ましい。前記目印は、ノッチまたはレーザーマークであることが好ましい。
本発明の第３の態様は、エピタキシャル成長用の基板であって、エピタキシャル成長を行う前記基板の表面とは反対の裏面側に、前記基板の周方向において、複数の異なる面取り形状を有する領域が形成されているエピタキシャル成長用基板である。
第３の態様のエピタキシャル成長用基板において、前記複数の異なる面取り形状の領域は、平坦面上に前記基板をその表面を上にして置いたとき、前記基板と前記平坦面との間にできる隙間から前記基板を把持するための把持具を挿入することが可能な把持領域と、前記隙間から前記把持具を挿入することが困難な非把持領域とを備えていることが好ましい。
また、前記把持領域の裏面側の面取り形状は、前記隙間の高さが０.２ｍｍ以上である
ことが好ましい。更に、前記把持領域の裏面側の面取り形状は、前記隙間の奥行きが０.
２ｍｍ以上であることが好ましい。
また、前記非把持領域の裏面側の面取り形状は、前記隙間の高さと奥行きがともに０.
１ｍｍ未満であることが好ましい。
また、前記把持領域の前記基板の周方向の長さは、前記基板の径をｘ［ｍｍ］とするとき、２ｍｍ以上０.１５ｘ［ｍｍ］以下であることが好ましい。
また、前記把持領域の両端に、ノッチまたはレーザーマークによる目印が施されていることが好ましい。
第３の態様のエピタキシャル成長用基板において、前記複数の異なる面取り形状の領域は、平坦面上に前記基板をその表面を上にして置いたとき、前記基板と前記平坦面との間にできる隙間から前記基板を把持するための把持具を挿入することが可能な把持領域と、前記隙間から前記把持具を挿入することが困難な非把持領域とを備えていることが好ましい。
また、前記把持領域の裏面側の面取り形状は、前記隙間の高さが０.２ｍｍ以上である
ことが好ましい。更に、前記把持領域の裏面側の面取り形状は、前記隙間の奥行きが０.
２ｍｍ以上であることが好ましい。
また、前記非把持領域の裏面側の面取り形状は、前記隙間の高さと奥行きがともに０.
１ｍｍ未満であることが好ましい。
また、前記把持領域の前記基板の周方向の長さは、前記基板の径をｘ［ｍｍ］とするとき、２ｍｍ以上０.１５ｘ［ｍｍ］以下であることが好ましい。
また、前記把持領域の両端に、ノッチまたはレーザーマークによる目印が施されていることが好ましい。
本発明によれば、基板に対してピンセットなどによってハンドリング可能な裏面側面取り部を基板周縁部のごく限られた一部分に制限することができ、基板のハンドリングに伴う汚染等の領域を大幅に低減することができる。この結果、エピタキシャル成長時の異常成長の領域を減らすことができ、エレクトロニクスデバイス等の歩留まりを向上することができる。
以下に、本発明に係るエピタキシャル成長用基板の実施形態を説明する。
上述した従来技術において、基板がピンセットで掴まれて汚染や傷付きの領域が大きくなってしまうのは、結局は作業者の注意力に委ねられていたからである。例えば、ピンセットで基板を掴む箇所に目印を付けることも考えられるが、これも、作業者の注意力に依存する方法であって十分ではない。
そこで、本発明は、作業者の注意力に依存する問題を回避するために、基板の周縁部の特定箇所に、基板ハンドリング可能な裏面側の面取り部を限定し、特定箇所以外は、基板ハンドリング用のピンセットなどの把持具や挟持具を基板裏面側に差し込めず、基板を掴もうとしても掴めないようにした。
基板をハンドリングできる裏面側の面取り部を限定するとはいっても、面取り部の限定には、いくつかの要素がある。
第１の要素は、基板周縁部に施される裏面側の面取り部の長さが挙げられる。
例えば、図１に示すような円形の基板１では、裏面側の面取り部Ａの長さは、円周方向の長さＬである。面取り部の長さＬが、むやみに長いと、結局は汚染領域が広くなる。逆に、短すぎる場合には、平坦面Ｐ上の基板１に対して裏面１ｂ側にピンセットを差し込みにくくなり、ハンドリングのミスを誘発する。
ピンセットの形状やサイズは様々だが、基板（ウェハ）のハンドリングに一般的に用いられるピンセットは、先端が平型のものである。ピンセットの先端幅は様々だが、基板のサイズによって、どれを用いるのが適当かは大体決まっている。ピンセットの先端幅が狭すぎれば基板を持ち上げる際に局部的に力が集中して破損の危険があるし、広すぎれば、把持面積が大きくなりすぎて汚染領域が大きくなってしまう。
円形基板のサイズ（ウェハサイズ）と、よく用いられる適切なピンセットの先端幅の上限値との関係を調べてみると、図８のような直線的な関係があることがわかった。円形基板の径（さしわたし）である直径をｘ［ｍｍ］（角形基板の場合の径は、縦ないし横の長さである）とし、ピンセットの先端幅をｙ［ｍｍ］としたとき、およそｙ＝０.１３ｘの
関係があることがわかる。従って、ピンセットの先端幅の上限値は、やや余裕を持たせて、ｙ＝０.１５ｘと定めればよい。とはいっても、例えば直径１０ｍｍの基板だからとい
って、先端幅１.５ｍｍのピンセットは用いない。一般的に人手でき且つ使用に適したピ
ンセットの下限サイズは２ｍｍ程度である。これらのことから、基板の裏面側面取り部（大面取り部、把持領域）Ａの長さは、２ｍｍ以上０.１５ｘ［ｍｍ］以下であれば、ピン
セット把持による基板汚染を最小限に抑えることが出来る。
例えば、図１に示すような円形の基板１では、裏面側の面取り部Ａの長さは、円周方向の長さＬである。面取り部の長さＬが、むやみに長いと、結局は汚染領域が広くなる。逆に、短すぎる場合には、平坦面Ｐ上の基板１に対して裏面１ｂ側にピンセットを差し込みにくくなり、ハンドリングのミスを誘発する。
ピンセットの形状やサイズは様々だが、基板（ウェハ）のハンドリングに一般的に用いられるピンセットは、先端が平型のものである。ピンセットの先端幅は様々だが、基板のサイズによって、どれを用いるのが適当かは大体決まっている。ピンセットの先端幅が狭すぎれば基板を持ち上げる際に局部的に力が集中して破損の危険があるし、広すぎれば、把持面積が大きくなりすぎて汚染領域が大きくなってしまう。
円形基板のサイズ（ウェハサイズ）と、よく用いられる適切なピンセットの先端幅の上限値との関係を調べてみると、図８のような直線的な関係があることがわかった。円形基板の径（さしわたし）である直径をｘ［ｍｍ］（角形基板の場合の径は、縦ないし横の長さである）とし、ピンセットの先端幅をｙ［ｍｍ］としたとき、およそｙ＝０.１３ｘの
関係があることがわかる。従って、ピンセットの先端幅の上限値は、やや余裕を持たせて、ｙ＝０.１５ｘと定めればよい。とはいっても、例えば直径１０ｍｍの基板だからとい
って、先端幅１.５ｍｍのピンセットは用いない。一般的に人手でき且つ使用に適したピ
ンセットの下限サイズは２ｍｍ程度である。これらのことから、基板の裏面側面取り部（大面取り部、把持領域）Ａの長さは、２ｍｍ以上０.１５ｘ［ｍｍ］以下であれば、ピン
セット把持による基板汚染を最小限に抑えることが出来る。
第２の要素は、裏面側の面取り部の形状・寸法や角度が挙げられる。
これに関しては、使用するピンセットにもよるのだが、まずは図１（ｃ）に示すように、基板１を平坦面Ｐに基板表面１ａを上にして置いたときに、基板１の裏面１ｂと平坦面Ｐとの隙間の高さｈ１が、ピンセットの先端の高さ（厚さ）よりも大きいことが必要である。普通、平型のピンセット先端の厚さは概ね０.２ｍｍ以上なので、前記隙間の高さｈ
１を０.２ｍｍ以上にすると、ピンセットが非常に差し込みやすくなる。しかし、それだ
けではピンセットは上手に滑り込まない。裏面側の面取り部（大面取り部、把持領域）Ａが、鉛直面（基板１の端面１ｃ）に対してある程度の角度（傾斜角）をもっていることが大切である。言い換えれば、隙間（面取り部３）の奥行きｄ１が必要である。奥行きｄ１を０.２ｍｍ以上にすると、ピンセットがスムーズに差し込まれ、基板１を挟んで持ち上
げることができる。
これに関しては、使用するピンセットにもよるのだが、まずは図１（ｃ）に示すように、基板１を平坦面Ｐに基板表面１ａを上にして置いたときに、基板１の裏面１ｂと平坦面Ｐとの隙間の高さｈ１が、ピンセットの先端の高さ（厚さ）よりも大きいことが必要である。普通、平型のピンセット先端の厚さは概ね０.２ｍｍ以上なので、前記隙間の高さｈ
１を０.２ｍｍ以上にすると、ピンセットが非常に差し込みやすくなる。しかし、それだ
けではピンセットは上手に滑り込まない。裏面側の面取り部（大面取り部、把持領域）Ａが、鉛直面（基板１の端面１ｃ）に対してある程度の角度（傾斜角）をもっていることが大切である。言い換えれば、隙間（面取り部３）の奥行きｄ１が必要である。奥行きｄ１を０.２ｍｍ以上にすると、ピンセットがスムーズに差し込まれ、基板１を挟んで持ち上
げることができる。
一方、基板裏面側の面取りに関しては、上記裏面側の面取り部Ａ以外の部分には、ピンセット把持による基板汚染領域を制限するために、ピンセットが差し込めないように面取り加工を施さない（図１（ｂ）参照）。或いは、基板の欠けや割れを抑制するために、裏面側の面取り部Ａ以外の部分に面取り加工を行ったとしても、ピンセットが差し込めない程度の面取り部（小面取り部、非把持領域）とする（図３（ｂ）参照）。具体的には、図３（ｂ）に示すように、基板１を平坦面Ｐに基板表面１ａを上にして置いたときに、基板１の裏面１ｂと平坦面Ｐとの隙間（開口）の高さｈ２を０.１ｍｍ未満、奥行きｄ２を０.１ｍｍ未満にすることで、普通用いられるピンセットに対して、無意識にピンセットが隙間から滑り込んでしまうような事態を防止する効果が顕著になる。
第３の要素には、裏面側の面取り加工を施す箇所の数が挙げられる。
基板の汚染箇所を最低限にする思想からいえば、１箇所が最も望ましい。ただし、個別のプロセスの事情などに合わせて、複数箇所設置することもありうる（図４参照）。
基板の汚染箇所を最低限にする思想からいえば、１箇所が最も望ましい。ただし、個別のプロセスの事情などに合わせて、複数箇所設置することもありうる（図４参照）。
また、せっかくピンセットによる基板把持位置である裏面側の面取り部（大面取り部、把持領域）Ａを基板周縁部のごく一部に限定しても、それがどこなのか、一目で分からなければ使いにくい。一目で分かるように、裏面側の面取り部（大面取り部、把持領域）Ａの両端に、識別を容易にするための目印をつけることが望ましい。目印をつける具体的な手段としては、ノッチを刻む方法（図１、図３参照）や、レーザマーキングを行う方法（図２，図４参照）がある。
次に、本発明の実施例を説明する。
［実施例１］
本発明の実施例１を、図１を用いて説明する。
図１（ａ）は基板１を表面１ａ側から見た平面図であり、図１（ｂ）は基板１のＡ部分（ノッチ４、４間の部分・領域）以外の部分の基板端部の拡大断面図であり、図１（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
本発明の実施例１を、図１を用いて説明する。
図１（ａ）は基板１を表面１ａ側から見た平面図であり、図１（ｂ）は基板１のＡ部分（ノッチ４、４間の部分・領域）以外の部分の基板端部の拡大断面図であり、図１（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
まず、融液からの結晶成長によって、直径３.２インチ、長さ２５０ｍｍのＧａＡｓ単
結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（０−１−１）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（０−１１）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてインゴットをスライスした後、その両面を研磨して、（１００）面を主面とする厚さ６５０μｍのＧａＡｓ基板１とした。
続いて、このＧａＡｓ基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ（基板１の厚さ方向の長さ）及び奥行き（基板１の径方向の長さ）は０.２５ｍｍと
した。
基板１の裏面１ｂのエッジ部に関しては、図１（ａ）において、オリエンテーションフラットＯＦの中心位置から反時計方向に４５度の位置を中心として、裏面側に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度（傾斜角）は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.２５ｍｍとした。面取り部３の両端には目印としてノッチ４を形成した。ノッチ４、４
間の面取り部３を形成したＡ部分以外には、基板裏面側には、面取りを行わなかった。
結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（０−１−１）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（０−１１）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてインゴットをスライスした後、その両面を研磨して、（１００）面を主面とする厚さ６５０μｍのＧａＡｓ基板１とした。
続いて、このＧａＡｓ基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ（基板１の厚さ方向の長さ）及び奥行き（基板１の径方向の長さ）は０.２５ｍｍと
した。
基板１の裏面１ｂのエッジ部に関しては、図１（ａ）において、オリエンテーションフラットＯＦの中心位置から反時計方向に４５度の位置を中心として、裏面側に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度（傾斜角）は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.２５ｍｍとした。面取り部３の両端には目印としてノッチ４を形成した。ノッチ４、４
間の面取り部３を形成したＡ部分以外には、基板裏面側には、面取りを行わなかった。
作製したＧａＡｓ基板１を平坦なガラス板上に置き、先端幅２.５ｍｍの平型ピンセッ
トで基板１を持ち上げることを試みた。その結果、ノッチ４、４間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するノッチ４、４間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
トで基板１を持ち上げることを試みた。その結果、ノッチ４、４間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するノッチ４、４間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
［実施例２］
本発明の実施例２を、図２を用いて説明する。
図２（ａ）は基板１を表面１ａ側から見た平面図であり、図２（ｂ）は基板１のＡ部分（レーザマーク５、５間の部分・領域）以外の部分の基板端部の拡大断面図であり、図２（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
本発明の実施例２を、図２を用いて説明する。
図２（ａ）は基板１を表面１ａ側から見た平面図であり、図２（ｂ）は基板１のＡ部分（レーザマーク５、５間の部分・領域）以外の部分の基板端部の拡大断面図であり、図２（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
まず、融液からの結晶成長によって、直径３.２インチ、長さ２５０ｍｍのサファイア
単結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（１０−１０）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（１１−２０）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてスライスした後、その両面を研磨して、（０００１）面を主面とする厚さ６５０μｍのサファイア基板１とした。
続いて、このサファイア基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しては、実施例１と同様に、オリエンテーションフラットＯＦの中心位置から反時計方向に４５度の位置を中心として、裏面側に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度（傾斜角）は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.
２５ｍｍとした。面取り部３の両端には目印としてレーザ照射によりレーザマーク５を形成した。レーザマーク５、５間の面取り部３を形成したＡ部分以外には、基板裏面側には、面取りを行わなかった。
単結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（１０−１０）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（１１−２０）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてスライスした後、その両面を研磨して、（０００１）面を主面とする厚さ６５０μｍのサファイア基板１とした。
続いて、このサファイア基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しては、実施例１と同様に、オリエンテーションフラットＯＦの中心位置から反時計方向に４５度の位置を中心として、裏面側に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度（傾斜角）は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.
２５ｍｍとした。面取り部３の両端には目印としてレーザ照射によりレーザマーク５を形成した。レーザマーク５、５間の面取り部３を形成したＡ部分以外には、基板裏面側には、面取りを行わなかった。
作製したサファイア基板１を平坦なガラス板上に置き、先端幅２.５ｍｍの平型ピンセ
ットで基板１を持ち上げることを試みた。その結果、レーザマーク５、５間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するレーザマーク５、５間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
ットで基板１を持ち上げることを試みた。その結果、レーザマーク５、５間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するレーザマーク５、５間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
［実施例３］
本発明の実施例３を、図３を用いて説明する。
図３（ａ）は基板１を表面１ａ側から見た平面図であり、図３（ｂ）は基板１のＡ部分（レーザマーク５、５間の部分・領域）以外の部分の基板端部の拡大断面図であり、図３
（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
本発明の実施例３を、図３を用いて説明する。
図３（ａ）は基板１を表面１ａ側から見た平面図であり、図３（ｂ）は基板１のＡ部分（レーザマーク５、５間の部分・領域）以外の部分の基板端部の拡大断面図であり、図３
（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
まず、ハイドライド気相成長法を用いて、直径３.２インチ、長さ１５ｍｍのＧａＮ単
結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（１０−１０）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（１１−２０）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてスライスした後、その両面を研磨して、（０００１）面を主面とする厚さ６５０μｍのＧａＮ基板１とした。
続いて、このＧａＮ基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しては、実施例１と同様に、オリエンテーションフラットＯＦの中心位置から反時計方向に４５度の位置を中心として、裏面側に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.２５ｍｍと
した。面取り部３の両端には目印としてレーザマーク５を形成した。
また、裏面１ｂのエッジ部に関しては、レーザマーク５、５間の面取り部３を形成したＡ部分以外の部分には、ピンセットが差し込めない小さな面取り部６を形成した。面取り部６の角度は裏面１ｂを基準として４５度とし、面取り部６の高さｈ２及び奥行きｄ２は、０.０５ｍｍとした。
結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（１０−１０）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（１１−２０）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてスライスした後、その両面を研磨して、（０００１）面を主面とする厚さ６５０μｍのＧａＮ基板１とした。
続いて、このＧａＮ基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しては、実施例１と同様に、オリエンテーションフラットＯＦの中心位置から反時計方向に４５度の位置を中心として、裏面側に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.２５ｍｍと
した。面取り部３の両端には目印としてレーザマーク５を形成した。
また、裏面１ｂのエッジ部に関しては、レーザマーク５、５間の面取り部３を形成したＡ部分以外の部分には、ピンセットが差し込めない小さな面取り部６を形成した。面取り部６の角度は裏面１ｂを基準として４５度とし、面取り部６の高さｈ２及び奥行きｄ２は、０.０５ｍｍとした。
作製したＧａＮ基板１を平坦なガラス板上に置き、先端幅２.５ｍｍの平型ピンセット
で基板１を持ち上げることを試みた。その結果、レーザマーク５、５間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するレーザマーク５、５間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
で基板１を持ち上げることを試みた。その結果、レーザマーク５、５間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するレーザマーク５、５間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
［実施例４］
本発明の実施例４を、図４を用いて説明する。
図４（ａ）は基板１を表面１ａ側から見た平面図であり、図４（ｂ）は基板１のＡ部分（レーザマーク５、５間の部分・領域）以外の部分の基板端部の拡大断面図であり、図４（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
本発明の実施例４を、図４を用いて説明する。
図４（ａ）は基板１を表面１ａ側から見た平面図であり、図４（ｂ）は基板１のＡ部分（レーザマーク５、５間の部分・領域）以外の部分の基板端部の拡大断面図であり、図４（ｃ）は基板１のＡ部分の基板端部の拡大断面図である。
まず、融液からの結晶成長によって、直径３.２インチ、長さ４００ｍｍのサファイア
単結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（１０−１０）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（１１−２０）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてスライスした後、その両面を研磨して、（０００１）面を主面とする厚さ６５０μｍのサファイア基板１とした。
続いて、このサファイア基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しては、図４（ａ）に示すように、オリエンテーションフラットＯＦの中心位置から時計方向および反時計方向にそれぞれ４５度の位置を中心として、裏面側に２箇所に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.２５ｍｍとした。面取り部３の両端には目印としてレーザマ
ーク５を形成した。
また、裏面１ｂのエッジ部に関しては、レーザマーク５、５間の面取り部３を形成したＡ部分以外の部分には、ピンセットが差し込めない小さな面取り部６を形成した。面取り
部６の角度は裏面１ｂを基準として４５度とし、面取り部６の高さｈ２及び奥行きｄ２は、０.０５ｍｍとした。
単結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（１０−１０）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（１１−２０）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてスライスした後、その両面を研磨して、（０００１）面を主面とする厚さ６５０μｍのサファイア基板１とした。
続いて、このサファイア基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しては、図４（ａ）に示すように、オリエンテーションフラットＯＦの中心位置から時計方向および反時計方向にそれぞれ４５度の位置を中心として、裏面側に２箇所に面取り部３を形成した。面取り部３の円周方向の長さＬは４ｍｍとした。また、面取り部３の角度は裏面１ｂを基準として４５度とし、面取り部３の高さｈ１及び奥行きｄ１は０.２５ｍｍとした。面取り部３の両端には目印としてレーザマ
ーク５を形成した。
また、裏面１ｂのエッジ部に関しては、レーザマーク５、５間の面取り部３を形成したＡ部分以外の部分には、ピンセットが差し込めない小さな面取り部６を形成した。面取り
部６の角度は裏面１ｂを基準として４５度とし、面取り部６の高さｈ２及び奥行きｄ２は、０.０５ｍｍとした。
作製したサファイア基板１を平坦なガラス板上に置き、先端幅２.５ｍｍの平型ピンセ
ットで基板１を持ち上げることを試みた。その結果、レーザマーク５、５間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するレーザマーク５、５間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
ットで基板１を持ち上げることを試みた。その結果、レーザマーク５、５間のＡ部分以外の部分にはピンセットを差し込めず、基板１を持ち上げることはできなかった。一方、面取り部３を有するレーザマーク５、５間のＡ部分にピンセットを差し入れたところ、容易に基板１を掴んで持ち上げることができた。
［比較例］
上記実施例と効果を比較するための比較例を、図５を用いて説明する。
図５（ａ）は基板１を表面１ａ側から見た平面図であり、図４（ｂ）は基板１の端部の拡大断面図である。
上記実施例と効果を比較するための比較例を、図５を用いて説明する。
図５（ａ）は基板１を表面１ａ側から見た平面図であり、図４（ｂ）は基板１の端部の拡大断面図である。
まず、融液からの結晶成長によって、直径３.２インチ、長さ２５０ｍｍのＧａＡｓ単
結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（０−１−１）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（０−１１）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてインゴットをスライスした後、その両面を研磨して、（１００）面を主面とする厚さ６５０μｍのＧａＡｓ基板１とした。
続いて、このＧａＡｓ基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しても、表面１ａ側と同様に全周に面取り加工をした。裏面１ｂ側の面取り部７の角度は裏面を基準として４５度とし、面取り部７の高さｈ１及び奥行きｄ１は０.２５ｍｍとした。
結晶インゴットを作製した。このインゴットを外周研削して直径を３インチにした後に、（０−１−１）面を平面研削し、幅２２ｍｍのオリエンテーションフラットＯＦを形成した。また、（０−１１）面を平面研削し、幅１２ｍｍのインデックスフラットＩＦを形成した。さらに、マルチワイヤソーを用いてインゴットをスライスした後、その両面を研磨して、（１００）面を主面とする厚さ６５０μｍのＧａＡｓ基板１とした。
続いて、このＧａＡｓ基板１の表面１ａ側のエッジ部に、全周に亘って面取り加工を行って面取り部２を形成した。面取りの角度は主面を基準として４５度とし、面取り部２の高さ及び奥行きは０.２５ｍｍとした。
基板１の裏面１ｂのエッジ部に関しても、表面１ａ側と同様に全周に面取り加工をした。裏面１ｂ側の面取り部７の角度は裏面を基準として４５度とし、面取り部７の高さｈ１及び奥行きｄ１は０.２５ｍｍとした。
作製したＧａＡｓ基板１を平坦なガラス板上に置き、先端幅２.５ｍｍの平型ピンセッ
トで基板１を持ち上げることを試みた。その結果、基板１の外周部の任意の位置にピンセットを差し込んで、容易に基板１を掴んで持ち上げることができた。
トで基板１を持ち上げることを試みた。その結果、基板１の外周部の任意の位置にピンセットを差し込んで、容易に基板１を掴んで持ち上げることができた。
［実施例１と比較例の効果の比較］
上記実施例１のＧａＡｓ基板と、上記比較例のＧａＡｓ基板を用いて、効果を比較した。実施例１及び比較例の基板上に発光ダイオード構造（ＬＥＤエピタキシャル層）をエピタキシャル成長させて、基板エッジ部から１０ｍｍ以内の異常成長箇所数を測定した。
上記実施例１のＧａＡｓ基板と、上記比較例のＧａＡｓ基板を用いて、効果を比較した。実施例１及び比較例の基板上に発光ダイオード構造（ＬＥＤエピタキシャル層）をエピタキシャル成長させて、基板エッジ部から１０ｍｍ以内の異常成長箇所数を測定した。
エピタキシャル成長はＭＯＶＰＥ法（有機金属気相成長法）によって行った。まず、ＧａＡｓ基板上にＭＯＶＰＥ法で、ｎ型（Ｓｅドープ）ＧａＡｓバッファ層、ｎ型（Ｓｅドープ）（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層、アンドープ（Ａｌ０.１５
Ｇａ０.８５）０.５Ｉｎ０.５Ｐ活性層、ｐ型（Ｚｎドープ）（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層を成長させ、その上にｐ型ＧａＰを１０μｍ成長させた。ｐ型
（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層までのＭＯＶＰＥ成長は、成長温度７００度、成長圧力５０torr、各層の成長速度は０.３〜ｌ.０ｎｍ／sec、Ｖ／III比は２００〜４００で行った。ＧａＰは、Ｖ／III比５０、成長速度１ｎｍ／secで成長した。ｐ型クラッド層のＺｎ濃度は５×１０１７ｃｍ−３、ＧａＰ層のＺｎ濃度は１×１０１８ｃｍ−３である。
Ｇａ０.８５）０.５Ｉｎ０.５Ｐ活性層、ｐ型（Ｚｎドープ）（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層を成長させ、その上にｐ型ＧａＰを１０μｍ成長させた。ｐ型
（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層までのＭＯＶＰＥ成長は、成長温度７００度、成長圧力５０torr、各層の成長速度は０.３〜ｌ.０ｎｍ／sec、Ｖ／III比は２００〜４００で行った。ＧａＰは、Ｖ／III比５０、成長速度１ｎｍ／secで成長した。ｐ型クラッド層のＺｎ濃度は５×１０１７ｃｍ−３、ＧａＰ層のＺｎ濃度は１×１０１８ｃｍ−３である。
同様の成長プロセスを実施例１と比較例のＧａＡｓ基板に対して、それぞれ１００枚ずつ行った。なお、ピンセットによる基板のハンドリングは、実施例１の基板ではノッチ４、４間のみ把持することを許す取り決めとし、比較例の基板では、オリエンテーションフ
ラットＯＦを手前にして基板を水平面に置いたとき、右斜め下４５゜の位置のみ把持することを許可する取り決めとした。
ラットＯＦを手前にして基板を水平面に置いたとき、右斜め下４５゜の位置のみ把持することを許可する取り決めとした。
上記ピンセットによるハンドリングによって作製した基板上のエピタキシャル層に対し、基板の最外周部から１０ｍｍまでの領域に現れた異常成長の数を比較した。計数は、図６に示すように、基板１のＡ部分を含む９０°の領域（比較例の基板も把持を許可する部分を含む９０°の領域）を、５°ずつの扇形の区間に仮想的に分け、それぞれの区間毎に行った。オリエンテーションフラットＯＦを手前にして基板を水平面に置いたとき、右斜め下４５゜の位置を原点（０°）とした。測定結果を図７に示す。
実施例１の基板では原点付近のみで頻度が高くなっているのに対し、比較例の基板では広範囲に広がっていることがわかる。実施例１の基板では、原点付近以外にはピンセットを差し込めないために、異常成長発生領域を非常に狭い部分に限定できたものと考えられる。一方、比較例の基板の場合には、原点付近を把持するようにとの取り決めはしたものの、目見当であることに加え、任意の場所にピンセットを差し込むことが可能であるため、広範囲にわたって異常成長が発生してしまったものと考えられる。
上記実施例では、裏面側の面取り部３、６の断面形状は、直線的であるが、曲線的でも、或いは直線と曲線を組み合わせた断面形状であってもよい。なお、基板の表面側の面取り加工に関しては、特に限定はなく、全く面取りしなくても、或いは外周の一部だけに行うようにしても良い。また、裏面の基板把持部（把持領域）Ａの面取りの長さや形状、設置箇所や設置個数などは、プロセスの個別の事情に合わせて適宜変更することができる。また、上記実施例は単結晶基板についてのみ記したが、多結晶やアモルファスの基板に対しても同様に適用することが可能である。その場合、製膜原理はエピタキシャル成長に限らない。
１ 基板（ＧａＡｓ基板、サファイア基板、ＧａＮ基板）
２ 表面側の面取り部
３ 裏面側の面取り部（大面取り部、把持領域）
４ ノッチ
５ レーザマーク
６ 裏面側の面取り部（小面取り部、非把持領域）
ｈ１ 隙間の高さ
ｄ１ 隙間の奥行き
ｈ２ 隙間の高さ
ｄ２ 隙間の奥行き
ＯＦ オリエンテーションフラット
ＩＦ インデックスフラット
２ 表面側の面取り部
３ 裏面側の面取り部（大面取り部、把持領域）
４ ノッチ
５ レーザマーク
６ 裏面側の面取り部（小面取り部、非把持領域）
ｈ１ 隙間の高さ
ｄ１ 隙間の奥行き
ｈ２ 隙間の高さ
ｄ２ 隙間の奥行き
ＯＦ オリエンテーションフラット
ＩＦ インデックスフラット
Claims (20)
- エピタキシャル成長用の基板であって、エピタキシャル成長を行う前記基板の表面とは反対の裏面側に、部分的に面取り加工が施してあることを特徴とするエピタキシャル成長用基板。
- 請求項１に記載のエピタキシャル成長用基板において、前記基板の径をｘ［ｍｍ］とするとき、前記基板の裏面側に施した面取り部の長さが２ｍｍ以上０.１５ｘ［ｍｍ］以下
であることを特徴とするエピタキシャル成長用基板。 - 請求項１または２に記載のエピタキシャル成長用基板において、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記基板と前記平坦面との間にできる隙間の高さが０.２ｍｍ以上であることを特徴とするエピタキシ
ャル成長用基板。 - 請求項３に記載のエピタキシャル成長用基板において、前記隙間の奥行きが０.２ｍｍ
以上であることを特徴とするエピタキシャル成長用基板。 - 請求項１〜４のいずれかに記載のエピタキシャル成長用基板において、前記裏面側の面取り部の両端に目印が施されていることを特徴とするエピタキシャル成長用基板。
- 請求項５に記載のエピタキシャル成長用基板おいて、前記目印はノッチであることを特徴とするエピタキシャル成長用基板。
- 請求項５に記載のエピタキシャル成長用基板において、前記目印はレーザーマークであることを特徴とするエピタキシャル成長用基板。
- エピタキシャル成長用の基板であって、エピタキシャル成長を行う前記基板の表面とは反対の裏面側に、２種類以上の異なる形状の面取り加工が施してあることを特徴とするエピタキシャル成長用基板。
- 請求項８に記載のエピタキシャル成長用基板において、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記基板と前記平坦面との間にできる隙間の高さが０.２ｍｍ以上である大面取り部の長さが、前記基板の径を
ｘ［ｍｍ］とするとき、２ｍｍ以上０.１５ｘ［ｍｍ］以下であることを特徴とするエピ
タキシャル成長用基板。 - 請求項８または９に記載のエピタキシャル成長用基板において、前記基板を平坦面上に基板表面を上にして置いたとき、前記基板の裏面側の面取り加工によって、前記大面取り部以外の部分では、前記隙間の高さと奥行きがともに０.１ｍｍ未満であることを特徴と
するエピタキシャル成長用基板。 - 請求項８または９に記載のエピタキシャル成長用基板において、前記大面取り部の両端に目印が施されていることを特徴とするエピタキシャル成長用基板。
- 請求項１１に記載のエピタキシャル成長用基板おいて、前記目印はノッチであることを特徴とするエピタキシャル成長用基板。
- 請求項１１に記載のエピタキシャル成長用基板において、前記目印はレーザーマークであることを特徴とするエピタキシャル成長用基板。
- エピタキシャル成長用の基板であって、エピタキシャル成長を行う前記基板の表面とは反対の裏面側に、前記基板の周方向において、複数の異なる面取り形状を有する領域が形成されていることを特徴とするエピタキシャル成長用基板。
- 請求項１４に記載のエピタキシャル成長用基板において、前記複数の異なる面取り形状の領域は、平坦面上に前記基板をその表面を上にして置いたとき、前記基板と前記平坦面との間にできる隙間から前記基板を把持するための把持具を挿入することが可能な把持領域と、前記隙間から前記把持具を挿入することが困難な非把持領域とを備えていることを特徴とするエピタキシャル成長用基板。
- 請求項１５に記載のエピタキシャル成長用基板において、前記把持領域の裏面側の面取り形状は、前記隙間の高さが０.２ｍｍ以上であることを特徴とするエピタキシャル成長
用基板。 - 請求項１５に記載のエピタキシャル成長用基板において、前記把持領域の裏面側の面取り形状は、前記隙間の奥行きが０.２ｍｍ以上であることを特徴とするエピタキシャル成
長用基板。 - 請求項１５に記載のエピタキシャル成長用基板において、前記非把持領域の裏面側の面取り形状は、前記隙間の高さと奥行きがともに０.１ｍｍ未満であることを特徴とするエ
ピタキシャル成長用基板。 - 請求項１５〜１７のいずれかに記載のエピタキシャル成長用基板において、前記把持領域の前記基板の周方向の長さは、前記基板の径をｘ［ｍｍ］とするとき、２ｍｍ以上０.
１５ｘ［ｍｍ］以下であることを特徴とするエピタキシャル成長用基板。 - 請求項１５〜１８のいずれかに記載のエピタキシャル成長用基板において、前記把持領域の両端に、ノッチまたはレーザーマークによる目印が施されていることを特徴とするエピタキシャル成長用基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008200638A JP2010040696A (ja) | 2008-08-04 | 2008-08-04 | エピタキシャル成長用基板 |
| US12/345,933 US20100028605A1 (en) | 2008-08-04 | 2008-12-30 | Substrate for epitaxial growth |
| CN200910129736A CN101645424A (zh) | 2008-08-04 | 2009-03-26 | 外延生长用衬底 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008200638A JP2010040696A (ja) | 2008-08-04 | 2008-08-04 | エピタキシャル成長用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010040696A true JP2010040696A (ja) | 2010-02-18 |
Family
ID=41608654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008200638A Pending JP2010040696A (ja) | 2008-08-04 | 2008-08-04 | エピタキシャル成長用基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100028605A1 (ja) |
| JP (1) | JP2010040696A (ja) |
| CN (1) | CN101645424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233866A (ja) * | 2010-04-29 | 2011-11-17 | Chi Mei Lighting Technology Corp | 有機金属化学気相堆積装置 |
| JP2013060349A (ja) * | 2011-09-15 | 2013-04-04 | Hitachi Cable Ltd | 窒化物半導体基板の製造方法 |
| JP2013093420A (ja) * | 2011-10-25 | 2013-05-16 | Disco Abrasive Syst Ltd | サファイア基板の研削方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101285935B1 (ko) * | 2011-01-19 | 2013-07-12 | 주식회사 엘지실트론 | 저항 가열 사파이어 단결정 잉곳 성장장치, 저항 가열 사파이어 단결정 잉곳 제조방법, 사파이어 단결정 잉곳 및 사파이어 웨이퍼 |
| CN102280534A (zh) * | 2011-07-06 | 2011-12-14 | 上海蓝光科技有限公司 | 预处理蓝宝石衬底提高led出光效率的方法 |
| US10022267B2 (en) * | 2014-04-21 | 2018-07-17 | Katalyst Surgical, Llc | Method of manufacturing a microsurgical instrument tip |
| WO2016038980A1 (ja) * | 2014-09-08 | 2016-03-17 | 住友電気工業株式会社 | 炭化珪素単結晶基板およびその製造方法 |
| CN114695503A (zh) * | 2020-12-31 | 2022-07-01 | 联华电子股份有限公司 | 半导体结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636413B2 (ja) * | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
-
2008
- 2008-08-04 JP JP2008200638A patent/JP2010040696A/ja active Pending
- 2008-12-30 US US12/345,933 patent/US20100028605A1/en not_active Abandoned
-
2009
- 2009-03-26 CN CN200910129736A patent/CN101645424A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011233866A (ja) * | 2010-04-29 | 2011-11-17 | Chi Mei Lighting Technology Corp | 有機金属化学気相堆積装置 |
| JP2013060349A (ja) * | 2011-09-15 | 2013-04-04 | Hitachi Cable Ltd | 窒化物半導体基板の製造方法 |
| US9175417B2 (en) | 2011-09-15 | 2015-11-03 | Sciocs Company Limited | Method for manufacturing a nitride semiconductor substrate |
| JP2013093420A (ja) * | 2011-10-25 | 2013-05-16 | Disco Abrasive Syst Ltd | サファイア基板の研削方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100028605A1 (en) | 2010-02-04 |
| CN101645424A (zh) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010040696A (ja) | エピタキシャル成長用基板 | |
| US8062960B2 (en) | Compound semiconductor device and method of manufacturing compound semiconductor device | |
| EP1732145A2 (en) | Method for manufacturing nitride-based semiconductor device | |
| EP1731632A2 (en) | Nitride semiconductor substrate and method of producing same | |
| US9431489B2 (en) | β-Ga2O3-based single crystal substrate | |
| US8652949B2 (en) | Method of manufacturing semiconductor wafer | |
| US10224201B2 (en) | C-plane GaN substrate | |
| US9938638B2 (en) | Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer | |
| JP4930081B2 (ja) | ＧａＮ結晶基板 | |
| TWI413162B (zh) | 半導體裝置及其製造方法 | |
| JP6212203B2 (ja) | 窒化物半導体単結晶基板の製造方法 | |
| US20210242086A1 (en) | Method of removing semiconducting layers from a semiconducting substrate | |
| JP7158594B2 (ja) | リン化インジウム基板 | |
| JP2011126745A (ja) | Ｉｉｉ族窒化物半導体基板及びその製造方法 | |
| EP0884771A2 (en) | Group III-V compound semiconductor wafer | |
| US10837124B2 (en) | Gallium nitride substrate | |
| US10177217B2 (en) | C-plane GaN substrate | |
| JPWO2013058352A1 (ja) | Ｉｉｉ族窒化物半導体結晶 | |
| JP2005252245A (ja) | 窒化ガリウム系化合物半導体ウェハー | |
| WO2013054917A1 (ja) | 半導体素子及びその製造方法 | |
| JP2011155057A (ja) | 半導体デバイスの製造方法および半導体基板 | |
| KR20190112647A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2016074553A (ja) | Ｉｉｉ族窒化物半導体単結晶基板の製造方法 | |
| JP2007123829A (ja) | 半導体エピタキシャルウェハ及びその製造方法 | |
| JP2011157275A (ja) | ＧａＮ結晶基板 |