CN101645424A - 外延生长用衬底 - Google Patents

外延生长用衬底 Download PDF

Info

Publication number
CN101645424A
CN101645424A CN200910129736A CN200910129736A CN101645424A CN 101645424 A CN101645424 A CN 101645424A CN 200910129736 A CN200910129736 A CN 200910129736A CN 200910129736 A CN200910129736 A CN 200910129736A CN 101645424 A CN101645424 A CN 101645424A
Authority
CN
China
Prior art keywords
substrate
epitaxial growth
record
chamfered section
rear side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910129736A
Other languages
English (en)
Inventor
大岛佑一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101645424A publication Critical patent/CN101645424A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种外延生长用衬底，其可以将通过镊子等造成的衬底操作位置限制在衬底周边部的极有限的一部分、从而能够大大抑制伴随衬底操作而污染等的区域。所述衬底为外延生长用的衬底(1)，在与进行外延生长的衬底(1)的表面(1a)相反的背面(1b)侧局部性地存在倒角部(3)。将衬底(1)的直径设定为x(mm)时，在衬底(1)的背面(1b)侧实施的倒角部(3)的长度L为2mm～0.15x(mm)是适宜的。并且，将衬底(1)以表面(1a)朝上的方式放置在平坦面P上时，衬底(1)和平坦面P之间形成的间隙的高度h1、进深d1为0.2mm以上是适宜的。

Description

外延生长用衬底
技术领域
本发明涉及一种为了制作电子器件等而被用作外延生长的基底衬底的外延生长用衬底，特别是涉及对衬底实施倒角加工得以改善的外延生长用衬底。
背景技术
电子器件的制造工序中，经常使用外延生长技术。例如，在Si的LSI的制作或GaAs或GaN系的发光元件的制作等中使用。像Si在Si衬底上的生长那样的、衬底和外延生长层是相同材料的外延生长被称为同质外延。另一方面，衬底和外延生长层是不同材料的外延生长被称为异质外延。作为晶体生长的方法，使用各种各样的方法。作为代表性的方法，可以举出CVD或MBE(分子束外延生长)、溅射等方法。
外延生长用的衬底(基底衬底)的形状是各种各样的，通常是圆形或方形的平板状。单晶衬底的情形中，为了明确晶体取向、衬底的正反，有时会具有定位边(orientation flat，OF)或指示边(index flat，IF)。大型衬底中，有时形成有刻痕(notch)来代替OF或IF。
另外，在外延生长用的衬底的表面、背面的周边部，常常在整个周边都进行倒角加工。将衬底进行倒角的目的有几个，其中之一是防止衬底的缺损或裂缝。进而，将衬底的表面侧进行倒角的另一个目的是，防止结晶生长时外周部的快速生长(边缘凸起，edge crown)。将衬底的背面侧进行倒角的另一个目的是，可以用镊子(tweezer)简单地将衬底拿起，使操作(handling)变得容易。
以往，为了易于识别衬底的正反，认真研究并提出了：在正反面上变化倒角形状，或者形成正反面的倾斜角不同的刻痕，或者在衬底的正反面改变倒角的粗糙度，或者在衬底的正反面改变倒角粗糙度的一致性等衬底外周部的倒角方法(例如，参照专利文献1～4)。
专利文献1：日本特开2001-44084号公报
专利文献2：日本特开2002-15966号公报
专利文献3：日本特开2002-25873号公报
专利文献4：日本特开2004-31642号公报
发明内容
但是，要想得到高品质的外延层，就一定不能在生长前污染衬底表面。为了防止在生长前污染衬底表面，在洁净室内进行操作，或者操作者戴面罩、手套。但是，即使采取这样的对策，衬底表面还是有可能被污染。原因是，通过镊子进行的操作。将衬底从储存容器中取出，放入晶体生长炉时，经常用镊子夹着衬底的周边部。另外，在外延生长前的各种检查、前处理的工序中也是这样的。被镊子夹过的部分，或者被污染，或者被损伤。在这样的部分，不能指望得到高品质的外延层。几乎都是异常生长。这样，因为在被镊子夹过的部分不能制作器件，所以成为成品率降低的原因。
作为用于将镊子引起的衬底污染等抑制在最小限度的对策，专门设定出用于镊子夹的部分。例如，制定规则，确定夹定位边的右端，但这称不上是确实可靠的方法。即使设定了用镊子夹的部分，也会频繁发生以下这类情况：每次所夹的位置稍稍偏移，导致衬底的污染区域扩大；或者，常会发成夹住了违反规则的地方的情形。
本发明的目的在于解决上述问题，提供一种可以将镊子等造成的衬底操作位置限制在衬底周边部的极有限的一部分、因而能够大大抑制伴随衬底操作而污染等的区域的外延生长用衬底。
为了解决上述问题，本发明如下构成。
本发明的第一实施方式是，一种外延生长用衬底，在与进行外延生长的所述衬底的表面相反的背面侧，局部性地实施倒角加工。
就第一实施方式的外延生长用衬底来说，将所述衬底的直径设定为x(mm)时，在所述衬底的背面侧实施的倒角部的长度优选是2mm～0.15x(mm)。
另外，将所述衬底以衬底表面朝上的方式放置在平坦面上时，通过所述衬底的背面侧的倒角加工，所述衬底和所述平坦面之间形成的间隙的高度优选是0.2mm以上。进而，所述间隙的进深优选是0.2mm以上。
另外，优选在所述背面侧的倒角部的两端施加标记。所述标记优选是刻痕或激光标志。
本发明的第二实施方式是，一种外延生长用衬底，在与进行外延生长的所述衬底的表面相反的背面侧，实施2种以上的不同形状的倒角加工。
就第二实施方式的外延生长用衬底来说，将所述衬底以衬底表面朝上的方式放置在平坦面上时，通过所述衬底的背面侧的倒角加工，所述衬底和所述平坦面之间形成的间隙的高度是0.2mm以上的大倒角部的长度，在将所述衬底的直径设定为x(mm)时，优选为2mm～0.15x(mm)。
另外，将所述衬底以衬底表面朝上的方式放置在平坦面上时，通过所述衬底的背面侧的倒角加工，在所述大倒角部以外的部分，优选所述间隙的高度和进深均小于0.1mm。
另外，优选在所述背面侧的倒角部的两端施加标记。所述标记优选是刻痕或激光标志。
本发明的第三实施方式是，一种外延生长用衬底，在与进行外延生长的所述衬底的表面相反的背面侧，在所述衬底的周围方向，形成有具有多个不同倒角形状的区域。
就第三实施方式的外延生长用衬底来说，所述多个不同倒角形状的区域优选具备夹持区域和非夹持区域，所述夹持区域是在将所述衬底以其表面朝上的方式放置在平坦面上时，能够将用于夹持所述衬底的夹持工具从所述衬底和所述平坦面之间形成的间隙插入的区域，所述非夹持区域是难以将所述夹持工具插入所述间隙的区域。
另外，就所述夹持区域的背面侧的倒角形状来说，所述间隙的高度优选是0.2mm以上。进而，就所述夹持区域的背面侧的倒角形状来说，所述间隙的进深优选是0.2mm以上。
另外，就所述非夹持区域的背面侧的倒角形状来说，优选所述间隙的高度和进深均小于0.1mm。
另外，将所述衬底的直径设定为x(mm)时，所述夹持区域的所述衬底的周围方向的长度优选为2mm～0.15x(mm)。
另外，优选在所述夹持区域的两端施加有通过刻痕或激光标志形成的标记。
根据本发明，对于衬底，可以将通过镊子等能够操作的背面侧倒角部限制在衬底周边部的极有限的一部分，可以大幅减少伴随衬底操作而污染等的区域。结果是，可以减少外延生长时的异常生长的区域，可以提高电子器件等的成品率。
附图说明
图1是表示本发明的实施例1的外延生长用衬底的图。
图2是表示本发明的实施例2的外延生长用衬底的图。
图3是表示本发明的实施例3的外延生长用衬底的图。
图4是表示本发明的实施例4的外延生长用衬底的图。
图5是表示以往的外延生长用衬底的图。
图6是说明使用实施例和比较例的外延生长用衬底进行外延生长时，异常生长的测定中的测定区域的图。
图7是表示使用实施例和比较例的外延生长用衬底进行外延生长时，异常生长测定中的异常生长分布的结果的图表。
图8是表示衬底的尺寸和镊子的前端宽度的上限值的关系的图表。
符号说明
1衬底(GaAs衬底、蓝宝石衬底、GaN衬底)
2表面侧的倒角部
3背面侧的倒角部(大倒角部、夹持区域)
4刻痕
5激光标志
6背面侧的倒角部(小倒角部、非夹持区域)
h1间隙的高度
d1间隙的进深
h2间隙的高度
d2间隙的进深
OF定向边
IF指示边
具体实施方式
以下，对本发明的外延生长用衬底的实施方式进行说明。
在上述的现有技术中，衬底被镊子夹持而污染或损伤的区域变大，是因为结果取决于操作者的注意力。例如，也考虑到在镊子夹住衬底之处做标记，但这也是依赖于操作者的注意力的方法，因而不充分。
因而，本发明中，为了避免依赖于操作者的注意力的问题，在衬底的周边部的特定部位，限定能够进行衬底操作的背面侧的倒角部，特定部位以外，衬底操作用的镊子等夹持工具或握持工具不能插入衬底背面侧，即使要夹衬底也不能夹住。
尽管限定能够操作衬底的背面侧的倒角部，但就倒角部的限定来说，存在几个要素。
第1要素，可以举出在衬底周边部实施的背面侧的倒角部的长度。
例如，在图1所示的圆形的衬底1中，背面侧的倒角部A的长度为圆周方向的长度L。如果倒角部的长度L过长，则结果污染区域扩大。相反，如果过短，则对于平坦面P上的衬底1，难以将镊子插入到背面1b侧，引起操作失误。
镊子的形状、尺寸是各种各样的，但通常用于衬底(晶片)的操作的镊子是前端为平头的镊子。镊子的前端宽度是各种各样的，根据衬底的尺寸来大致确定使用那种是合适的。如果镊子的前端宽度过窄，则拿起衬底时，力量集中于局部，有导致破损的危险，如果过宽，则夹持面积变得过大，污染区域增大。
调查圆形衬底的尺寸(晶片尺寸)和经常使用的适当的镊子的前端宽度的上限值的关系时发现，是如图8所示的直线关系。当作为圆形衬底径的直径设定为x(mm)(方型衬底的直径为纵或横的长度)，镊子的前端宽度设定为y(mm)时，有大约y＝0.13x的关系。因此，使镊子的前端宽度的上限值稍有宽裕，设定为y＝0.15x即可。然而，例如即便是直径10mm的衬底，也不使用前端宽度1.5mm的镊子。通过可以购得且适于使用的镊子的下限尺寸为2mm左右。由于这些情况，衬底的背面侧倒角部(大倒角部、夹持区域)A的长度只要在2mm～0.15x(mm)，就可以把镊子夹持引起的衬底污染抑制在最小限度。
第2要素，可以举出背面侧的倒角部的形状、尺寸、角度。
关于这个要素，取决于使用的镊子，但必要条件是：首先，如图1(c)所示地将衬底1以衬底表面1a朝上的方式放置在平坦面P上时，衬底1的背面1b和平坦面P的间隙的高度h1必须大于镊子的前端的高度(厚度)。通常，平头的镊子前端的厚度约0.2mm以上，所以如果所述间隙的高度h1设定为0.2mm以上，则镊子变得非常容易插入。但是，仅仅这样的话，镊子不能很好地滑入。重要的是，背面侧的倒角部(大倒角部、夹持区域)A具有相对于垂直面(衬底1的端面1c)的某种程度的角度(倾斜角)。换言之，间隙(倒角部3)的进深d1是必需的。如果将进深d1设定为0.2mm以上，则镊子可以顺利地插入，可以夹住衬底1而拿起。
另一方面，关于衬底背面侧的倒角，在上述背面侧的倒角部A以外的部分，为了限制镊子夹持引起的衬底污染区域，不实施倒角加工以便镊子不能插入(参照图1(b))。或者，为了抑制衬底的缺损或裂缝，即使在背面侧的倒角部A以外的部分进行了倒角加工，也设定镊子不能插入程度的倒角部(小倒角部、非夹持区域)(参照图3(b))。具体来说，如图3(b)所示，将衬底1以衬底表面1a朝上的方式放置在平坦面P上时，使衬底1的背面1b和平坦面P的间隙(开口)的高度h2小于0.1mm、进深d2小于0.1mm，从而，对于通常使用的镊子，防止镊子无意中从间隙滑入的这种情况的效果变得显著。
第3要素，可以举出背面侧的实施倒角加工的部位的数量。
从使衬底的污染处最少化的想法出发，特别优选是1处。但是，根据个别工艺的情况等，也可以设置多处(参照图4)。
另外，即使费劲地将镊子造成的衬底夹持位置的背面侧的倒角部(大倒角部、夹持区域)A限定在衬底周边部的极有限的一部分，如果不能一目了然地看出其位置在哪的话，使用起来也是很困难的。为了达到一目了然，优选在背面侧的倒角部(大倒角部、夹持区域)A的两端标上容易识别的标记。作为标上标记的具体方法，有刻划刻痕的方法(参照图1、图3)、进行激光标记的方法(参照图2、图4)。
实施例
接着，说明本发明的实施例。
实施例1
使用图1说明本发明的实施例1。
图1(a)是从表面1a侧看衬底1的平面图，图1(b)是衬底1的A部分(刻痕4、4之间的部分、区域)以外的部分的衬底端部的放大截面图，图1(c)是衬底1的A部分的衬底端部的放大截面图。
首先，通过由熔液的结晶生长，制作直径3.2英寸、长250mm的GaAs单晶结晶块。将该结晶块的外周磨削，制成直径3英寸后，将(0-1-1)面进行平面磨削，形成宽22mm的定向边OF。另外，将(0-11)面进行平面磨削，形成宽12mm的指示边IF。进而，使用多线切割机(multi wire saw)将结晶块切片后，将其两面研磨，形成以(100)面为主面的厚650μm的GaAs衬底1。
接着，在该GaAs衬底1的表面1a侧的边缘部，在整个周边进行倒角加工，形成倒角部2。使倒角的角度以主面为基准为45度，使倒角部2的高度(衬底1的厚度方向的长度)和进深(衬底1的直径方向的长度)为0.25mm。
关于衬底1的背面1b的边缘部，在图1(a)中，以从定位边OF的中心位置开始逆时针方向45度的位置为中心，在背面侧形成倒角部3。使倒角部3的圆周方向的长度L为4mm。另外，使倒角部3的角度(倾斜角)以背面1b为基准为45度，使倒角部3的高度h1和进深d1为0.25mm。在倒角部3的两端形成刻痕4作为标记。在刻痕4、4之间的形成倒角部3的A部分以外，在衬底背面侧，没有进行倒角。
将制造的GaAs衬底1放置在平坦的玻璃板上，试着用前端宽2.5mm的平头镊子拿起衬底1。结果，镊子不能插入刻痕4、4之间的A部分以外的部分，不能拿起衬底1。另一方面，将镊子插入具有倒角部3的刻痕4、4之间的A部分时，可以很容易地夹住衬底1拿起来。
实施例2
使用图2说明本发明的实施例2。
图2(a)是从表面1a侧看衬底1的平面图，图2(b)是衬底1的A部分(激光标志5、5之间的部分、区域)以外的部分的衬底端部的放大截面图，图2(c)是衬底1的A部分的衬底端部的放大截面图。
首先，通过由熔液的结晶生长，制作直径3.2英寸、长250mm的蓝宝石单晶结晶块。将该结晶块的外周磨削，制成直径3英寸后，将(10-10)面进行平面磨削，形成宽22mm的定向边OF。另外，将(11-20)面进行平面磨削，形成宽12mm的指示边IF。进而，使用多线切割机进行切片后，将其两面研磨，形成以(0001)面为主面的厚650μm的蓝宝石衬底1。
接着，在该蓝宝石衬底1的表面1a侧的边缘部，在整个周边进行倒角加工，形成倒角部2。使倒角的角度以主面为基准为45度，使倒角部2的高度和进深为0.25mm。
关于衬底1的背面1b的边缘部，与实施例1同样地，以从定位边OF的中心位置开始逆时针方向45度的位置为中心，在背面侧形成倒角部3。使倒角部3的圆周方向的长度L为4mm。另外，使倒角部3的角度(倾斜角)以背面1b为基准为45度，使倒角部3的高度h1和进深d1为0.25mm。在倒角部3的两端，通过激光照射形成作为标记的激光标志5。在激光标志5、5之间的形成倒角部3的A部分以外，在衬底背面侧，没有进行倒角。
将制造的蓝宝石衬底1放置在平坦的玻璃板上，试着用前端宽2.5mm的平头镊子拿起衬底1。结果，镊子不能插入激光标志5、5之间的A部分以外的部分，不能拿起衬底1。另一方面，将镊子插入具有倒角部3的激光标志5、5之间的A部分时，可以很容易地夹住衬底1拿起来。
实施例3
使用图3说明本发明的实施例3。
图3(a)是从表面1a侧看衬底1的平面图，图3(b)是衬底1的A部分(激光标志5、5之间的部分、区域)以外的部分的衬底端部的放大截面图，图3(c)是衬底1的A部分的衬底端部的放大截面图。
首先，用氢化物气相生长法，制作直径3.2英寸、长15mm的GaN单晶结晶块。将该结晶块的外周磨削，制成直径3英寸后，将(10-10)面进行平面磨削，形成宽22mm的定向边OF。另外，将(11-20)面进行平面磨削，形成宽12mm的指示边IF。进而，使用多线切割机进行切片后，将其两面研磨，形成以(0001)面为主面的厚650μm的GaN衬底1。
接着，在该GaN衬底1的表面1a侧的边缘部，在整个周边进行倒角加工，形成倒角部2。使倒角的角度以主面为基准为45度，使倒角部2的高度和进深为0.25mm。
关于衬底1的背面1b的边缘部，与实施例1同样地，以从定位边OF的中心位置开始逆时针方向45度的位置为中心，在背面侧形成倒角部3。使倒角部3的圆周方向的长度L为4mm。另外，使倒角部3的角度以背面1b为基准为45度，使倒角部3的高度h1和进深d1为0.25mm。在倒角部3的两端，形成作为标记的激光标志5。
另外，关于背面1b的边缘部，在激光标志5、5之间的形成倒角部3的A部分以外的部分，形成镊子不能插入的小的倒角部6。使倒角部6的角度以背面1b为基准为45度，使倒角部6的高度h2和进深d2为0.05mm。
将制造的GaN衬底1放置在平坦的玻璃板上，试着用前端宽2.5mm的平头镊子拿起衬底1。结果，镊子不能插入激光标志5、5之间的A部分以外的部分，不能拿起衬底1。另一方面，将镊子插入具有倒角部3的激光标志5、5之间的A部分时，可以很容易地夹住衬底1拿起来。
实施例4
使用图4说明本发明的实施例4。
图4(a)是从表面1a侧看衬底1的平面图，图4(b)是衬底1的A部分(激光标志5、5之间的部分、区域)以外的部分的衬底端部的放大截面图，图4(c)是衬底1的A部分的衬底端部的放大截面图。
首先，通过由熔液的结晶生长，制作直径3.2英寸、长400mm的蓝宝石单晶结晶块。将该结晶块的外周磨削，制成直径3英寸后，将(10-10)面进行平面磨削，形成宽22mm的定向边OF。另外，将(11-20)面进行平面磨削，形成宽12mm的指示边IF。进而，使用多线切割机进行切片后，将其两面研磨，形成以(0001)面为主面的厚650μm的蓝宝石衬底1。
接着，在该蓝宝石衬底1的表面1a侧的边缘部，在整个周边进行倒角加工，形成倒角部2。使倒角的角度以主面为基准为45度，使倒角部2的高度和进深为0.25mm。
关于衬底1的背面1b的边缘部，如图4(a)所示，以从定位边OF的中心位置开始顺时针方向和逆时针方向各45度的位置为中心，在背面侧的两处形成倒角部3。使倒角部3的圆周方向的长度L为4mm。另外，使倒角部3的角度以背面1b为基准为45度，使倒角部3的高度h1和进深d1为0.25mm。在倒角部3的两端，形成作为标记的激光标志5。
另外，关于背面1b的边缘部，在激光标志5、5之间的形成倒角部3的A部分以外的部分，形成镊子不能插入的小的倒角部6。使倒角部6的角度以背面1b为基准为45度，使倒角部6的高度h2和进深d2为0.05mm。
将制造的蓝宝石衬底1放置在平坦的玻璃板上，试着用前端宽2.5mm的平头镊子拿起衬底1。结果，镊子不能插入激光标志5、5之间的A部分以外的部分，不能拿起衬底1。另一方面，将镊子插入具有倒角部3的激光标志5、5之间的A部分时，可以很容易地夹住衬底1拿起来。
比较例
使用图5说明比较例，用于与上述实施例比较效果。
图5(a)是从表面1a侧看衬底1的平面图，图5(b)是衬底1的端部的放大截面图。
首先，通过由熔液的结晶生长，制作直径3.2英寸、长250mm的GaAs单晶结晶块。将该结晶块进行外周磨削，制成直径3英寸后，将(0-1-1)面进行平面磨削，形成宽22mm的定向边OF。另外，将(0-11)面进行平面磨削，形成宽12mm的指示边IF。进而，使用多线切割机进行切片后，将其两面研磨，形成以(100)面为主面的厚650μm的GaAs衬底1。
接着，在该GaAs衬底1的表面1a侧的边缘部，在整个周边进行倒角加工，形成倒角部2。使倒角的角度为45度(以主面为基准)，使倒角部2的高度和进深为0.25mm。
关于衬底1的背面1b的边缘部，与表面1a侧相同地，在整个周边进行倒角加工。使背面1b侧的倒角部7的角度以背面为基准为45度，使倒角部7的高度h1和进深d1为0.25mm。
将制造的GaAs衬底1放置在平坦的玻璃板上，试着用前端宽2.5mm的平头镊子拿起衬底1。结果，镊子插入衬底1的外周部的任意位置，可以很容易地夹住衬底1拿起来。
实施例1和比较例的效果比较
使用上述实施例1的GaAs衬底和上述比较例的GaAs衬底，比较效果。在实施例1和比较例的衬底上外延生长发光二极管结构(LED外延层)，测定从衬底边缘部开始10mm以内的异常生长部位的数量。
外延生长是通过MOVPE法(有机金属气相生长法)进行的。首先，通过MOVPE法，在GaAs衬底上，使n型(掺杂Se)GaAs缓冲层、n型(掺杂Se)(Al0.7Ga0.3)0.5In0.5P包覆层、未掺杂(Al0.15Ga0.85)0.5In0.5P活性层、p型(掺杂Zn)(Al0.7Ga0.3)0.5In0.5P包覆层生长，在其上生长10μm的p型GaP。到p型(Al0.7Ga0.3)0.5In0.5P包覆层为止的MOVPE生长是在生长温度700度、生长压力50torr、各层的生长速度为0.3～1.0nm/sec、V/III比为200～400的条件下进行的。GaP是在V/III比50、生长速度1nm/sec的条件下生长的。p型包覆层的Zn浓度为5×1017cm-3、GaP层的Zn浓度为1×1018cm-3。
对于实施例1和比较例的GaAs衬底各100片，进行同样的生长过程。通过镊子对衬底进行操作，对于实施例1的衬底，规定允许仅夹持刻痕4、4之间，对于比较例的衬底，将定向边OF放在近处，将衬底放在水平面时，规定允许仅夹持右斜下45°的位置。
对于通过上述镊子的操作制作的衬底上的外延层，比较从衬底的最外周部开始到10mm为止的区域的异常生长的数量。计数是，如图6所示，将衬底1的包含A部分的90°区域(比较例的衬底也是包含允许夹持部分的90°区域)分成各5°的扇形区间，在各自的区间进行计数。将定向边OF放在近处，将衬底放置在水平面时，规定右斜下45°的位置为原点(0°)。测定结果如图7所示。
实施例1的衬底中，异常生长仅在原点附近频度增高，与此相对，比较例的衬底中，扩大到很宽的范围。实施例1的衬底中，原点附近以外不能插入镊子，因此可以将异常生长发生区域限定在非常窄的部分。另一方面，比较例的衬底的情况下，尽管规定只许夹持原点附近，但由于依靠操作者目测并且在任意处都可能插入镊子，因此在很宽的范围内发生异常生长。
上述实施例中，背面侧的倒角部3、6的截面形状是直线形，但也可以是曲线型，或者也可以是直线和曲线组合的截面形状。关于衬底的表面侧的倒角加工，没有特别限定，可以完全不进行倒角，或者也可以仅在外周的一部分进行倒角。另外，背面的衬底夹持部(夹持区域)A的倒角的长度或形状、设置位置、设置个数等，可以根据工艺的个别情况适当改变。另外，上述实施例仅记载了单晶衬底的情况，但对多晶或蓝宝石的衬底也同样能够适用。这时，制膜原理不限于外延生长。

Claims (20)

1.一种外延生长用衬底，其特征在于，在与进行外延生长的所述衬底的表面相反的背面侧，局部性地实施倒角加工。
2.根据权利要求1记载的外延生长用衬底，其特征在于，将所述衬底的直径设定为x毫米时，所述衬底的背面侧实施的倒角部的长度为2毫米～0.15x毫米。
3.根据权利要求1或2记载的外延生长用衬底，其特征在于，将所述衬底以衬底表面朝上的方式放置在平坦面上时，通过所述衬底的背面侧的倒角加工，所述衬底和所述平坦面之间形成的间隙的高度是0.2毫米以上。
4.根据权利要求3记载的外延生长用衬底，其特征在于，所述间隙的进深是0.2毫米以上。
5.根据权利要求1或2记载的外延生长用衬底，其特征在于，在所述背面侧的倒角部的两端施加有标记。
6.根据权利要求5记载的外延生长用衬底，其特征在于，所述标记是刻痕。
7.根据权利要求5记载的外延生长用衬底，其特征在于，所述标记是激光标志。
8.一种外延生长用衬底，其特征在于，在与进行外延生长的所述衬底的表面相反的背面侧，实施2种以上的不同形状的倒角加工。
9.根据权利要求8记载的外延生长用衬底，其特征在于，将所述衬底以衬底表面朝上的方式放置在平坦面上时，通过所述衬底的背面侧的倒角加工，所述衬底和所述平坦面之间形成的间隙高度0.2毫米以上的大倒角部的长度，在将所述衬底的直径设定为x毫米时为2毫米～0.15x毫米。
10.根据权利要求8或9记载的外延生长用衬底，其特征在于，将所述衬底以衬底表面朝上的方式放置在平坦面上时，通过所述衬底的背面侧的倒角加工，在所述大倒角部以外的部分，所述间隙的高度和进深均小于0.1毫米。
11.根据权利要求8或9记载的外延生长用衬底，其特征在于，在所述大倒角部的两端施加有标记。
12.根据权利要求11记载的外延生长用衬底，其特征在于，所述标记是刻痕。
13.根据权利要求11记载的外延生长用衬底，其特征在于，所述标记是激光标志。
14.一种外延生长用衬底，其特征在于，在与进行外延生长的所述衬底的表面相反的背面侧，在所述衬底的周围方向，形成有具有多个不同倒角形状的区域。
15.根据权利要求14记载的外延生长用衬底，其特征在于，所述多个不同倒角形状的区域具备：在将所述衬底以其表面朝上的方式放置在平坦面上时，能够将用于夹持所述衬底的夹持工具从所述衬底和所述平坦面之间形成的间隙插入的夹持区域，以及难以将所述夹持工具从所述间隙插入的非夹持区域。
16.根据权利要求15记载的外延生长用衬底，其特征在于，所述夹持区域的背面侧的倒角形状为，所述间隙的高度是0.2毫米以上。
17.根据权利要求15记载的外延生长用衬底，其特征在于，所述夹持区域的背面侧的倒角形状为，所述间隙的进深是0.2毫米以上。
18.根据权利要求15记载的外延生长用衬底，其特征在于，所述非夹持区域的背面侧的倒角形状为，所述间隙的高度和进深均小于0.1毫米。
19.根据权利要求15～17的任一项记载的外延生长用衬底，其特征在于，在将所述衬底的直径设定为x毫米时，所述夹持区域的所述衬底的周围方向的长度为2毫米～0.15x毫米。
20.根据权利要求15～18的任一项记载的外延生长用衬底，其特征在于，在所述夹持区域的两端施加有通过刻痕或激光标志形成的标记。
CN200910129736A 2008-08-04 2009-03-26 外延生长用衬底 Pending CN101645424A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008200638 2008-08-04
JP2008200638A JP2010040696A (ja) 2008-08-04 2008-08-04 エピタキシャル成長用基板

Publications (1)

Publication Number Publication Date
CN101645424A true CN101645424A (zh) 2010-02-10

Family

ID=41608654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910129736A Pending CN101645424A (zh) 2008-08-04 2009-03-26 外延生长用衬底

Country Status (3)

Country Link
US (1) US20100028605A1 (zh)
JP (1) JP2010040696A (zh)
CN (1) CN101645424A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280534A (zh) * 2011-07-06 2011-12-14 上海蓝光科技有限公司 预处理蓝宝石衬底提高led出光效率的方法
TWI484074B (zh) * 2011-01-19 2015-05-11 Lg Siltron Inc 電阻加熱式藍寶石單晶錠長晶器、電阻加熱式藍寶石單晶錠之製造方法、藍寶石單晶錠及藍寶石晶圓
CN110660840A (zh) * 2014-09-08 2020-01-07 住友电气工业株式会社 碳化硅单晶衬底及用于制造所述碳化硅单晶衬底的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI398545B (zh) * 2010-04-29 2013-06-11 Chi Mei Lighting Tech Corp 有機金屬化學氣相沉積機台
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
JP5934491B2 (ja) * 2011-10-25 2016-06-15 株式会社ディスコ サファイア基板の研削方法
US10022267B2 (en) * 2014-04-21 2018-07-17 Katalyst Surgical, Llc Method of manufacturing a microsurgical instrument tip
CN114695503A (zh) * 2020-12-31 2022-07-01 联华电子股份有限公司 半导体结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484074B (zh) * 2011-01-19 2015-05-11 Lg Siltron Inc 電阻加熱式藍寶石單晶錠長晶器、電阻加熱式藍寶石單晶錠之製造方法、藍寶石單晶錠及藍寶石晶圓
CN102280534A (zh) * 2011-07-06 2011-12-14 上海蓝光科技有限公司 预处理蓝宝石衬底提高led出光效率的方法
CN110660840A (zh) * 2014-09-08 2020-01-07 住友电气工业株式会社 碳化硅单晶衬底及用于制造所述碳化硅单晶衬底的方法
CN110660840B (zh) * 2014-09-08 2023-09-01 住友电气工业株式会社 碳化硅单晶衬底及用于制造所述碳化硅单晶衬底的方法

Also Published As

Publication number Publication date
JP2010040696A (ja) 2010-02-18
US20100028605A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101645424A (zh) 外延生长用衬底
US8980445B2 (en) One hundred millimeter SiC crystal grown on off-axis seed
JP5332168B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
US20140073228A1 (en) Silicon carbide single-crystal substrate and method for manufacturing same
CN101070619B (zh) GaN晶体衬底
US9938638B2 (en) Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer
CN102471920B (zh) Iii族金属氮化物单晶的制造方法
JP2015063010A (ja) スクライビングホイール、ホルダユニット、スクライブ装置、スクライビングホイールの製造方法及びスクライブ方法
JP7158594B2 (ja) リン化インジウム基板
CN101752240B (zh) Iiia族氮化物半导体衬底的制造方法和iiia族氮化物半导体衬底
US9269576B2 (en) Silicon carbide semiconductor substrate and method for manufacturing same
US10957597B2 (en) Semiconductor substrate die sawing singulation systems and methods
JP5569167B2 (ja) Ｉｉｉ族窒化物単結晶基板の製造方法
KR20190104903A (ko) 판상물의 가공 방법
KR20130133021A (ko) 제13족 금속 질화물의 제조 방법 및 이것에 이용되는 종결정 기판
US20090209091A1 (en) Method of Manufacturing Group III Nitride Crystal
JP4949839B2 (ja) スピネルブール、ウェハおよびそれらの製造法
KR102501898B1 (ko) GaN 기판의 분단 방법
US20050115078A1 (en) Diamond scriber
JP5511505B2 (ja) サファイアウエーハの加工方法
WO2023037597A1 (ja) リン化インジウム基板
US20190333818A1 (en) Semiconductor substrate die sawing singulation systems and methods
US20240139883A1 (en) Method for processing gallium oxide substrate
US11680339B2 (en) Method of manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP2010006700A (ja) 薄型サファイヤ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100210