JP7158594B2 - リン化インジウム基板 - Google Patents

リン化インジウム基板 Download PDF

Info

Publication number
JP7158594B2
JP7158594B2 JP2021541682A JP2021541682A JP7158594B2 JP 7158594 B2 JP7158594 B2 JP 7158594B2 JP 2021541682 A JP2021541682 A JP 2021541682A JP 2021541682 A JP2021541682 A JP 2021541682A JP 7158594 B2 JP7158594 B2 JP 7158594B2
Authority
JP
Japan
Prior art keywords
wafer
main surface
plane
edge
indium phosphide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021541682A
Other languages
English (en)
Other versions
JPWO2021153120A1 (ja
Inventor
俊介 岡
健二 鈴木
英昭 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of JPWO2021153120A1 publication Critical patent/JPWO2021153120A1/ja
Application granted granted Critical
Publication of JP7158594B2 publication Critical patent/JP7158594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、リン化インジウム基板に関する。
インジウムリン（ＩｎＰ）は、ＩＩＩ族のインジウム（Ｉｎ）とＶ族のリン（Ｐ）とからなるＩＩＩ－Ｖ族化合物半導体材料である。半導体材料としての特性は、バンドギャップ１．３５ｅＶ、電子移動度～５４００ｃｍ2／Ｖ・ｓであり、高電界下での電子移動度はシリコンやガリウム砒素といった他の一般的な半導体材料より高い値になるという特性を有している。また、常温常圧下での安定な結晶構造は立方晶の閃亜鉛鉱型構造であり、その格子定数は、ヒ化ガリウム（ＧａＡｓ）やリン化ガリウム（ＧａＰ）等の化合物半導体と比較して大きな格子定数を有するという特徴を有している。
リン化インジウム基板の原料となるリン化インジウムのインゴットは、通常、所定の厚さにスライシングされ、所望の形状に研削され、適宜機械研磨された後、研磨屑や研磨により生じたダメージを除去するために、エッチングや精密研磨（ポリッシング）等に供される。
リン化インジウム基板の主面には、エピタキシャル成長によってエピタキシャル結晶層を設けることがある（特許文献１）。
特開２００３－２１８０３３号公報
このエピタキシャル成長を実施した後、さらにその先の工程を行う場合には、基板の厚みは不要になるため、バックラップ等の方法によりウエハ裏面から研磨を行い、基板を、例えば、１００μｍ以上２００μｍ以下まで薄くする。ここで、一般に、ウエハのエッジ部が尖った形状であるため、裏面研磨（バックラップとも呼ぶ）等の方法によりウエハ裏面から研磨したとき、エッジ部が更に尖ってしまうため、ウエハが割れやすくなってしまうという問題点がある。
本発明は、上記のような課題を解決するためになされたものであり、バックラップ等の方法によりウエハ裏面から研磨を行ったときに、ウエハエッジの尖りが抑制されるリン化インジウム基板を提供することを目的とする。
本発明の実施形態は以下の（１）～（１１）によって規定される。
（１）主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも０°＜θ≦１１０°であり、
前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒfが、２００～３５０μｍであることを特徴とするリン化インジウム基板。
（２）前記なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦１００°である、（１）に記載のリン化インジウム基板。
（３）主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも０°＜θ≦１００°であり、
前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒfが、２００～３５０μｍであることを特徴とするリン化インジウム基板。
（４）前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦９５°である、（３）に記載のリン化インジウム基板。
（５）主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦９０°であり、
前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒfが、２００～３５０μｍであり、
基板の直径が５０．８ｍｍ以下であることを特徴とするリン化インジウム基板。
（６）前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦９０°である、（５）に記載のリン化インジウム基板。
（７）主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦１１０°であり、
前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒfが、２００～３５０μｍであり、
基板の直径が７６．２ｍｍ以下であることを特徴とするリン化インジウム基板。
（８）前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦１００°である、（７）に記載のリン化インジウム基板。
（９）主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦１００°であり、
前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒfが、２００～３５０μｍであり、
基板の直径が１００ｍｍ以下であることを特徴とするリン化インジウム基板。
（１０）前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦９５°である、（９）に記載のリン化インジウム基板。
（１１）前記主面側のエッジラウンドの曲率半径Ｒfが、２２３～３３８μｍである、（１）～（１０）のいずれかに記載のリン化インジウム基板。
本発明の実施形態によれば、バックラップ等の方法によりウエハ裏面から研磨を行ったときに、ウエハエッジの尖りが抑制されるリン化インジウム基板を提供することができる。
リン化インジウム基板のウエハエッジ付近の断面模式図である。 リン化インジウム基板のウエハエッジ付近の断面模式図である。 リン化インジウム基板のウエハエッジ付近の断面模式図である。 実施例のリン化インジウム基板のウエハエッジ付近の断面模式図である。 リン化インジウム基板のエッジラウンドの曲率半径Ｒfを説明するための断面模式図である。 リン化インジウム基板のテーパー部及び直線部を有するウエハエッジ付近の断面模式図である。
〔リン化インジウム基板〕
以下、本実施形態のリン化インジウム基板の構成について説明する。
本実施形態のリン化インジウム（ＩｎＰ）基板は、エピタキシャル結晶層を形成するための主面と、主面の反対側の裏面とを有する。
エピタキシャル結晶層を形成するための主面は、本実施形態のリン化インジウム基板を、半導体素子構造の形成のためにエピタキシャル成長用の基板として使用する際に、実際にエピタキシャル成長を実施する面である。
リン化インジウム基板の主面の最大径は特に限定されないが、４９～１５１ｍｍであってもよく、４９～１０１ｍｍであってもよい。リン化インジウム基板の平面形状は、円形であってもよく、四角形等の矩形であってもよい。
リン化インジウム基板の厚さは特に限定されないが、例えば、３００～９００μｍであるのが好ましく、３００～７００μｍであるのがより好ましい。特に口径が大きい場合、リン化インジウム基板の厚さが３００μｍ未満であると割れる恐れがあり、９００μｍを超えると母材結晶が無駄になるという問題が生じることがある。
本実施形態のリン化インジウム基板は、ドーパント（不純物）として、Ｚｎをキャリア濃度が１×１０16ｃｍ-3以上１×１０19ｃｍ-3以下となるように含んでもよく、Ｓをキャリア濃度が１×１０16ｃｍ-3以上１×１０19ｃｍ-3以下となるように含んでもよく、Ｓｎをキャリア濃度が１×１０16ｃｍ-3以上１×１０19ｃｍ-3以下となるように含んでもよく、Ｆｅをキャリア濃度が１×１０6ｃｍ-3以上１×１０9ｃｍ-3以下となるように含んでもよい。
本実施形態のリン化インジウム基板は、一側面において、主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも０°＜θ≦１１０°である。
上述の平面Ａ、平面Ｂ及び角θなどを理解するために、図１～３に、それぞれリン化インジウム基板のウエハエッジ付近の断面模式図を示す。リン化インジウム基板のウエハエッジの断面は、図１～３に示すように長方形の角が削られて（面取りがなされて）、曲線状となっている。そのため、平面Ａをウエハのどの部分に取るかによって、上述の角θの大きさが変化する。また、当該角θが１８０°に近づくほど、ウエハエッジが尖ることになる。なお、図１～３は、それぞれ本発明に係るリン化インジウム基板における平面Ａ、平面Ｂ、交線及び角θを理解するための図面であり、これらがそのまま本発明に係るリン化インジウム基板を示すものではない。また、本発明において、「ウエハエッジ」とは、リン化インジウム基板の側面、すなわち、主面と裏面を除いた外表面を示す。
図１に示す例では、平面Ａをウエハの厚さ方向の中心に取っている。このため、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面とのなす角θが、９０°となる。
図２に示す例では、平面Ａをウエハの厚さ方向における上部に取っている。このように、平面Ａをウエハの厚さ方向における上部に取った場合は、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面とのなす角θが、鈍角（９０°＜θ＜１８０°）となっている。
図３に示す例では、平面Ａをウエハの厚さ方向における下部に取っている。このように、平面Ａをウエハの厚さ方向における下部に取った場合は、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面とのなす角θが、鋭角（０°＜θ＜９０°）となっている。
そして、本実施形態のリン化インジウム基板は、当該角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも０°＜θ≦１１０°となるように制御されている。このような構成によれば、リン化インジウム基板に対し、バックラップ等の方法によりウエハ裏面から平面Ａまで研磨を行ったときに、ウエハエッジの尖りが抑制されることになる。このため、例えばプロセス中等で、ウエハエッジに割れ等の損傷が発生することを良好に抑制することができる。当該角θは、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも６０°≦θ≦１００°となるように制御されていることが好ましい。
平面Ｂは、上述の通り、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面であるが、ウエハエッジと平面Ａとの交線を決めたとしても、ウエハエッジの表面の粗さの程度によって、平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θの値がある程度変化する。当該ウエハエッジの表面粗さに起因する角θの変化に関し、特に本発明の効果である、バックラップ等の方法によりウエハ裏面から研磨を行ったときに生じるウエハエッジの尖りの抑制に与える影響は非常に小さいと考えられる。なお、本発明の実施形態で規定する各角θは、後述のようにウエハエッジの形状をＷａｆｅｒ Ｅｄｇｅ Ｐｒｏｆｉｌｅ Ｃｈｅｃｋｅｒ（雄飛電子社製ＥＰＲＯ－２１２ＥＯ）で観察することにより測定したものであり、平面Ｂは、ウエハエッジの表面粗さがどの程度であれ、当該Ｗａｆｅｒ Ｅｄｇｅ Ｐｒｏｆｉｌｅ Ｃｈｅｃｋｅｒを用いて測定できる程度の精度で測定されたものであればよい。
本実施形態では、平面Ａを、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａとしているが、これは、主面からの距離が１００μｍ以上２００μｍ以下となる厚さまで、バックラップ等の方法によりウエハ裏面から研磨したリン化インジウム基板について、上述の効果が得られるためである。
本実施形態のリン化インジウム基板は、図５に示すように、ウエハエッジに直交する断面において、少なくとも主面側に曲率半径Ｒfを有するエッジラウンドを有している。リン化インジウム基板は、裏面側にも所定の曲率半径Ｒbを有するエッジラウンドを有していてもよい。また、ウエハエッジは、図６に示すように、主面側及び裏面側からそれぞれウエハ厚さを減少させるように形成されたテーパー部と、テーパー部へ滑らかに連接するエッジラウンドと、そのエッジラウンドへ滑らかに連接しかつ厚さ方向に沿った直線部Ｌを含むように構成されていてもよい。
本実施形態のリン化インジウム基板は、別の一側面において、主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも０°＜θ≦１００°である。当該実施形態では、当該角θが、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも０°＜θ≦１００°となるように制御されている。このような構成によれば、リン化インジウム基板に対し、バックラップ等の方法によりウエハ裏面から平面Ａまで研磨を行ったときに、ウエハエッジの尖りが抑制されることになる。このため、例えばプロセス中等で、ウエハエッジに割れ等の損傷が発生することを良好に抑制することができる。当該角θは、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも６０°≦θ≦９５°となるように制御されていることが好ましい。
本実施形態では、平面Ａを、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａとしているが、これは、主面からの距離が１５０μｍ以上２００μｍ以下となる厚さまで、バックラップ等の方法によりウエハ裏面から研磨したリン化インジウム基板について、上述の効果が得られるためである。
本実施形態のリン化インジウム基板は、別の一側面において、主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも６０°≦θ≦９０°であり、基板の直径が５０．８ｍｍ以下である。当該実施形態では、当該角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも６０°≦θ≦９０°となるように制御されている。このような構成によれば、基板の直径が５０．８ｍｍ以下であるリン化インジウム基板に対し、バックラップ等の方法によりウエハ裏面から平面Ａまで研磨を行ったときに、ウエハエッジの尖りが抑制されることになる。このため、例えばプロセス中等で、ウエハエッジに割れ等の損傷が発生することを良好に抑制することができる。当該角θは、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも６０°≦θ≦９０°となるように制御されていることが好ましい。
本実施形態のリン化インジウム基板は、更に別の一側面において、主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも８０°≦θ≦１１０°であり、基板の直径が７６．２ｍｍ以下である。当該実施形態では、当該角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも８０°≦θ≦１１０°となるように制御されている。このような構成によれば、基板の直径が７６．２ｍｍ以下であるリン化インジウム基板に対し、バックラップ等の方法によりウエハ裏面から平面Ａまで研磨を行ったときに、ウエハエッジの尖りが抑制されることになる。このため、例えばプロセス中等で、ウエハエッジに割れ等の損傷が発生することを良好に抑制することができる。当該角θは、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも８０°≦θ≦１００°となるように制御されていることが好ましい。
本実施形態のリン化インジウム基板は、更に別の一側面において、主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも８０°≦θ≦１００°であり、基板の直径が１００ｍｍ以下である。当該実施形態では、当該角θが、主面からの距離が１００μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも８０°≦θ≦１００°となるように制御されている。このような構成によれば、基板の直径が１００ｍｍ以下であるリン化インジウム基板に対し、バックラップ等の方法によりウエハ裏面から平面Ａまで研磨を行ったときに、ウエハエッジの尖りが抑制されることになる。このため、例えばプロセス中等で、ウエハエッジに割れ等の損傷が発生することを良好に抑制することができる。当該角θは、主面からの距離が１５０μｍ以上２００μｍ以下となるすべての平面Ａについて、いずれも８０°≦θ≦９５°となるように制御されていることが好ましい。
本実施形態では、平面Ａを、主面からの距離が１００μｍ以上２００μｍ、または、１５０μｍ以上２００μｍ以下となるすべての平面Ａとしているが、これは、主面からの距離が１００μｍ以上２００μｍ、または、１５０μｍ以上２００μｍ以下となる厚さまで、バックラップ等の方法によりウエハ裏面から研磨したリン化インジウム基板について、上述の効果が得られるためである。
また、上述の全ての実施形態において、リン化インジウム基板は、主面側のエッジラウンドの曲率半径Ｒfが、２００～３５０μｍである。主面側のエッジラウンドの曲率半径Ｒfが、２００μｍ未満であると、図６に示すようなテーパー部を有するウエハエッジを形成する際に、テーパー部が長くなり、薄くバックラップした際にテーパー部が残ることで、ウエハエッジの尖りを抑制できなくなってしまう。また、主面側のエッジラウンドの曲率半径Ｒfが、３５０μｍ超であると、図６に示すようなテーパー部を有するウエハエッジを形成する際に、基板厚みが大きくなってしまう。主面側のエッジラウンドの曲率半径Ｒfは、２２３～３３８μｍであるのがより好ましい。
〔リン化インジウム基板の製造方法〕
次に、本発明の実施形態に係るリン化インジウム基板の製造方法について説明する。
リン化インジウム基板の製造方法としては、まず、公知の方法にてリン化インジウムのインゴットを作製する。
次に、リン化インジウムのインゴットを研削して円筒にする。
次に、研削したリン化インジウムのインゴットから主面及び裏面を有するウエハを切り出す。このとき、リン化インジウムのインゴットの結晶両端を所定の結晶面に沿って、ワイヤーソーを用いて切断し、複数のウエハを所定の厚さに切り出す。
次に、ワイヤーソーによる切断工程において生じた加工変質層を除去するために、切断後のウエハに対し、所定のエッチング液により、両面エッチングする（一次エッチング）。ウエハは、エッチング液中にウエハ全体を浸漬することで、エッチングすることができる。
次に、ウエハの外周部分の面取りを行い、面取り後のウエハの少なくとも一方の表面、好ましくは両面を研磨する。当該研磨工程はラッピング工程とも言われ、所定の研磨剤で研磨することで、ウエハの平坦性を保ったままウエハ表面の凹凸を取り除く。
次に、研磨後のウエハに対し、所定のエッチング液により、両面エッチングする（二次エッチング）。ウエハは、前記エッチング液中にウエハ全体を浸漬することで、エッチングすることができる。
次に、ウエハの主面を鏡面研磨用の研磨材で研磨して鏡面に仕上げる。
次に、洗浄を行うことで、本発明の実施形態に係るリン化インジウムウエハが製造される。
本実施形態に係るリン化インジウム基板において、主面からの距離が所定範囲となるすべての平面Ａにおいて、上述のウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θを制御するためには、上述のラッピング、エッチング、及び、ポリッシングの際に、ウエハが削られる量を踏まえた上で、適宜、面取り量を調節することで、ウエハエッジの形状を制御すればよい。より具体的には、ウエハ主面側及び裏面側の面取り量（ウエハエッジからの面取り幅）をそれぞれ５０～１５０μｍの範囲とし、面取り後の主面側及び裏面側の除去量を、ウエハ厚さ方向でそれぞれ１５０μｍ以下の範囲で取り除く（ポリッシングする）ことで、適宜、主面からの距離が所定範囲となるすべての平面Ａにおいて、上述のウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θを制御することができる。
〔半導体エピタキシャルウエハ〕
本発明の実施形態に係るリン化インジウム基板の主面に対し、公知の方法で半導体薄膜をエピタキシャル成長させることで、エピタキシャル結晶層を形成し、半導体エピタキシャルウエハを作製することができる。当該エピタキシャル成長の例としては、リン化インジウム基板の主面に、ＩｎＡｌＡｓバッファ層、ＩｎＧａＡｓチャネル層、ＩｎＡｌＡｓスペーサ層、ＩｎＰ電子供給層をエピタキシャル成長させたＨＥＭＴ構造を形成してもよい。このようなＨＥＭＴ構造を有する半導体エピタキシャルウエハを作製する場合、一般には、鏡面仕上げしたリン化インジウム基板に、硫酸／過酸化水素水などのエッチング溶液によるエッチング処理を施して、基板表面に付着したケイ素（Ｓｉ）等の不純物を除去する。このエッチング処理後のリン化インジウム基板の裏面をサセプターに接触させて支持した状態で、リン化インジウム基板の主面に、分子線エピタキシャル成長法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）又は有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりエピタキシャル膜を形成する。
以下、本発明及びその利点をより良く理解するための実施例を提供するが、本発明はこれらの実施例に限られるものではない。
実施例１～４及び比較例１～２を以下のように作製した。
まず、所定の直径で育成したリン化インジウムの単結晶のインゴットを準備した。
次に、リン化インジウムの単結晶のインゴットの外周を研削し、円筒にした。
次に、研削したリン化インジウムのインゴットから主面及び裏面を有するウエハを切り出した。このとき、リン化インジウムのインゴットの結晶両端を所定の結晶面に沿って、ワイヤーソーを用いて切断し、複数のウエハを所定の厚さに切り出した。ウエハを切り出す工程では、ワイヤーを往復させながら常に新線を送り続けるとともに、リン化インジウムをワイヤーソーへ移動させた。ここで作製したウエハのサイズ（ウエハ径及びウエハ厚さ）を表１に示す。
次に、ワイヤーソーによる切断工程において生じた加工変質層を除去するために、切断後のウエハを８５質量％のリン酸水溶液及び３０質量％の過酸化水素水の混合溶液により、両面からエッチングした（一次エッチング）。ウエハは、エッチング液中にウエハ全体を浸漬することで、エッチングした。
次に、ウエハの外周部分の面取りを行い、面取り後のウエハの両面を研磨した（ラッピング）。このとき、研磨剤で研磨することで、ウエハの平坦性を保ったままウエハ表面の凹凸を取り除いた。
次に、研磨後のウエハを８５質量％のリン酸水溶液及び３０質量％の過酸化水素水及び超純水の混合溶液により、両面から合計で表１に記載のエッチング量（表面からエッチングした厚さ）でエッチングした（二次エッチング）。ウエハは、前記エッチング液中にウエハ全体を浸漬することで、エッチングした。
次に、ウエハの主面を鏡面研磨用の研磨材で研磨（ポリッシング）して鏡面に仕上げた後、洗浄することでリン化インジウム基板を作製した。
上述のウエハ製造工程における各条件を、表１に示す。表１の各条件については、図４に示したリン化インジウム基板のウエハエッジ付近の断面模式図を参照することができる。
表１において、「面取り後工程、主面側除去量：ウエハ厚さ方向（μｍ）」、「面取り後工程、裏面側除去量：ウエハ厚さ方向（μｍ）」は、それぞれ、ウエハの主面側及び裏面側において、上述のラッピング、二次エッチング及びポリッシングによって除去した量の合計を示す。
実施例１～４においては、それぞれ、ウエハの主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと平面Ａとの交線を含み、且つ、ウエハエッジに接する平面Ｂと、平面Ａのウエハ外側方向に延長する面とのなす角θが、主面から所定の距離にある平面Ａについて、所定の範囲になるように、各ウエハ製造を調整している。また、主面側エッジラウンドの曲率半径Ｒfについて、所定の範囲になるように、各ウエハ製造を調整している。
（評価）
実施例１～４及び比較例１～２のウエハのエッジ形状を、Ｗａｆｅｒ Ｅｄｇｅ Ｐｒｏｆｉｌｅ Ｃｈｅｃｋｅｒ（雄飛電子社製ＥＰＲＯ－２１２ＥＯ）を用いて測定した。角度（θ1、θ2、θ3）の算出は、バックラップ後の厚みに対応した、主面に平行な直線Ａを引き(平面Ａに対応)、直線Ａとウエハエッジとの交点を接点とした接線Ｂを引き(平面Ｂに対応)、直線Ａと接線Ｂとのなす角を求める方法で実施した。
作製したウエハ形状、ウエハ製造条件、及び、ウエハの上記評価結果を表１に示す。
表１の実施例１において、主面側のエッジラウンドの曲率半径Ｒfは、面取り後のウエハの数値を示している。一方、表１の実施例２～４及び比較例１～２については、主面を鏡面研磨用の研磨材で研磨（ポリッシング）して鏡面に仕上げた後の、ウエハの数値を示している。ウエハの主面側のエッジラウンドの曲率半径Ｒfは、研磨（ポリッシング）後のものと、面取り後のものとで、同様となるものと想定される。
Figure 0007158594000001
実施例１～４に係る基板は、いずれも裏面除去後のウエハエッジの尖りが良好に抑制されていた。これに対し、比較例１及び２に係る基板は、いずれも裏面除去後のウエハエッジの尖りが大きかった。

Claims (11)

  1. 主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも０°＜θ≦１１０°であり、
    前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒｆが、２２３～３５０μｍであり、主面側のウエハエッジからの面取り幅が５０～９５μｍであることを特徴とするリン化インジウム基板。
  2. 前記なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦１００°である、請求項１に記載のリン化インジウム基板。
  3. 主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも０°＜θ≦１００°であり、
    前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒｆが、２２３～３５０μｍであり、主面側のウエハエッジからの面取り幅が５０～９５μｍであることを特徴とするリン化インジウム基板。
  4. 前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦９５°である、請求項３に記載のリン化インジウム基板。
  5. 主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦９０°であり、
    前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒｆが、２２３～３５０μｍであり、
    基板の直径が５０．８ｍｍ以下であり、主面側のウエハエッジからの面取り幅が５０～９５μｍであることを特徴とするリン化インジウム基板。
  6. 前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも６０°≦θ≦９０°である、請求項５に記載のリン化インジウム基板。
  7. 主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦１１０°であり、
    前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒｆが、２２３～３５０μｍであり、
    基板の直径が７６．２ｍｍ以下であり、主面側のウエハエッジからの面取り幅が５０～９５μｍであることを特徴とするリン化インジウム基板。
  8. 前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦１００°である、請求項７に記載のリン化インジウム基板。
  9. 主面に平行な平面Ａをウエハ中に取ったとき、ウエハエッジと前記平面Ａとの交線を含み、且つ、前記ウエハエッジに接する平面Ｂと、前記平面Ａのウエハ外側方向に延長する面との、主面側における、なす角θが、前記主面からの距離が１００μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦１００°であり、
    前記ウエハエッジに直交する断面において、少なくとも前記主面側にエッジラウンドを有し、前記主面側のエッジラウンドの曲率半径Ｒｆが、２２３～３５０μｍであり、
    基板の直径が１００ｍｍ以下であり、主面側のウエハエッジからの面取り幅が５０～９５μｍであることを特徴とするリン化インジウム基板。
  10. 前記なす角θが、前記主面からの距離が１５０μｍ以上２００μｍ以下となるすべての前記平面Ａについて、いずれも８０°≦θ≦９５°である、請求項９に記載のリン化インジウム基板。
  11. 前記主面側のエッジラウンドの曲率半径Ｒｆが、３０３～３３８μｍである、請求項１～１０のいずれか一項に記載のリン化インジウム基板。
JP2021541682A 2020-01-29 2020-12-23 リン化インジウム基板 Active JP7158594B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020013045 2020-01-29
JP2020013045 2020-01-29
JP2020082768 2020-05-08
JP2020082768 2020-05-08
PCT/JP2020/048288 WO2021153120A1 (ja) 2020-01-29 2020-12-23 リン化インジウム基板

Publications (2)

Publication Number Publication Date
JPWO2021153120A1 JPWO2021153120A1 (ja) 2021-08-05
JP7158594B2 true JP7158594B2 (ja) 2022-10-21

Family

ID=77078750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021541682A Active JP7158594B2 (ja) 2020-01-29 2020-12-23 リン化インジウム基板

Country Status (7)

Country Link
US (1) US20220208549A1 (ja)
EP (1) EP3933077A4 (ja)
JP (1) JP7158594B2 (ja)
KR (1) KR102576528B1 (ja)
CN (1) CN113646896A (ja)
TW (1) TWI747695B (ja)
WO (1) WO2021153120A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055233B1 (ja) * 2021-09-07 2022-04-15 Ｊｘ金属株式会社 リン化インジウム基板
EP4170700A4 (en) * 2021-09-07 2024-01-03 Jx Nippon Mining & Metals Corp INDIUM PHOSPHIDE SUBSTRATE
CN114734333A (zh) * 2022-05-05 2022-07-12 北京天科合达半导体股份有限公司 一种倒角方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203071A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
JP2007266043A (ja) 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ
WO2018198718A1 (ja) 2017-04-28 2018-11-01 Ｊｘ金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
US20190198613A1 (en) 2017-12-27 2019-06-27 Samsung Electronics Co., Ltd. Semiconductor wafer having bevel portion

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745568A (ja) * 1993-07-30 1995-02-14 Hitachi Ltd 半導体ウエハの研削方法
JP3550942B2 (ja) * 1997-05-08 2004-08-04 トヨタ自動車株式会社 プレス曲げ方法及び装置
JP3368799B2 (ja) * 1997-05-22 2003-01-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法
DE19919415A1 (de) * 1998-05-07 1999-11-18 Trw Inc Linsen-Faser-Kopplereinheit und Verfahren zum Herstellen der Einheit
JP2001291229A (ja) * 2000-04-05 2001-10-19 Asahi Glass Co Ltd 磁気ディスク用ガラス基板
JP2003218033A (ja) 2002-01-21 2003-07-31 Nikko Materials Co Ltd エピタキシャル成長方法
CA2641016A1 (en) * 2007-10-24 2009-04-24 Sumitomo Electric Industries, Ltd. Semi-insulating nitride semiconductor substrate and method of manufacturing the same, nitride semiconductor epitaxial substrate, and field-effect transistor
CN102437043B (zh) * 2011-12-15 2013-09-25 天津中环领先材料技术有限公司 采用划磨方式去除igbt用抛光片晶圆边缘氧化膜的方法
WO2016018585A1 (en) * 2014-07-31 2016-02-04 3M Innovative Properties Company Rfid tag on stretchable substrate
JP6471686B2 (ja) * 2015-12-24 2019-02-20 株式会社Sumco シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP6610587B2 (ja) * 2017-03-13 2019-11-27 信越半導体株式会社 ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203071A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族化合物半導体単結晶基板
JP2007266043A (ja) 2006-03-27 2007-10-11 Hitachi Cable Ltd 化合物半導体ウェハ
WO2018198718A1 (ja) 2017-04-28 2018-11-01 Ｊｘ金属株式会社 半導体ウエハ及び半導体ウエハの研磨方法
US20190198613A1 (en) 2017-12-27 2019-06-27 Samsung Electronics Co., Ltd. Semiconductor wafer having bevel portion

Also Published As

Publication number Publication date
CN113646896A (zh) 2021-11-12
TWI747695B (zh) 2021-11-21
KR102576528B1 (ko) 2023-09-11
US20220208549A1 (en) 2022-06-30
JPWO2021153120A1 (ja) 2021-08-05
EP3933077A1 (en) 2022-01-05
TW202144632A (zh) 2021-12-01
KR20210132186A (ko) 2021-11-03
EP3933077A4 (en) 2022-11-30
WO2021153120A1 (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
JP7158594B2 (ja) リン化インジウム基板
JP6761915B1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP6761917B1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
WO2021106248A1 (ja) リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
JP7166324B2 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP7166323B2 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
KR102537794B1 (ko) 인화인듐 기판 및 인화인듐 기판의 제조 방법
WO2023037597A1 (ja) リン化インジウム基板
US20230082020A1 (en) Indium phosphide substrate
JP6906080B2 (ja) リン化インジウム基板

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20210719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221011

R151 Written notification of patent or utility model registration

Ref document number: 7158594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151