JPH0745568A - 半導体ウエハの研削方法 - Google Patents
半導体ウエハの研削方法Info
- Publication number
- JPH0745568A JPH0745568A JP18947293A JP18947293A JPH0745568A JP H0745568 A JPH0745568 A JP H0745568A JP 18947293 A JP18947293 A JP 18947293A JP 18947293 A JP18947293 A JP 18947293A JP H0745568 A JPH0745568 A JP H0745568A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- grinding
- outer peripheral
- integrated circuit
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 裏面研削時およびウエハキャリア収容時にお
ける半導体ウエハの割れや欠け、半導体ウエハによるウ
エハキャリアの切削を防止できる半導体ウエハの研削方
法を提供する。 【構成】 集積回路が形成された半導体ウエハ１の外周
面１ａを、外周研削工程で凸状断面部１ａ1,１ａ2 が上
下対称に形成されるように研削した後に、裏面研削工程
で集積回路の形成面側の凸状断面部１ａ1 を残すように
して半導体ウエハ１の裏面１ｂを研削する。これによ
り、最終研削位置において外周面１ａと研削面とで形成
される角は鈍角となって偏荷重がかからないので、裏面
研削時およびウエハキャリア収容時における半導体ウエ
ハ１の割れや欠け、半導体ウエハ１によるウエハキャリ
アの切削を防止することができる。
ける半導体ウエハの割れや欠け、半導体ウエハによるウ
エハキャリアの切削を防止できる半導体ウエハの研削方
法を提供する。 【構成】 集積回路が形成された半導体ウエハ１の外周
面１ａを、外周研削工程で凸状断面部１ａ1,１ａ2 が上
下対称に形成されるように研削した後に、裏面研削工程
で集積回路の形成面側の凸状断面部１ａ1 を残すように
して半導体ウエハ１の裏面１ｂを研削する。これによ
り、最終研削位置において外周面１ａと研削面とで形成
される角は鈍角となって偏荷重がかからないので、裏面
研削時およびウエハキャリア収容時における半導体ウエ
ハ１の割れや欠け、半導体ウエハ１によるウエハキャリ
アの切削を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエハの裏面研
削技術に関し、特に、裏面研削時における半導体ウエハ
の割れや欠けの防止等について有効な技術に関する。
削技術に関し、特に、裏面研削時における半導体ウエハ
の割れや欠けの防止等について有効な技術に関する。
【０００２】
【従来の技術】半導体集積回路装置は、半導体ウエハの
表面に集積回路を形成する前工程を経た後、回路素子の
電気的特性をテストするプローブ検査を経て個々のチッ
プにダイシングし、後工程といわれるリードフレームと
の接続、および所定容器への収納封止という一連のプロ
セスを経て完成する。
表面に集積回路を形成する前工程を経た後、回路素子の
電気的特性をテストするプローブ検査を経て個々のチッ
プにダイシングし、後工程といわれるリードフレームと
の接続、および所定容器への収納封止という一連のプロ
セスを経て完成する。
【０００３】この集積回路が形成される半導体ウエハ
は、たとえばＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）やＴＱＦＰ（Ｔｈｉｎ Ｑ
ｕａｄＦｌａｔ Ｐａｃｋａｇｅ）などに見られるよう
な薄型の半導体集積回路装置の要請から、前工程の終了
後に研削加工装置によってウエハ厚が約２００μｍ程度
になるように裏面研削を行っている。
は、たとえばＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）やＴＱＦＰ（Ｔｈｉｎ Ｑ
ｕａｄＦｌａｔ Ｐａｃｋａｇｅ）などに見られるよう
な薄型の半導体集積回路装置の要請から、前工程の終了
後に研削加工装置によってウエハ厚が約２００μｍ程度
になるように裏面研削を行っている。
【０００４】この半導体ウエハは、集積回路が形成され
るまでの各工程においてウエハキャリアに収容されるの
で、その際に外周部に欠けが生じないように断面が略円
弧状に面取りされている。
るまでの各工程においてウエハキャリアに収容されるの
で、その際に外周部に欠けが生じないように断面が略円
弧状に面取りされている。
【０００５】このような断面が略円弧状の半導体ウエハ
を裏面研削すると、外周面と研削面とで形成される角が
最終研削位置に向かって鈍角から鋭角へと変化するため
に、研削工程の後半で外周部に割れや欠けが生じやすく
なり、完成した集積回路を破損してしまうという問題点
がある。特に、半導体ウエハが大口径となり、研削量が
多くなっている現在においては、この問題は重大であ
る。
を裏面研削すると、外周面と研削面とで形成される角が
最終研削位置に向かって鈍角から鋭角へと変化するため
に、研削工程の後半で外周部に割れや欠けが生じやすく
なり、完成した集積回路を破損してしまうという問題点
がある。特に、半導体ウエハが大口径となり、研削量が
多くなっている現在においては、この問題は重大であ
る。
【０００６】そして、この問題点を解決するための技術
として、特開昭６２−２７２５１７号公報に記載されて
いるように、スライスされた半導体ウエハの外周断面を
あらかじめナイフエッジ状、あるいは凹状に加工して所
定の回路素子などを形成し、形成後に所定の厚さに裏面
研削を行って最終的に円弧状の凸状断面とするものが提
案されている。
として、特開昭６２−２７２５１７号公報に記載されて
いるように、スライスされた半導体ウエハの外周断面を
あらかじめナイフエッジ状、あるいは凹状に加工して所
定の回路素子などを形成し、形成後に所定の厚さに裏面
研削を行って最終的に円弧状の凸状断面とするものが提
案されている。
【０００７】
【発明が解決しようとする課題】しかし、このような前
記した技術では、なお次のような問題点があった。
記した技術では、なお次のような問題点があった。
【０００８】すなわち、外周断面がナイフエッジ状等に
加工されているために、ウエハキャリアに収容した際、
たとえば、半導体ウエハの外周部によってウエハキャリ
アが切削されて塵埃となり、それが半導体ウエハに付着
して形成される素子を破壊したり、あるいは、半導体ウ
エハの外周部に割れや欠けが生じ、半導体ウエハ自体を
破損してしまうというものである。
加工されているために、ウエハキャリアに収容した際、
たとえば、半導体ウエハの外周部によってウエハキャリ
アが切削されて塵埃となり、それが半導体ウエハに付着
して形成される素子を破壊したり、あるいは、半導体ウ
エハの外周部に割れや欠けが生じ、半導体ウエハ自体を
破損してしまうというものである。
【０００９】そこで、本発明の目的は、裏面研削時にお
ける半導体ウエハの割れや欠けを防止することのできる
技術を提供することにある。
ける半導体ウエハの割れや欠けを防止することのできる
技術を提供することにある。
【００１０】本発明の他の目的は、ウエハキャリア収容
時における半導体ウエハ自体の割れや欠け、および半導
体ウエハによるウエハキャリアの切削を防止することの
できる技術を提供することにある。
時における半導体ウエハ自体の割れや欠け、および半導
体ウエハによるウエハキャリアの切削を防止することの
できる技術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
【００１３】すなわち、本発明の半導体ウエハの研削方
法は、集積回路が形成された半導体ウエハの外周面を、
外周研削工程において複数の凸状断面部が形成されるよ
うに研削した後に、裏面研削工程において前記集積回路
の形成面側の凸状断面部を残すようにして前記半導体ウ
エハの裏面研削を行うものである。この場合において、
前記凸状断面部は、上下対称に形成することが望まし
い。
法は、集積回路が形成された半導体ウエハの外周面を、
外周研削工程において複数の凸状断面部が形成されるよ
うに研削した後に、裏面研削工程において前記集積回路
の形成面側の凸状断面部を残すようにして前記半導体ウ
エハの裏面研削を行うものである。この場合において、
前記凸状断面部は、上下対称に形成することが望まし
い。
【００１４】また、本発明の半導体ウエハの研削方法
は、集積回路が形成された半導体ウエハの外周面を、外
周研削工程において前記集積回路の形成面に対して略直
角に研削した後に、裏面研削工程において前記半導体ウ
エハの裏面研削を行うものである。
は、集積回路が形成された半導体ウエハの外周面を、外
周研削工程において前記集積回路の形成面に対して略直
角に研削した後に、裏面研削工程において前記半導体ウ
エハの裏面研削を行うものである。
【００１５】
【作用】本発明の半導体ウエハの研削方法によれば、最
終研削位置において外周面と研削面とで形成される角は
鈍角または直角となって偏荷重がかかることがないの
で、研削時における半導体ウエハ外周部の割れや欠けの
発生を防止でき、完成した集積回路が破損されることは
ない。
終研削位置において外周面と研削面とで形成される角は
鈍角または直角となって偏荷重がかかることがないの
で、研削時における半導体ウエハ外周部の割れや欠けの
発生を防止でき、完成した集積回路が破損されることは
ない。
【００１６】また、本発明の半導体ウエハの研削方法に
よれば、集積回路が形成されるまでの各工程において
は、その外周断面は略円弧状に面取りされた状態が維持
されておりナイフエッジ状には形成されていないので、
ウエハキャリアに収容されたときに半導体ウエハ自体に
割れや欠けが発生したり、あるいは、半導体ウエハによ
ってウエハキャリアが切削されることがない。
よれば、集積回路が形成されるまでの各工程において
は、その外周断面は略円弧状に面取りされた状態が維持
されておりナイフエッジ状には形成されていないので、
ウエハキャリアに収容されたときに半導体ウエハ自体に
割れや欠けが発生したり、あるいは、半導体ウエハによ
ってウエハキャリアが切削されることがない。
【００１７】
【実施例】以下、本発明の実施例を、図面に基づいてさ
らに詳細に説明する。
らに詳細に説明する。
【００１８】（実施例１）図１は本発明の一実施例であ
る半導体ウエハの研削方法を示す工程図、図２はその研
削方法で研削される半導体ウエハを示す断面図である。
る半導体ウエハの研削方法を示す工程図、図２はその研
削方法で研削される半導体ウエハを示す断面図である。
【００１９】まず、本実施例における半導体ウエハの研
削方法について説明する。
削方法について説明する。
【００２０】本実施例において半導体集積回路装置は、
半導体ウエハ１（図２）の表面に種々の絶縁膜や金属膜
を成膜させて加工、熱処理などのプロセスを繰り返し、
様々な回路素子と、これらを電気的に接続する配線等か
らなる集積回路を形成する、いわゆる前工程２、半導体
ウエハ１の外周面１ａ（図２）を研削する外周研削工程
３、裏面１ｂ（図２）を研削する裏面研削工程４、半導
体ウエハ１上に形成された回路素子の電気的特性をテス
トするプローブ検査工程５、個々のチップにダイシング
するダイシング工程６、そしてダイシングされた半導体
チップをリードフレームと接続し所定容器へ収納封止す
る、いわゆる後工程７を経て完成するものである。
半導体ウエハ１（図２）の表面に種々の絶縁膜や金属膜
を成膜させて加工、熱処理などのプロセスを繰り返し、
様々な回路素子と、これらを電気的に接続する配線等か
らなる集積回路を形成する、いわゆる前工程２、半導体
ウエハ１の外周面１ａ（図２）を研削する外周研削工程
３、裏面１ｂ（図２）を研削する裏面研削工程４、半導
体ウエハ１上に形成された回路素子の電気的特性をテス
トするプローブ検査工程５、個々のチップにダイシング
するダイシング工程６、そしてダイシングされた半導体
チップをリードフレームと接続し所定容器へ収納封止す
る、いわゆる後工程７を経て完成するものである。
【００２１】ここにおいて外周研削工程３とは、図２
（ａ）に示すごとく、外周部１ａに欠けが生じないよう
に断面が略円弧状に面取りされた状態で前工程２が完了
した、すなわち集積回路が形成された半導体ウエハ１の
外周面１ａを、図２（ｂ）に示すように、たとえば２つ
の凸状断面部１ａ1,１ａ2 が上下対称に形成されるよう
に研削加工装置（図示せず）によって研削するものであ
る。
（ａ）に示すごとく、外周部１ａに欠けが生じないよう
に断面が略円弧状に面取りされた状態で前工程２が完了
した、すなわち集積回路が形成された半導体ウエハ１の
外周面１ａを、図２（ｂ）に示すように、たとえば２つ
の凸状断面部１ａ1,１ａ2 が上下対称に形成されるよう
に研削加工装置（図示せず）によって研削するものであ
る。
【００２２】また、裏面研削工程４とは、図２（ｃ）に
示すように、形成された前記２つの凸状断面部１ａ1,１
ａ2 のうち、集積回路の形成面側の凸状断面部１ａ1 を
残して、半導体ウエハ１の裏面１ｂを、たとえば厚さが
約２００μｍ程度になるように研削するものである。
示すように、形成された前記２つの凸状断面部１ａ1,１
ａ2 のうち、集積回路の形成面側の凸状断面部１ａ1 を
残して、半導体ウエハ１の裏面１ｂを、たとえば厚さが
約２００μｍ程度になるように研削するものである。
【００２３】次に、本実施例における半導体ウエハの研
削方法で研削された半導体ウエハの作用について説明す
る。
削方法で研削された半導体ウエハの作用について説明す
る。
【００２４】前記のように、外周研削工程３において集
積回路が形成された半導体ウエハ１の外周面１ａを２つ
の凸状断面部１ａ1,１ａ2 が上下対称に形成されるよう
に研削し、裏面研削工程４において集積回路の形成面側
の凸状断面部１ａ1 を残すようにして半導体ウエハ１の
裏面１ｂを研削するので、裏面研削の最終位置において
外周面と研削面とで形成される角は鈍角となる。
積回路が形成された半導体ウエハ１の外周面１ａを２つ
の凸状断面部１ａ1,１ａ2 が上下対称に形成されるよう
に研削し、裏面研削工程４において集積回路の形成面側
の凸状断面部１ａ1 を残すようにして半導体ウエハ１の
裏面１ｂを研削するので、裏面研削の最終位置において
外周面と研削面とで形成される角は鈍角となる。
【００２５】したがって、研削される半導体ウエハ１に
は偏荷重がかかることがないので、研削時における半導
体ウエハ１の外周面１ａにおける割れや欠けの発生を防
止でき、完成した集積回路が破損されることがない。
は偏荷重がかかることがないので、研削時における半導
体ウエハ１の外周面１ａにおける割れや欠けの発生を防
止でき、完成した集積回路が破損されることがない。
【００２６】また、集積回路が形成されるまでの各工程
においては、半導体ウエハ１の外周断面は略円弧状に面
取りされた状態のままなので、ウエハキャリアに収容さ
れたときに半導体ウエハ１自体に割れや欠けが発生した
り、あるいは、半導体ウエハ１によってウエハキャリア
が切削されることがない。
においては、半導体ウエハ１の外周断面は略円弧状に面
取りされた状態のままなので、ウエハキャリアに収容さ
れたときに半導体ウエハ１自体に割れや欠けが発生した
り、あるいは、半導体ウエハ１によってウエハキャリア
が切削されることがない。
【００２７】（実施例２）図３は本発明の他の実施例で
ある研削方法で研削される半導体ウエハを示す断面図で
ある。
ある研削方法で研削される半導体ウエハを示す断面図で
ある。
【００２８】本実施例の半導体集積回路装置も、前記し
た実施例１と同様に、図１に示すような工程、すなわ
ち、集積回路を形成する前工程２、半導体ウエハ１１の
外周面１１ａを研削する外周研削工程３、裏面１１ｂを
研削する裏面研削工程４、回路素子の電気的特性をテス
トするプローブ検査工程５、個々のチップにダイシング
するダイシング工程６、そしてリードフレームと接続し
所定容器へ収納封止する後工程７を経て完成するもので
ある。
た実施例１と同様に、図１に示すような工程、すなわ
ち、集積回路を形成する前工程２、半導体ウエハ１１の
外周面１１ａを研削する外周研削工程３、裏面１１ｂを
研削する裏面研削工程４、回路素子の電気的特性をテス
トするプローブ検査工程５、個々のチップにダイシング
するダイシング工程６、そしてリードフレームと接続し
所定容器へ収納封止する後工程７を経て完成するもので
ある。
【００２９】そして、本実施例における外周研削工程３
では、図３（ａ）に示すように断面が略円弧状に面取り
された状態で前工程２が完了した半導体ウエハ１１の外
周面１１ａを、図３（ｂ）に示すように、集積回路の形
成面に対して略直角に研削するものである。また、裏面
研削工程４では、図３（ｃ）に示すように、たとえば半
導体ウエハ１１の厚さが約２００μｍ程度になるよう
に、その裏面１１ｂを研削するものである。
では、図３（ａ）に示すように断面が略円弧状に面取り
された状態で前工程２が完了した半導体ウエハ１１の外
周面１１ａを、図３（ｂ）に示すように、集積回路の形
成面に対して略直角に研削するものである。また、裏面
研削工程４では、図３（ｃ）に示すように、たとえば半
導体ウエハ１１の厚さが約２００μｍ程度になるよう
に、その裏面１１ｂを研削するものである。
【００３０】本実施例に示すような半導体ウエハ１１の
研削方法によれば、外周研削工程３において半導体ウエ
ハ１１の外周面１１ａを集積回路の形成面に対して略直
角に研削するので、半導体ウエハ１１の裏面１１ｂを研
削して所定の厚さとする裏面研削工程４において、外周
面と研削面とで形成される角は直角となる。
研削方法によれば、外周研削工程３において半導体ウエ
ハ１１の外周面１１ａを集積回路の形成面に対して略直
角に研削するので、半導体ウエハ１１の裏面１１ｂを研
削して所定の厚さとする裏面研削工程４において、外周
面と研削面とで形成される角は直角となる。
【００３１】したがって、研削される半導体ウエハ１１
には偏荷重がかかることがなく、研削時における半導体
ウエハ１１の外周面１１ａの割れや欠けの発生を防止で
き、完成した集積回路が破損されることはない。
には偏荷重がかかることがなく、研削時における半導体
ウエハ１１の外周面１１ａの割れや欠けの発生を防止で
き、完成した集積回路が破損されることはない。
【００３２】また、前記した実施例１の場合と同様に、
集積回路が形成されるまでの各工程においては、半導体
ウエハ１１の外周断面は略円弧状に面取りされた状態の
ままなので、ウエハキャリアに収容されたときに半導体
ウエハ１１自体に割れや欠けが発生したり、あるいは、
半導体ウエハ１１によってウエハキャリアが切削される
ことがない。
集積回路が形成されるまでの各工程においては、半導体
ウエハ１１の外周断面は略円弧状に面取りされた状態の
ままなので、ウエハキャリアに収容されたときに半導体
ウエハ１１自体に割れや欠けが発生したり、あるいは、
半導体ウエハ１１によってウエハキャリアが切削される
ことがない。
【００３３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【００３４】たとえば、実施例１において形成される凸
状断面部は２つであるが、３つ以上形成することも可能
であり、この場合には、集積回路の形成面にもっとも近
い凸状部を残して、他の凸状部は裏面研削時に研削され
ることとなる。
状断面部は２つであるが、３つ以上形成することも可能
であり、この場合には、集積回路の形成面にもっとも近
い凸状部を残して、他の凸状部は裏面研削時に研削され
ることとなる。
【００３５】また、この凸状断面部は上下対称に形成さ
れているが、必ずしもこのように形成する必要はない。
れているが、必ずしもこのように形成する必要はない。
【００３６】さらに、前記実施例においては、半導体ウ
エハの厚さは、裏面研削によって２００μｍとされる
が、本発明による半導体ウエハの研削方法によって研削
される半導体ウエハがこの数値に限定されないことは当
然であり、任意の厚さとすることがきる。
エハの厚さは、裏面研削によって２００μｍとされる
が、本発明による半導体ウエハの研削方法によって研削
される半導体ウエハがこの数値に限定されないことは当
然であり、任意の厚さとすることがきる。
【００３７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
【００３８】(1).本発明の半導体ウエハの研削方法によ
れば、外周研削工程において半導体ウエハの外周面を複
数の凸状断面部が形成されるように研削し、裏面研削工
程において集積回路の形成面側の凸状断面部のみを残す
ようにして裏面を研削するので、裏面研削の最終位置に
おいて外周面と研削面とで形成される角は鈍角または直
角となる。したがって、研削時における半導体ウエハの
外周面における割れや欠けの発生を防止でき、完成した
集積回路が破損されることがない。
れば、外周研削工程において半導体ウエハの外周面を複
数の凸状断面部が形成されるように研削し、裏面研削工
程において集積回路の形成面側の凸状断面部のみを残す
ようにして裏面を研削するので、裏面研削の最終位置に
おいて外周面と研削面とで形成される角は鈍角または直
角となる。したがって、研削時における半導体ウエハの
外周面における割れや欠けの発生を防止でき、完成した
集積回路が破損されることがない。
【００３９】(2).さらに、この凸状部を上下対称に形成
すれば、研削される半導体ウエハには偏荷重がかかるこ
とがないので、このような半導体ウエハの外周面におけ
る割れや欠けを完全に防止することができる。
すれば、研削される半導体ウエハには偏荷重がかかるこ
とがないので、このような半導体ウエハの外周面におけ
る割れや欠けを完全に防止することができる。
【００４０】(3).また、本発明の半導体ウエハの研削方
法によれば、集積回路が形成されるまでの各工程におい
ては、半導体ウエハの外周断面は略円弧状に面取りされ
た状態が維持される。したがって、ウエハキャリアに収
容されたときに半導体ウエハ自体に割れや欠けが発生し
たり、あるいは、半導体ウエハによってウエハキャリア
が切削されて塵埃となり、それが半導体ウエハに付着し
て形成される素子を破壊することがない。
法によれば、集積回路が形成されるまでの各工程におい
ては、半導体ウエハの外周断面は略円弧状に面取りされ
た状態が維持される。したがって、ウエハキャリアに収
容されたときに半導体ウエハ自体に割れや欠けが発生し
たり、あるいは、半導体ウエハによってウエハキャリア
が切削されて塵埃となり、それが半導体ウエハに付着し
て形成される素子を破壊することがない。
【００４１】(4).さらに、プローブ検査工程からダイシ
ング工程までにおける半導体ウエハの外周部の断面形状
が凸状とできるために、その間のハンドリング時の割れ
やチッピングによる半導体ウエハの歩留まりの低下を防
止できる。
ング工程までにおける半導体ウエハの外周部の断面形状
が凸状とできるために、その間のハンドリング時の割れ
やチッピングによる半導体ウエハの歩留まりの低下を防
止できる。
【００４２】(5).前記のような効果により、半導体ウエ
ハの裏面研削を高精度に行うことが可能になり、また、
加工能率の向上を図ることができる。
ハの裏面研削を高精度に行うことが可能になり、また、
加工能率の向上を図ることができる。
【００４３】(6).そして、裏面研削における半導体ウエ
ハの歩留まりの向上を図ることができ、コスト低減を図
ることができる。
ハの歩留まりの向上を図ることができ、コスト低減を図
ることができる。
【図１】本発明の実施例１による半導体ウエハの研削方
法を示す工程図である。
法を示す工程図である。
【図２】その研削方法で研削される半導体ウエハを示す
断面図である。
断面図である。
【図３】本発明の実施例２による半導体ウエハの研削方
法で研削される半導体ウエハを示す断面図である。
法で研削される半導体ウエハを示す断面図である。
１ 半導体ウエハ １ａ 外周面 １ａ1 凸状断面部 １ａ2 凸状断面部 １ｂ 裏面 ２ 前工程 ３ 外周研削工程 ４ 裏面研削工程 ５ プローブ検査工程 ６ ダイシング工程 ７ 後工程 １１ 半導体ウエハ １１ａ 外周面 １１ｂ 裏面
Claims (3)
- 【請求項１】 集積回路が形成された半導体ウエハの外
周面を、外周研削工程において複数の凸状断面部が形成
されるように研削した後に、裏面研削工程において前記
集積回路の形成面側の凸状断面部を残すようにして前記
半導体ウエハの裏面研削を行うことを特徴とする半導体
ウエハの研削方法。 - 【請求項２】 前記凸状断面部が、上下対称に形成され
ることを特徴とする請求項１記載の半導体ウエハの研削
方法。 - 【請求項３】 集積回路が形成された半導体ウエハの外
周面を、外周研削工程において前記集積回路の形成面に
対して略直角に研削した後に、裏面研削工程において前
記半導体ウエハの裏面研削を行うことを特徴とする半導
体ウエハの研削方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18947293A JPH0745568A (ja) | 1993-07-30 | 1993-07-30 | 半導体ウエハの研削方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18947293A JPH0745568A (ja) | 1993-07-30 | 1993-07-30 | 半導体ウエハの研削方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745568A true JPH0745568A (ja) | 1995-02-14 |
Family
ID=16241838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18947293A Pending JPH0745568A (ja) | 1993-07-30 | 1993-07-30 | 半導体ウエハの研削方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745568A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000173961A (ja) * | 1998-12-01 | 2000-06-23 | Sharp Corp | 半導体装置の製造方法および製造装置 |
| JP2003059878A (ja) * | 2001-08-08 | 2003-02-28 | Hitachi Ltd | 半導体チップ及びその製造方法 |
| WO2003077297A1 (fr) * | 2002-03-14 | 2003-09-18 | Disco Corporation | Procede de meulage de la surface arriere d'une plaquette semi-conductrice |
| US7256105B2 (en) | 2004-06-09 | 2007-08-14 | Seiko Epson Corporation | Semiconductor substrate and thin processing method for semiconductor substrate |
| JP2011192687A (ja) * | 2010-03-12 | 2011-09-29 | Hitachi Metals Ltd | 半導体基板の加工装置、半導体基板の製造方法、及び半導体基板 |
| CN103035581A (zh) * | 2012-07-24 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种硅片的临时键合方法 |
| JPWO2021153120A1 (ja) * | 2020-01-29 | 2021-08-05 |
-
1993
- 1993-07-30 JP JP18947293A patent/JPH0745568A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000173961A (ja) * | 1998-12-01 | 2000-06-23 | Sharp Corp | 半導体装置の製造方法および製造装置 |
| JP2003059878A (ja) * | 2001-08-08 | 2003-02-28 | Hitachi Ltd | 半導体チップ及びその製造方法 |
| WO2003077297A1 (fr) * | 2002-03-14 | 2003-09-18 | Disco Corporation | Procede de meulage de la surface arriere d'une plaquette semi-conductrice |
| EP1484792A1 (en) * | 2002-03-14 | 2004-12-08 | Disco Corporation | Method for grinding rear surface of semiconductor wafer |
| EP1484792A4 (en) * | 2002-03-14 | 2006-08-02 | Disco Corp | METHOD FOR GRINDING THE BACK OF A SEMICONDUCTOR WAFER |
| US7256105B2 (en) | 2004-06-09 | 2007-08-14 | Seiko Epson Corporation | Semiconductor substrate and thin processing method for semiconductor substrate |
| JP2011192687A (ja) * | 2010-03-12 | 2011-09-29 | Hitachi Metals Ltd | 半導体基板の加工装置、半導体基板の製造方法、及び半導体基板 |
| CN103035581A (zh) * | 2012-07-24 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种硅片的临时键合方法 |
| JPWO2021153120A1 (ja) * | 2020-01-29 | 2021-08-05 | ||
| WO2021153120A1 (ja) * | 2020-01-29 | 2021-08-05 | Ｊｘ金属株式会社 | リン化インジウム基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368886B1 (en) | Method of recovering encapsulated die | |
| US6933606B2 (en) | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same | |
| US20060261445A1 (en) | Integrated circuit device with treated perimeter edge | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| JPH0745568A (ja) | 半導体ウエハの研削方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| US6264535B1 (en) | Wafer sawing/grinding process | |
| JPH1064855A (ja) | 半導体装置の製造方法 | |
| US6720270B1 (en) | Method for reducing size of semiconductor unit in packaging process | |
| JP2002246334A (ja) | 半導体チップの製造方法および半導体ウエハ | |
| JPH01133703A (ja) | 半導体ウエハおよびこれを用いた半導体装置 | |
| US20040214432A1 (en) | Thinning of semiconductor wafers | |
| JP2000331898A (ja) | ノッチ付半導体ウエハ | |
| JPH1092881A (ja) | チップ・オン・テープのダイを再構成する方法 | |
| JPH053249A (ja) | 半導体装置及びその製造方法 | |
| KR100289403B1 (ko) | 반도체패키지제조방법 | |
| JP2003234312A (ja) | 半導体装置の製造方法 | |
| US20210305095A1 (en) | Method for forming a packaged semiconductor device | |
| JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JP2001230166A (ja) | 半導体基板およびその製造方法 | |
| JP2004111799A (ja) | 半導体チップの製造方法 | |
| JPH06334068A (ja) | ヒートスプレッダを内蔵した半導体パッケージ | |
| WO2012135243A1 (en) | Pre-grooving for wafer applied underfill film | |
| JP3221394B2 (ja) | 半導体装置におけるダイシング方法 |