JPH08293476A - 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク - Google Patents

Abstract

(57)【要約】 【目的】 半導体ウエハをダイシングしてチップに分割
する際のチップ欠け不良およびチップ周辺部の絶縁膜ク
ラック不良を有効に防止する。 【構成】 半導体ウエハ１の主面に碁盤の目状に形成さ
れたスクライブライン２が互いに交差している領域の幅
を他の領域の幅よりも広く形成し、半導体ウエハ１をダ
イシングしてチップに分割する際にチップコーナー部に
発生する欠け（クラック）がチップ領域に達しないよう
にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、半導体ウエハからチップを分割
するダイシング工程でのチップ欠け不良を防止する技術
に関するものである。

【０００２】

【従来の技術】集積回路を形成した半導体チップをパッ
ケージに封止する組立工程では、まず最初に、半導体チ
ップをウエハから一個一個に分割（ダイシング）し、こ
れをリードフレームまたはパッケージ基板に接着、固定
（ダイボンディング）する。

【０００３】半導体チップをウエハから分割するには、
従来よりダイシング装置が使われている。ダイシング装
置は、円盤上に成形したダイヤモンド砥石（ダイシング
ブレード）を高速回転させ、ウエハをスクライブライン
に沿って任意の深さに切断してチップ化する装置であ
る。このダイシング装置については、例えば株式会社プ
レスジャーナル、平成６年９月９日発行の「Ｔｈｅ Ｅ
ＱＵＩＰＭＥＮＴ」ｐ９１〜ｐ９６に記載がある。

【０００４】

【発明が解決しようとする課題】ウエハの主面には、ダ
イシングブレードを使ってウエハを切断する際のガイド
となるスクライブラインがＸおよびＹ方向に沿って碁盤
の目状に形成されている。しかし、Ｘ方向のスクライブ
ラインとＹ方向のスクライブラインとが交差する領域
は、ダイシング時に大きな応力が加わるため、この領域
のウエハに生じたクラックがチップ領域にまで達し、チ
ップ欠け不良を引き起こすことがある。また、チップ欠
け不良には至らないまでも、チップ周辺部の絶縁膜にク
ラックが生じると、そこから回路内に水分が浸入して配
線腐食などを引き起こすことがある。特に、ＧａＡｓ
（ガリウムヒ素）などの化合物半導体材料からなるウエ
ハは、Ｓｉ（シリコン）ウエハに比べて脆性が高いた
め、ダイシング時に上記のような不良が発生し易い。

【０００５】本発明の目的は、ダイシング時のチップ欠
け不良およびチップ周辺部の絶縁膜クラック不良を有効
に防止することのできる技術を提供することにある。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【０００８】（１）本発明の半導体集積回路装置の製造
方法は、半導体ウエハの主面に碁盤の目状に形成された
スクライブラインに沿って前記半導体ウエハをダイシン
グして半導体チップに分割する際、あらかじめ前記スク
ライブラインが互いに交差する領域の幅を他の領域の幅
よりも広く形成しておくものである。

【０００９】（２）本発明の半導体ウエハは、碁盤の目
状に形成したスクライブラインが互いに交差する領域の
幅を他の領域の幅よりも広くしたものである。

【００１０】

【作用】上記した手段によれば、半導体ウエハをダイシ
ングする際にチップ領域のコーナー部にチップ欠けが生
じた場合でも、このチップ欠けがチップ領域内に達し難
くなる。また、これにより、チップ領域のコーナー部の
絶縁膜にクラックが発生し難くなる。

【００１１】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００１２】図１は、本実施例の半導体ウエハを示す全
体平面図、図２は、この半導体ウエハの一部（チップ４
個分）を示す拡大斜視図である。

【００１３】図１に示すように、ＧａＡｓからなる半導
体ウエハ１の主面には、この半導体ウエハ１をダイシン
グして半導体チップに分割する際のガイドとなるスクラ
イブライン２がＸおよびＹ方向に沿って碁盤の目状に形
成されている。また、これらのスクライブライン２によ
って周囲を規定されたチップ領域３Ａのそれぞれには、
所定の集積回路（ＩＣ）が形成されている。

【００１４】図２に拡大して示すように、本実施例の半
導体ウエハ１に形成されたスクライブライン２は、それ
らが互いに交差している領域（２Ａ）の幅が他の領域の
幅よりも広くなっている。そのため、これらのスクライ
ブライン２によって周囲を規定されたそれぞれのチップ
領域３Ａは、矩形の四隅を面取りした八角形のパターン
で形成されている。また、それぞれのチップ領域３Ａを
覆う絶縁膜４も、矩形の四隅を面取りした八角形のパタ
ーンで形成されている。

【００１５】上記のようなスクライブライン２を形成す
るには、半導体ウエハ１の主面上に例えばポジ型のフォ
トレジストを被着した後、図３に示すような八角形の遮
光パターン３Ｂを形成したフォトマスク（またはレチク
ル）５を使ってフォトレジストを露光・現像し、半導体
ウエハ１上に残ったフォトレジストパターンをマスクに
して半導体ウエハ１をエッチングすればよい。

【００１６】同様に、上記絶縁膜４を形成するには、半
導体ウエハ１の主面上に例えばＣＶＤ法で絶縁膜を堆積
した後、この絶縁膜上にポジ型のフォトレジストを被着
し、次いで、図４に示すような八角形の遮光パターン４
Ｂを形成したフォトマスク（またはレチクル）６を使っ
てフォトレジストを露光・現像し、絶縁膜上に残ったフ
ォトレジストパターンをマスクにしてこの絶縁膜をエッ
チングすればよい。このとき、遮光パターン４Ｂの外形
寸法は、前記遮光パターン３Ｂの外形寸法よりも幾分小
さくしておく。

【００１７】上記半導体ウエハ１を半導体チップに分割
するには、例えば図５および図６に示すようなダイシン
グ装置７を使用する。半導体ウエハ１は、まず図５に示
すダイシング装置７のウエハローダ８から位置決め部９
に搬送され、オリエンテーションフラットの位置決めが
行われた後、ウエハステージ１０に搬送される。そし
て、図６に示すように、高速回転するダイシングブレー
ド１１によって半導体ウエハ１の主面が前記スクライブ
ライン２に沿って任意の深さに切断される。その後、半
導体ウエハ１は、図５に示す洗浄・乾燥部１２で純水に
よる洗浄ならびに水切り乾燥に付された後、ウエハアン
ローダ１３に収容され、次のダイボンディング工程に移
送される。

【００１８】図７は、上記ダイシング装置７を使って半
導体ウエハ１から分割した半導体チップ３の斜視図であ
る。この半導体チップ３のコーナー部は、前記半導体ウ
エハ１のスクライブライン２が互いに交差した領域（２
Ａ）に相当しているため、ダイシング時に大きな応力が
加わり、場合によっては、同図に示すようなチップ欠け
１４が発生する。

【００１９】しかし、本実施例の半導体ウエハ１は、ス
クライブライン２が互いに交差している領域（２Ａ）の
幅を広くしたため、半導体チップ３のコーナー部に生じ
たチップ欠け１４が集積回路形成領域に達し難くなって
いる。また、集積回路形成領域を覆う絶縁膜４も、その
四隅を面取りしたパターンで形成されているので、上記
チップ欠け１４が絶縁膜４に達し難くなっている。

【００２０】従って、本実施例の半導体ウエハ１によれ
ば、半導体チップ３のコーナー部に上記のようなチップ
欠け１４が生じた場合でも、集積回路の一部が破壊され
難くなるので、集積回路の製造歩留まりを向上させるこ
とができる。また、半導体チップ３のコーナー部の絶縁
膜にクラックが発生し難くなるので、水分の浸入による
配線腐食などを防止することができ、これによって集積
回路の信頼性を向上させることができる。

【００２１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【００２２】前記実施例では、ＧａＡｓからなる半導体
ウエハに適用した場合について説明したが、これに限定
されるものではない。本発明は、Ｓｉからなる半導体ウ
エハに適用することもできるが、ＡｌＧａＡｓ、ＩｎＧ
ａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂなど、ダイシング
時にチップ欠けが発生し易い各種化合物半導体材料から
なる半導体ウエハに適用して特に有効である。また、集
積回路を形成した半導体ウエハのみならず、トランジス
タ、ダイオードなどの能動素子を単体で形成した半導体
ウエハや、半導体レーザなどの受動素子を形成した半導
体ウエハなどに適用することもできる。

【００２３】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００２４】本発明によれば、半導体ウエハをダイシン
グする際のチップ欠け不良率や絶縁膜のクラック発生率
を低減することができるので、半導体ウエハに形成され
た集積回路や素子の信頼性、製造歩留まりを向上させる
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体ウエハの全体平
面図である。

【図２】図１に示す半導体ウエハの一部を拡大して示す
斜視図である。

【図３】半導体ウエハにスクライブラインを形成するた
めに用いるフォトマスクの要部平面図である。

【図４】半導体ウエハのチップ領域に八角形の絶縁膜パ
ターンを形成するために用いるフォトマスクの要部平面
図である。

【図５】ダイシング装置の要部の構成を示す平面図であ
る。

【図６】図５に示すダイシング装置の要部を拡大して示
す側面図である。

【図７】本発明の半導体ウエハから分割した半導体チッ
プの斜視図である。

【符号の説明】

１ 半導体ウエハ ２ スクライブライン ２Ａ 領域 ３ 半導体チップ ３Ａ チップ領域 ３Ｂ 遮光パターン ４ 絶縁膜 ４Ｂ 遮光パターン ５ フォトマスク ６ フォトマスク ７ ダイシング装置 ８ ウエハローダ ９ 位置決め部 １０ ウエハステージ １１ ダイシングブレード １２ 洗浄・乾燥部 １３ ウエハアンローダ １４ チップ欠け

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福井 健 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体ウエハの主面に碁盤の目状にスク
   ライブラインを形成し、前記スクライブラインに沿って
   前記半導体ウエハをダイシングして半導体チップに分割
   する際、あらかじめ前記スクライブラインが互いに交差
   する領域の幅を他の領域の幅よりも広く形成しておくこ
   とを特徴とする半導体集積回路装置の製造方法。
2. 【請求項２】 その主面に碁盤の目状にスクライブライ
   ンを形成した半導体ウエハであって、前記スクライブラ
   インが互いに交差する領域の幅を他の領域の幅よりも広
   くしたことを特徴とする半導体ウエハ。
3. 【請求項３】 請求項２記載の半導体ウエハであって、
   前記スクライブラインによって周囲を規定されたチップ
   領域の平面形状が八角形をなしていることを特徴とする
   半導体ウエハ。
4. 【請求項４】 請求項２または３記載の半導体ウエハで
   あって、化合物半導体材料からなることを特徴とする半
   導体ウエハ。
5. 【請求項５】 半導体ウエハの主面に碁盤の目状にスク
   ライブラインを形成するためのパターンを備えたフォト
   マスクであって、前記スクライブラインが互いに交差す
   る領域のパターン幅を他の領域のパターン幅よりも広く
   したことを特徴とするフォトマスク。