JP3833858B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3833858B2 JP3833858B2 JP23562099A JP23562099A JP3833858B2 JP 3833858 B2 JP3833858 B2 JP 3833858B2 JP 23562099 A JP23562099 A JP 23562099A JP 23562099 A JP23562099 A JP 23562099A JP 3833858 B2 JP3833858 B2 JP 3833858B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- electrode
- protective resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体チップ上に別の半導体チップを接合したチップ・オン・チップ構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
チップ・オン・チップ構造の半導体装置は、たとえば、図６に示すように、親チップ１の表面に子チップ２をフェースダウンで接合するとともに、親チップ２の裏面に外部接続電極３を設けた構造となっている。このようなチップ・オン・チップ構造は、素子の高集積化を図るうえで有利な構造であるが、親チップ１および子チップ２の厚さａ，ｂのほかに、外部接続電極３の高さｃが必要であり、全体の高さ（ａ＋ｂ＋ｃ）が比較的高くなるのが欠点である。
【０００３】
【発明が解決しようとする課題】
そこで、この発明の目的は、チップ・オン・チップ構造を有し、かつ、薄型化された半導体装置およびその製造方法を提供することである。
【０００４】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップと、この第１の半導体チップの表面に活性表面を対向させたフェースダウン状態で接合された第２の半導体チップと、前記第１の半導体チップの表面に形成され、外部との接続のための突起電極と、前記突起電極の頭部を露出させた状態で上記第１の半導体チップの表面を封止する保護樹脂とを含み、前記突起電極の頭部、前記保護樹脂および前記第２の半導体チップの非活性表面が面一をなしていることを特徴とする半導体装置である。
【０００５】
この構成によれば、第１の半導体チップの表面に第２の半導体チップが接合され、そして、その同じ表面に突起電極が形成され、第１の半導体チップの表面は、突起電極の頭部を露出させた状態で保護樹脂で封止されている。したがって、第１の半導体チップの裏面側に外部接続電極を設ける場合に比較して、半導体装置全体の高さを低くすることができ、チップ・オン・チップ構造の薄型半導体装置を実現できる。
【０００７】
請求項２記載の発明は、半導体基板の表面に、複数の半導体チップを、それらの活性表面を前記半導体基板の表面に対向させたフェースダウン状態で接合するチップ接合工程と、前記半導体基板の表面に複数の突起電極を形成する電極形成工程と、前記半導体チップおよび前記突起電極の形成後に露出する前記半導体基板の表面を、前記突起電極の頭部を露出させた状態で、保護樹脂で封止する樹脂封止工程と、前記半導体基板を予め定める切断ラインに沿って切断することにより、チップ・オン・チップ構造の半導体装置の個片を取り出す切り出し工程とを含み、前記樹脂封止工程は、前記保護樹脂の表層部を除去して前記突起電極の頭部を露出させ、この突起電極の頭部、前記保護樹脂および前記第２の半導体チップの非活性表面が面一をなすようにする電極露出工程を含むことを特徴とする半導体装置の製造方法である。
【０００８】
この方法により、請求項１記載の構造の薄型のチップ・オン・チップ型半導体装置を製造することができる。そして、この方法では、半導体基板の表面に複数の半導体チップを接合するとともに、複数の突起電極をその同じ表面に形成するようにしているので、半導体基板（半導体ウエハ）の状態で、チップの接合と電極の形成を行うことができ、その後に、チップ・オン・チップ構造の半導体装置の個片に切り出すことによって、複数個のチップ・オン・チップ型半導体装置を効率良く製造することができる。
【０００９】
半導体基板の表面は、保護樹脂で樹脂封止され、また、半導体チップはフェースダウンで半導体基板の表面に接合されるので、半導体基板または半導体チップの各表面（活性表面）の保護は十分である。したがって、半導体基板とこれに搭載された半導体チップとの厚さの和に近い高さの薄型半導体パッケージが実現される。
なお、必要であれば、切り出し工程よりも前に、半導体基板の裏面や半導体チップの裏面側（非活性表面側）をグラインダーなどで研磨または研削すれば、さらなる薄型化が達成される。
【００１０】
また、この発明によれば、保護樹脂の表層部を除去して突起電極の頭部を露出させる工程が含まれることにより、突起電極を確実に露出させることができる。
保護樹脂の表層部の除去は、グラインダーなどによる研削により行えばよいが、エッチングなどの他の手法を用いてもよい。
【００１１】
請求項３記載の発明は、前記電極露出工程は、前記保護樹脂と前記半導体チップの非活性表面側とを同時に研磨または研削するチップ研削工程を含むことを特徴とする請求項２記載の半導体装置の製造方法である。
この発明によれば、保護樹脂と半導体チップの非活性表面とを同時に研磨または研削することにより、突起電極の頭部が確実に露出させられ、かつ、半導体チップの薄型化も図られる。
【００１２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す斜視図である。この半導体装置１０は、親チップＭ（第１の半導体チップ）の表面（活性表面）に、子チップＤ（第２の半導体チップ）を、その表面（活性表面）を対向させたフェースダウン状態で接合したチップ・オン・チップ構造を有している。親チップＭおよび子チップＤは、たとえば、いずれもシリコンチップからなり、それぞれの表面には、トランジスタなどの能動素子、抵抗やコンデンサなどの受動素子および配線などが形成されている。
【００１３】
この実施形態においては、親チップＭおよび子チップＤは、いずれも、平面視において矩形形状に成形されていて、子チップＤは、親チップＭよりも、平面視において若干小さく成形されている。そして、子チップＤの周囲の領域には、親チップＭの表面（活性表面）に、外部接続電極としての突起電極（この実施形態では柱状の電極）Ｔが複数個形成されている。
親チップＭの表面において子チップＤまたは突起電極Ｔが形成されていない領域は、保護樹脂（たとえばエポキシ樹脂など）１１で樹脂封止されており、親チップＭの表面の保護が図られている。子チップＤの表面は、親チップＭに対向しており、かつ、その側面が保護樹脂１１で封止されていることにより、外部から保護されている。
【００１４】
この実施形態では、保護樹脂１１、突起電極Ｔの頭部および子チップＤの非活性表面は、面一をなしている。
このような構成の半導体装置１０は、親チップＭと子チップＤとの各厚さの和に近い高さを有する極めて薄型に作成することができるので、薄型のチップ・オン・チップ型半導体装置を実現することができる。
図２は、上述のような半導体装置１０の製造工程を工程順に示す断面図である。半導体基板としての半導体ウエハＷ（以下単に「ウエハＷ」という。）の表面（活性表面）Ｗａには、窒化膜などからなる保護膜（パッシベーション膜）が形成されており、この保護膜には、外部との接続が必要な複数箇所において、内部配線のパッドが露出させられている。これらのパッド上には、図２(a)に示すように、複数の突起電極Ｔおよび複数のバンプＢが形成される（電極形成工程）。突起電極Ｔは、外部接続用のパッド上に形成され、バンプＢは、子チップＤと接続すべきチップ間接続用のパッド上に形成される。突起電極ＴおよびバンプＢは、いずれも同じ材料で形成することができ、たとえば、金などの耐酸化性金属で構成されることが好ましい。また、突起電極Ｔは、バンプＢよりも高く形成されることが好ましい。
【００１５】
続いて、図２(b)に示すように、子チップＤを、その表面（活性表面）ＤａをウエハＷの表面Ｗａに対向させてフェースダウンで接合した後に（チップ接合工程）、ウエハＷの表面Ｗａ、突起電極ＴおよびバンプＢが保護樹脂１１で樹脂封止される（樹脂封止工程）。このとき、突起電極Ｔの頭部および／または子チップＤの裏面（非活性表面）Ｄｂが保護樹脂１１から露出するようにされてもよく、ウエハＷの表面Ｗａの露出部が保護樹脂１１で覆われていればよい。
【００１６】
続いて、図２(c)に示すように、ウエハＷの裏面（非活性表面）Ｗｂがグラインダーを用いて研磨または研削され、さらなる薄型化が図られる。
次に、保護樹脂１１をグラインダーを用いて研磨または研削することにより、図２(d)に示すように、突起電極Ｔを露出させる（電極露出工程）。さらに研削位置が子チップＤの非活性表面Ｄｂに達した後には、保護樹脂１１および子チップＤの非活性表面Ｄｂが同時に研磨または研削され（チップ研削工程）、子チップＤおよび保護樹脂１１がさらに薄型化される。
【００１７】
この後、図２(e)に示すように、スクライブラインＬ（切断ライン）に沿ってウエハＷを保護樹脂１１とともにダイシングソー１５で切断することにより、ウエハＷから切り出された親チップＭ上に子チップＤが接合された、図１の構造の半導体装置１０の個片が切り出される。
なお、図２(c)の工程と図２(d)の工程とは、いずれが先に行われてもよく、また、不要であれば、図２(c)の工程は省かれてもよい。
【００１８】
以上のようにこの実施形態の方法によれば、ウエハＷから親チップＭを切り出す前に子チップＤの接合を行うようにしており、この子チップＤが接合されるウエハＷの表面Ｗａ側に外部接続電極としての突起電極Ｔを形成するようにしている。そして、保護樹脂１１で表面Ｗａが保護されたウエハＷを切り出すことにより、パッケージ化されたチップ・オン・チップ構造の半導体装置１０の個片が得られる。したがって、薄型のチップ・オン・チップ型半導体装置を効率的に生産することができる。
【００１９】
図３および図４に参考例の構成を示す。上述の実施形態では、保護樹脂１１、突起電極Ｔおよび子チップＤの非活性表面Ｄｂが面一になるようにしているが、図３に示す参考例では、突起電極Ｔの頭部が保護樹脂１１の表面から突出している。また、図４に示す参考例では、保護樹脂１１の表面から子チップＤの非活性表面Ｄｂ側が突出している。図３または図４の構造は、たとえば、保護樹脂１１を十分に薄く形成することにより作製可能である。この場合に、突起電極Ｔの頭部に保護樹脂１１が付着するおそれがあれば、グラインダーなどによる研磨または研削やエッチングによって、突起電極Ｔの頭部に付着した保護樹脂を除去すればよい。
【００２０】
なお、上記の実施形態では、突起電極Ｔが子チップＤの非活性表面Ｄｂよりも高く形成される例について説明したが、図５に示すように、突起電極Ｔの高さは、子チップＤの非活性表面Ｄｂよりも低くても構わない（たとえば、１００μｍ未満）。この場合でも、裏面研削（実線の位置まで研削）および表面研削（二点鎖線の位置まで研削）の両工程を経た後には、上述の第１の実施形態の場合と同様な構造を得ることができる。そして、突起電極Ｔの高さを低くしておくことにより、突起電極Ｔの形成を短時間で容易に行うことができ、また、材料も削減できるので、生産性を向上でき、かつ、コストの低減に寄与できる。ただし、子チップＤと突起電極Ｔとを同時研削して、これらの表面を面一にするためには、始めに形成される突起電極Ｔの高さは、子チップＤの活性表面Ｄａよりも高くしておくことが好ましい。
【００２１】
また、上記の実施形態では、１つの親チップＭに１つの子チップＤが接合される例について説明したが、１つの親チップＭに２つ以上の子チップＤが接合されてもよい。
さらに、上述の実施形態では、突起電極Ｔは、柱状のものとしたが、バンプ形状のものであっても構わない。
また、上述の実施形態では、親チップＭと子チップＤとは、いずれもシリコン半導体からなっていることとしたが、シリコンの他にも、ガリウム砒素半導体やゲルマニウム半導体などの他の任意の半導体材料を用いた半導体チップをこの発明の半導体装置に適用することができる。この場合に、親チップＭと子チップＤとの半導体材料は、同じでもよいし異なっていてもよい。
【００２２】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の構成を示す斜視図である。
【図２】上記半導体装置の製造方法を工程順に示す断面図である。
【図３】参考例に係る半導体装置の構成を示す断面図である。
【図４】他の参考例に係る半導体装置の構成を示す断面図である。
【図５】この発明の他の実施形態に係る半導体装置の製造工程を説明するための
断面図である。
【図６】従来のチップ・オン・チップ型半導体装置の構造を説明するための図解図である。
【符号の説明】
１０ 半導体装置
１１ 保護樹脂
Ｍ 親チップ
Ｄ 子チップ
Ｔ 突起電極
Ｂ バンプ
Ｗ 半導体ウエハ
Ｌ スクライブライン
【発明の属する技術分野】
この発明は、半導体チップ上に別の半導体チップを接合したチップ・オン・チップ構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
チップ・オン・チップ構造の半導体装置は、たとえば、図６に示すように、親チップ１の表面に子チップ２をフェースダウンで接合するとともに、親チップ２の裏面に外部接続電極３を設けた構造となっている。このようなチップ・オン・チップ構造は、素子の高集積化を図るうえで有利な構造であるが、親チップ１および子チップ２の厚さａ，ｂのほかに、外部接続電極３の高さｃが必要であり、全体の高さ（ａ＋ｂ＋ｃ）が比較的高くなるのが欠点である。
【０００３】
【発明が解決しようとする課題】
そこで、この発明の目的は、チップ・オン・チップ構造を有し、かつ、薄型化された半導体装置およびその製造方法を提供することである。
【０００４】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、第１の半導体チップと、この第１の半導体チップの表面に活性表面を対向させたフェースダウン状態で接合された第２の半導体チップと、前記第１の半導体チップの表面に形成され、外部との接続のための突起電極と、前記突起電極の頭部を露出させた状態で上記第１の半導体チップの表面を封止する保護樹脂とを含み、前記突起電極の頭部、前記保護樹脂および前記第２の半導体チップの非活性表面が面一をなしていることを特徴とする半導体装置である。
【０００５】
この構成によれば、第１の半導体チップの表面に第２の半導体チップが接合され、そして、その同じ表面に突起電極が形成され、第１の半導体チップの表面は、突起電極の頭部を露出させた状態で保護樹脂で封止されている。したがって、第１の半導体チップの裏面側に外部接続電極を設ける場合に比較して、半導体装置全体の高さを低くすることができ、チップ・オン・チップ構造の薄型半導体装置を実現できる。
【０００７】
請求項２記載の発明は、半導体基板の表面に、複数の半導体チップを、それらの活性表面を前記半導体基板の表面に対向させたフェースダウン状態で接合するチップ接合工程と、前記半導体基板の表面に複数の突起電極を形成する電極形成工程と、前記半導体チップおよび前記突起電極の形成後に露出する前記半導体基板の表面を、前記突起電極の頭部を露出させた状態で、保護樹脂で封止する樹脂封止工程と、前記半導体基板を予め定める切断ラインに沿って切断することにより、チップ・オン・チップ構造の半導体装置の個片を取り出す切り出し工程とを含み、前記樹脂封止工程は、前記保護樹脂の表層部を除去して前記突起電極の頭部を露出させ、この突起電極の頭部、前記保護樹脂および前記第２の半導体チップの非活性表面が面一をなすようにする電極露出工程を含むことを特徴とする半導体装置の製造方法である。
【０００８】
この方法により、請求項１記載の構造の薄型のチップ・オン・チップ型半導体装置を製造することができる。そして、この方法では、半導体基板の表面に複数の半導体チップを接合するとともに、複数の突起電極をその同じ表面に形成するようにしているので、半導体基板（半導体ウエハ）の状態で、チップの接合と電極の形成を行うことができ、その後に、チップ・オン・チップ構造の半導体装置の個片に切り出すことによって、複数個のチップ・オン・チップ型半導体装置を効率良く製造することができる。
【０００９】
半導体基板の表面は、保護樹脂で樹脂封止され、また、半導体チップはフェースダウンで半導体基板の表面に接合されるので、半導体基板または半導体チップの各表面（活性表面）の保護は十分である。したがって、半導体基板とこれに搭載された半導体チップとの厚さの和に近い高さの薄型半導体パッケージが実現される。
なお、必要であれば、切り出し工程よりも前に、半導体基板の裏面や半導体チップの裏面側（非活性表面側）をグラインダーなどで研磨または研削すれば、さらなる薄型化が達成される。
【００１０】
また、この発明によれば、保護樹脂の表層部を除去して突起電極の頭部を露出させる工程が含まれることにより、突起電極を確実に露出させることができる。
保護樹脂の表層部の除去は、グラインダーなどによる研削により行えばよいが、エッチングなどの他の手法を用いてもよい。
【００１１】
請求項３記載の発明は、前記電極露出工程は、前記保護樹脂と前記半導体チップの非活性表面側とを同時に研磨または研削するチップ研削工程を含むことを特徴とする請求項２記載の半導体装置の製造方法である。
この発明によれば、保護樹脂と半導体チップの非活性表面とを同時に研磨または研削することにより、突起電極の頭部が確実に露出させられ、かつ、半導体チップの薄型化も図られる。
【００１２】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す斜視図である。この半導体装置１０は、親チップＭ（第１の半導体チップ）の表面（活性表面）に、子チップＤ（第２の半導体チップ）を、その表面（活性表面）を対向させたフェースダウン状態で接合したチップ・オン・チップ構造を有している。親チップＭおよび子チップＤは、たとえば、いずれもシリコンチップからなり、それぞれの表面には、トランジスタなどの能動素子、抵抗やコンデンサなどの受動素子および配線などが形成されている。
【００１３】
この実施形態においては、親チップＭおよび子チップＤは、いずれも、平面視において矩形形状に成形されていて、子チップＤは、親チップＭよりも、平面視において若干小さく成形されている。そして、子チップＤの周囲の領域には、親チップＭの表面（活性表面）に、外部接続電極としての突起電極（この実施形態では柱状の電極）Ｔが複数個形成されている。
親チップＭの表面において子チップＤまたは突起電極Ｔが形成されていない領域は、保護樹脂（たとえばエポキシ樹脂など）１１で樹脂封止されており、親チップＭの表面の保護が図られている。子チップＤの表面は、親チップＭに対向しており、かつ、その側面が保護樹脂１１で封止されていることにより、外部から保護されている。
【００１４】
この実施形態では、保護樹脂１１、突起電極Ｔの頭部および子チップＤの非活性表面は、面一をなしている。
このような構成の半導体装置１０は、親チップＭと子チップＤとの各厚さの和に近い高さを有する極めて薄型に作成することができるので、薄型のチップ・オン・チップ型半導体装置を実現することができる。
図２は、上述のような半導体装置１０の製造工程を工程順に示す断面図である。半導体基板としての半導体ウエハＷ（以下単に「ウエハＷ」という。）の表面（活性表面）Ｗａには、窒化膜などからなる保護膜（パッシベーション膜）が形成されており、この保護膜には、外部との接続が必要な複数箇所において、内部配線のパッドが露出させられている。これらのパッド上には、図２(a)に示すように、複数の突起電極Ｔおよび複数のバンプＢが形成される（電極形成工程）。突起電極Ｔは、外部接続用のパッド上に形成され、バンプＢは、子チップＤと接続すべきチップ間接続用のパッド上に形成される。突起電極ＴおよびバンプＢは、いずれも同じ材料で形成することができ、たとえば、金などの耐酸化性金属で構成されることが好ましい。また、突起電極Ｔは、バンプＢよりも高く形成されることが好ましい。
【００１５】
続いて、図２(b)に示すように、子チップＤを、その表面（活性表面）ＤａをウエハＷの表面Ｗａに対向させてフェースダウンで接合した後に（チップ接合工程）、ウエハＷの表面Ｗａ、突起電極ＴおよびバンプＢが保護樹脂１１で樹脂封止される（樹脂封止工程）。このとき、突起電極Ｔの頭部および／または子チップＤの裏面（非活性表面）Ｄｂが保護樹脂１１から露出するようにされてもよく、ウエハＷの表面Ｗａの露出部が保護樹脂１１で覆われていればよい。
【００１６】
続いて、図２(c)に示すように、ウエハＷの裏面（非活性表面）Ｗｂがグラインダーを用いて研磨または研削され、さらなる薄型化が図られる。
次に、保護樹脂１１をグラインダーを用いて研磨または研削することにより、図２(d)に示すように、突起電極Ｔを露出させる（電極露出工程）。さらに研削位置が子チップＤの非活性表面Ｄｂに達した後には、保護樹脂１１および子チップＤの非活性表面Ｄｂが同時に研磨または研削され（チップ研削工程）、子チップＤおよび保護樹脂１１がさらに薄型化される。
【００１７】
この後、図２(e)に示すように、スクライブラインＬ（切断ライン）に沿ってウエハＷを保護樹脂１１とともにダイシングソー１５で切断することにより、ウエハＷから切り出された親チップＭ上に子チップＤが接合された、図１の構造の半導体装置１０の個片が切り出される。
なお、図２(c)の工程と図２(d)の工程とは、いずれが先に行われてもよく、また、不要であれば、図２(c)の工程は省かれてもよい。
【００１８】
以上のようにこの実施形態の方法によれば、ウエハＷから親チップＭを切り出す前に子チップＤの接合を行うようにしており、この子チップＤが接合されるウエハＷの表面Ｗａ側に外部接続電極としての突起電極Ｔを形成するようにしている。そして、保護樹脂１１で表面Ｗａが保護されたウエハＷを切り出すことにより、パッケージ化されたチップ・オン・チップ構造の半導体装置１０の個片が得られる。したがって、薄型のチップ・オン・チップ型半導体装置を効率的に生産することができる。
【００１９】
図３および図４に参考例の構成を示す。上述の実施形態では、保護樹脂１１、突起電極Ｔおよび子チップＤの非活性表面Ｄｂが面一になるようにしているが、図３に示す参考例では、突起電極Ｔの頭部が保護樹脂１１の表面から突出している。また、図４に示す参考例では、保護樹脂１１の表面から子チップＤの非活性表面Ｄｂ側が突出している。図３または図４の構造は、たとえば、保護樹脂１１を十分に薄く形成することにより作製可能である。この場合に、突起電極Ｔの頭部に保護樹脂１１が付着するおそれがあれば、グラインダーなどによる研磨または研削やエッチングによって、突起電極Ｔの頭部に付着した保護樹脂を除去すればよい。
【００２０】
なお、上記の実施形態では、突起電極Ｔが子チップＤの非活性表面Ｄｂよりも高く形成される例について説明したが、図５に示すように、突起電極Ｔの高さは、子チップＤの非活性表面Ｄｂよりも低くても構わない（たとえば、１００μｍ未満）。この場合でも、裏面研削（実線の位置まで研削）および表面研削（二点鎖線の位置まで研削）の両工程を経た後には、上述の第１の実施形態の場合と同様な構造を得ることができる。そして、突起電極Ｔの高さを低くしておくことにより、突起電極Ｔの形成を短時間で容易に行うことができ、また、材料も削減できるので、生産性を向上でき、かつ、コストの低減に寄与できる。ただし、子チップＤと突起電極Ｔとを同時研削して、これらの表面を面一にするためには、始めに形成される突起電極Ｔの高さは、子チップＤの活性表面Ｄａよりも高くしておくことが好ましい。
【００２１】
また、上記の実施形態では、１つの親チップＭに１つの子チップＤが接合される例について説明したが、１つの親チップＭに２つ以上の子チップＤが接合されてもよい。
さらに、上述の実施形態では、突起電極Ｔは、柱状のものとしたが、バンプ形状のものであっても構わない。
また、上述の実施形態では、親チップＭと子チップＤとは、いずれもシリコン半導体からなっていることとしたが、シリコンの他にも、ガリウム砒素半導体やゲルマニウム半導体などの他の任意の半導体材料を用いた半導体チップをこの発明の半導体装置に適用することができる。この場合に、親チップＭと子チップＤとの半導体材料は、同じでもよいし異なっていてもよい。
【００２２】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の構成を示す斜視図である。
【図２】上記半導体装置の製造方法を工程順に示す断面図である。
【図３】参考例に係る半導体装置の構成を示す断面図である。
【図４】他の参考例に係る半導体装置の構成を示す断面図である。
【図５】この発明の他の実施形態に係る半導体装置の製造工程を説明するための
断面図である。
【図６】従来のチップ・オン・チップ型半導体装置の構造を説明するための図解図である。
【符号の説明】
１０ 半導体装置
１１ 保護樹脂
Ｍ 親チップ
Ｄ 子チップ
Ｔ 突起電極
Ｂ バンプ
Ｗ 半導体ウエハ
Ｌ スクライブライン
Claims (3)
- 第１の半導体チップと、
この第１の半導体チップの表面に活性表面を対向させたフェースダウン状態で接合された第２の半導体チップと、
前記第１の半導体チップの表面に形成され、外部との接続のための突起電極と、
前記突起電極の頭部を露出させた状態で上記第１の半導体チップの表面を封止する保護樹脂とを含み、
前記突起電極の頭部、前記保護樹脂および前記第２の半導体チップの非活性表面が面一をなしていることを特徴とする半導体装置。 - 半導体基板の表面に、複数の半導体チップを、それらの活性表面を前記半導体基板の表面に対向させたフェースダウン状態で接合するチップ接合工程と、
前記半導体基板の表面に複数の突起電極を形成する電極形成工程と、
前記半導体チップおよび前記突起電極の形成後に露出する前記半導体基板の表面を、前記突起電極の頭部を露出させた状態で、保護樹脂で封止する樹脂封止工程と、
前記半導体基板を予め定める切断ラインに沿って切断することにより、チップ・オン・チップ構造の半導体装置の個片を取り出す切り出し工程とを含み、
前記樹脂封止工程は、前記保護樹脂の表層部を除去して前記突起電極の頭部を露出させ、この突起電極の頭部、前記保護樹脂および前記第２の半導体チップの非活性表面が面一をなすようにする電極露出工程を含むことを特徴とする半導体装置の製造方法。 - 前記電極露出工程は、前記保護樹脂と前記半導体チップの非活性表面側とを同時に研磨または研削するチップ研削工程を含むことを特徴とする請求項２記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23562099A JP3833858B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置およびその製造方法 |
| PCT/JP2000/005596 WO2001015223A1 (fr) | 1999-08-23 | 2000-08-22 | Dispositif semi-conducteur et son procede de fabrication |
| US09/830,092 US7129110B1 (en) | 1999-08-23 | 2000-08-22 | Semiconductor device and method for manufacturing the same |
| EP00953542A EP1154474A4 (en) | 1999-08-23 | 2000-08-22 | SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF |
| KR1020017004814A KR100699649B1 (ko) | 1999-08-23 | 2000-08-22 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23562099A JP3833858B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060658A JP2001060658A (ja) | 2001-03-06 |
| JP3833858B2 true JP3833858B2 (ja) | 2006-10-18 |
Family
ID=16988717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23562099A Expired - Lifetime JP3833858B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833858B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3339838B2 (ja) | 1999-06-07 | 2002-10-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP3772066B2 (ja) * | 2000-03-09 | 2006-05-10 | 沖電気工業株式会社 | 半導体装置 |
| TW569424B (en) | 2000-03-17 | 2004-01-01 | Matsushita Electric Ind Co Ltd | Module with embedded electric elements and the manufacturing method thereof |
| JP2002299496A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003224087A (ja) | 2002-01-28 | 2003-08-08 | Disco Abrasive Syst Ltd | 半導体ウエーハの加工方法 |
| US6794273B2 (en) * | 2002-05-24 | 2004-09-21 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| JP2007013716A (ja) * | 2005-06-30 | 2007-01-18 | Kyocera Kinseki Corp | 圧電発振器の製造方法 |
| JP2007123362A (ja) * | 2005-10-25 | 2007-05-17 | Disco Abrasive Syst Ltd | デバイスの製造方法 |
| JP4637761B2 (ja) * | 2006-02-07 | 2011-02-23 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP4518127B2 (ja) | 2007-10-01 | 2010-08-04 | 株式会社デンソー | 電子回路装置の製造方法および電子回路装置 |
| JP5755043B2 (ja) * | 2011-06-20 | 2015-07-29 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
-
1999
- 1999-08-23 JP JP23562099A patent/JP3833858B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060658A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699649B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
| JP3405456B2 (ja) | 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法 | |
| JP3339838B2 (ja) | 半導体装置およびその製造方法 | |
| JP4126891B2 (ja) | 半導体装置の製造方法 | |
| CN107403733A (zh) | 三层叠层封装结构及其形成方法 | |
| JP2004140037A (ja) | 半導体装置、及びその製造方法 | |
| US20060081966A1 (en) | Chip-scale packages | |
| JP3548061B2 (ja) | 半導体装置の製造方法 | |
| TWI791775B (zh) | 具有背金屬之半導體裝置及相關方法 | |
| JP3833858B2 (ja) | 半導体装置およびその製造方法 | |
| TW202129871A (zh) | 半導體元件 | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| JP3413120B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JP2002043356A (ja) | 半導体ウェーハ、半導体装置及びその製造方法 | |
| CN110931441A (zh) | 封装结构及其制造方法 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP4422380B2 (ja) | 半導体装置の製造方法 | |
| JP3476186B2 (ja) | 半導体装置の製造方法 | |
| JP2001267358A (ja) | 半導体装置の組立方法 | |
| TWI830528B (zh) | 封裝及其形成方法 | |
| TWI555159B (zh) | 電池保護包及其製備方法 | |
| US20240055315A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP7537653B2 (ja) | 半導体装置の製造方法、及び構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3833858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |