JP2004253678A

JP2004253678A - 半導体装置の製造方法

Info

Publication number: JP2004253678A
Application number: JP2003043745A
Authority: JP
Inventors: Koji Matsuyama; 浩治松山; Tadashi Abe; 忠阿部; Hisaharu Iwasaki; 久治岩崎; Yoshihisa Komuro; 欣央小室
Original assignee: Renesas Technology Corp; Hitachi ULSI Engineering Corp
Current assignee: Renesas Technology Corp; Hitachi ULSI Engineering Corp
Priority date: 2003-02-21
Filing date: 2003-02-21
Publication date: 2004-09-09

Abstract

【課題】半導体ウエハの裏面研削時に研削水の染み込みを防いで異物を低減すると同時に、製品取得数を増やし、パッシベーション膜の露光に２：１マスクを使用して生産性の向上を図ることのできる技術を提供する。
【解決手段】半導体ウエハ１の主面に感光性ポリイミド樹脂（以下ＰｉＱという。）３を形成した後、スクライブライン４のＰｉＱ３を除去する工程と、半導体ウエハ１の表面に表面保護テープを貼着して、半導体ウエハ１の裏面を研削する工程と、スクライブライン４を切断して、個々のチップ２を切り出す工程とを有し、スクライブライン４の一部にＰｉＱ３と同一層からなる土手パターン３ａを形成して、土手パターン３ａによって半導体ウエハ１の裏面研削時に表面保護テープとスクライブライン４との隙間に研削水が染み込むのを防ぐ。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、半導体ウエハの裏面を研削する工程を有する半導体装置の製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置は、シリコン単結晶からなる半導体ウエハに成膜、リソグラフィ、エッチング、イオン注入等により集積回路を作り込み、さらに半導体ウエハをダイシングしてチップ化する方法で製造されている。半導体ウエハの厚さは、製造工程に必要な強度または剛性などから８００〜９００μｍ程度が一般的である。しかし、電子機器の軽薄短小化指向に伴いパッケージの薄型化が進んでおり、パッケージに組み込まれる半導体チップの厚さは１５０〜２００μｍ程度が必要とされる。このため、半導体ウエハを所望する厚さに薄くした後、半導体ウエハをスクライブラインと呼ばれる切り代に沿って縦横に切断する方法がとられている。
【０００３】
半導体ウエハを薄くするには、通常半導体ウエハの裏面を機械的または化学的に研磨する方法が採られている。具体的にはグラインディング、化学エッチング、ラッピングの３つの方法があるが、生産性が高くまた研削品質も安定していることから主としてグラインディングが用いられている。このグラインディングは、半導体ウエハの表面を樹脂テープ材で保護し、研削装置のステージに半導体ウエハを真空吸着し、ダイヤモンド砥石で半導体ウエハの裏面を研削していく方法である。
【０００４】
例えば半導体チップの薄厚化を達成する方法として、ウエハの表面側から所定深さの溝を形成した後、この裏面側から研削する半導体チップの製造方法が開示されている（例えば、特許文献１）。
【０００５】
また、ウエハ裏面研削時に、基板と、その上に形成された貼着剤層とからなり、引張試験において１０％伸張時の応力緩和率が１０分後に４０％以上となる表面保護シートで半導体ウエハの表面を保護する方法が開示されている（例えば、特許文献２）。
【０００６】
【特許文献１】
特開平５−３３５４１１号公報
【０００７】
【特許文献２】
特開２００１−１２７０２９号公報
【０００８】
【発明が解決しようとする課題】
半導体ウエハの裏面を研削する工程では、半導体ウエハの表面保護が不充分であると、集積回路を傷つけたり、汚染させたりして不良の原因となる。このため、半導体ウエハの裏面を研削する前の半導体ウエハの表面に表面保護シートを貼り付けて、半導体ウエハの裏面の研削が行われる。半導体ウエハの裏面を研削した後は、表面保護シートは剥離され、後洗浄、乾燥が行われる。
【０００９】
ところが、本発明者らが検討したところ、半導体ウエハの裏面研削時に、表面保護シートと半導体ウエハの表面に形成されたスクライブラインとの隙間に研削水が染み込み、異物が発生することが明らかとなった。この対策として、スクライブラインに加えて半導体ウエハ周辺のパッシベーション膜を削除し、半導体ウエハ周辺部に表面保護シートを貼り付けて研削水の染み込みを防止する方法がとられている。しかし、パッシベーション膜を露光する際にはマスキングブレードで露光エリアを限定するため、半導体ウエハの周辺部の製品取得数が減少するという問題がある。また、パッシベーション膜の露光に２：１マスクが使用できない等の不具合も生ずる。
【００１０】
本発明の目的は、半導体ウエハの裏面研削時の研削水の染み込みを防いで異物を低減すると同時に、製品取得数を増やし、パッシベーション膜の露光に２：１マスクを使用して生産性の向上を図ることのできる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、半導体ウエハの表面にパッシベーション膜を形成した後、スクライブラインのパッシベーション膜を除去する工程と、半導体ウエハの表面に表面保護テープを貼着して、半導体ウエハの裏面を研削する工程と、スクライブラインを切断して、個々のチップを切り出す工程とを有し、スクライブラインの一部にパッシベーション膜と同一層からなる土手パターンを形成し、土手パターンによって半導体ウエハの裏面研削時に表面保護テープとスクライブラインとの隙間に研削水が染み込むのを防ぐものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
本発明の一実施の形態である半導体ウエハの裏面研削方法について図１〜図７を用いて説明する。図１は集積回路が作り込まれた半導体ウエハの上面図、図２は図１の領域Ａにおける土手パターンの第１の例を示す拡大平面図、図３は図１の領域Ａにおける土手パターンの第２の例を示す拡大平面図、図４は図１の領域Ａにおける土手パターンの第３の例を示す拡大平面図、図５は図１の領域Ｂにおける土手パターンの第４の例を示す拡大平面図、図６は半導体ウエハの周辺部のチップ配置図、図７は表面保護テープが貼り付けられたスクライブラインにおけるパッシベーション膜を示す拡大断面図である。
【００１６】
まず、図１に示すように、半導体ウエハ１のチップ２毎に前工程で集積回路を作り込み、最後に集積回路上をパッシベーション膜、例えば感光性ポリイミド樹脂（以下、ＰｉＱと記す）で覆う。ＰｉＱ３は、例えばスピンナーを用いた塗布法により２〜４μｍ程度堆積した後、２００〜４００℃の熱処理を施して脱水重合反応を進めることにより形成される。ＰｉＱ３は、ハンドリング時の傷を防止し、異物の電極配線上への直接接触を防ぐ他、封止を含む外部雰囲気に対するチップ２の保護膜としても機能する。
【００１７】
次に、半導体ウエハ１を露光装置にセットし、マスクパターンを転写する。各種光源の光を用いて、実パターンの２倍の大きさに作られている２：１マスクを通して縮小投影法で露光を行い、それが終わると次に進むステップ・アンド・リピートで半導体ウエハ１全面を走査する。その後、現像処理、ポストベークを行ってＰｉＱ３をパターニングする。なお、ＰｉＱ３はポジ型、ネガ型のどちらであってもよい。ここではＰｉＱ３を感光性としたが、非感光性ＰｉＱを用いることもできる。この場合は、ＰｉＱ上にフォトレジストを塗布した後、露光、現像、ポストベークを行ってフォトレジストパターンを形成し、その後このフォトレジストパターンをマスクとしたエッチングによりＰｉＱをパターニングする。
【００１８】
上記ＰｉＱ３のパターニングにより、スクライブライン４のＰｉＱ３が除去され、個々のチップ２はＰｉＱ３によって覆われる。スクライブライン４とは、ダイシング工程において、半導体ウエハ１をダイシング・ブレード、例えばダイヤモンド砥粒を貼り付けた極薄の円形刃を用いて個々のチップ２に切り分けるために、各チップ２の周囲４辺に設けられた幅５０〜１００μｍ程度の切り代である。
【００１９】
さらに、本実施の形態では、スクライブライン４の一部にＰｉＱ３からなる土手パターン３ａが形成されている。図２に土手パターン３ａの第１の例を示す（図中、網掛けのハッチングはＰｉＱ３および土手パターン３ａを示す）。第１の例では、隣り合う４つのチップ２の角があつまったスクライブライン交差領域（図１中の領域Ａ）に、それぞれのチップ２上を覆うＰｉＱ３の角を上下および左右につないだ４つの土手パターン３ａが形成されている。このようにスクライブライン交差領域に４つの土手パターン３ａを上下および左右に形成することにより、後の半導体ウエハ１の裏面研削時に、表面保護テープと半導体ウエハ１表面に形成されたスクライブライン４との隙間に研削水が４方向から染み込むのを防ぐことができる。
【００２０】
土手パターン３ａの形状は、図２に示した形状の他に、図３に示すように、それぞれのチップ２上を覆うＰｉＱ３の角を右上左下および左上右下に斜めにつないだ交差形状（第２の例）、図４に示すように、スクライブライン交差領域を全て覆う矩形形状（第３の例）などを例示することができる。
【００２１】
土手パターン３ａはＰｉＱ３の剥離が生じた場合の影響が少ない箇所、すなわち半導体ウエハ１の最上層配線からなる引き出し電極用のパッドから離れたチップ２の角に設けるのが好ましい。しかし、半導体ウエハ１の周辺部でスクライブライン交差領域がない場所（図１中の領域Ｂ）などでは、図５に示すように、スクライブライン４に設けても良い（第４の例）。なお、スクライブライン４に多量のＰｉＱ３があると、半導体ウエハ１から個々のチップ２を切り出すダイシング工程において、ダイシング・ブレードにＰｉＱ３が詰まり、生産能率が低下するため、スクライブライン４に設けられる土手パターン３ａの幅は小さいことが望ましい。
【００２２】
また、本実施の形態では、半導体ウエハ１全面に集積回路を形成できるので、ＰｉＱ３のパターニングの際には、露光工程に２：１マスクを用いることができる。図６（ａ）に本実施の形態である半導体ウエハの周辺部のチップ配置図、図６（ｂ）に発明者が検討した半導体ウエハの周辺部に表面保護テープを貼り付ける場合のチップ配置図を示す。ここでは１ショットで４つのチップを露光する一括感光を例示する。
【００２３】
半導体ウエハ１の周辺部に表面保護テープを貼り付ける場合は、その領域にチップ２を形成することができない。このため、図６（ｂ）に示すように、マスキングブレード５を用いて周辺部の露光エリアを限定する必要がある。しかし、このようなマスキングブレード５を用いると、チップ２が形成できる領域も隠されるため、チップ２の取得数が減少する。
【００２４】
これに対して、本実施の形態では、半導体ウエハ１の裏面研削時に、半導体ウエハ１の周辺部から研削水が染み込んでも、土手パターン３ａによって内部への研削水の浸入を防ぐことができるので、図６（ａ）に示すように、半導体ウエハ１の周辺部までチップ２を形成することができる。さらに、本実施の形態では半導体ウエハ１の周辺部までチップ２を形成できるので、２：１マスクを用いて露光することができる。例えば５：１マスクを用いた場合に１ショットで４チップの露光ができるとすれば、２：１マスクを用いた場合は１０（＝４チップ×２．５）チップの露光ができる。これらにより生産性の向上を図ることができる。
【００２５】
次に、半導体ウエハ１の表面に表面保護テープを貼着する。次いで研削機のチャックテーブル等に表面保護テープを介して半導体ウエハ１を固定し、研削水をかけて冷却しながらダイヤモンド砥石で半導体ウエハ１の裏面を研削する。裏面研削方式としては、スルーフィード方式、インフィード方式等の公知の研削方法が採用される。上記土手パターン３ａが形成されていないスクライブライン４では、図７に示すように、半導体ウエハ１の裏面研削時に表面保護テープ６とスクライブライン４との隙間７から研削水が染み込むが、上記土手パターン３ａが形成されたスクライブライン４では、研削水の染み込みを防ぐことができる。
【００２６】
次に、研削が終了した後、表面保護テープは剥離される。表面保護テープを剥離する前にケミカルエッチングやＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）を行ってもよい。また必要に応じて表面保護テープを剥離した後に、半導体ウエハ１の表面に対して水洗、プラズマ処理等の洗浄処理が施される。
【００２７】
この様な半導体ウエハ１の裏面研削操作において、半導体ウエハ１は、研削前の厚みが８００〜９００μｍ程度であるのに対し、チップ２の種類等に応じて１５０〜２００μｍ程度まで研削される。研削する前の厚みは、半導体ウエハ１の口径、種類等により適宜決められ、研削後の厚みは、得られるチップ２のサイズ、回路の種類、用途等により適宜決められる。
【００２８】
半導体ウエハ１の裏面研削終了後、表面保護テープを付着したまま、必要に応じてケミカルエッチングが行われる。ケミカルエッチングはエッチング液に表面保護テープを貼着した状態で半導体ウエハ１を浸漬する等の方法、または半導体ウエハ１を回転させながら半導体ウエハ１の裏面側にのみ選択的にエッチング液をかける方法等により行われる。このエッチングは、半導体ウエハ１の裏面に生じた歪みの除去、半導体ウエハ１のさらなる薄層化、酸化膜等の除去、電極を裏面に形成する際の前処理等を目的として行われる。エッチング液は、上記目的に応じて適宜選択される。
【００２９】
また、半導体ウエハ１の裏面研削終了後、必要に応じてＣＭＰが行われることもある。ＣＭＰは、ケミカルエッチング同様、半導体ウエハ１の裏面に生じた歪みの除去、半導体ウエハ１のさらなる薄層化、酸化膜等の除去、電極を裏面に形成する際の前処理等を目的として行われる。
【００３０】
半導体ウエハ１の裏面研削、ケミカルエッチング、ＣＭＰ終了後、表面保護テープは半導体ウエハ１の表面から剥離される。なお、次のダイシング工程において、半導体ウエハ１の裏面にダイシング時の固定用粘着フィルムを貼着してから、表面保護テープを剥離する場合もある。表面保護テープを剥離した後の半導体ウエハ１の表面は、必要に応じて洗浄される。洗浄方法としては、水洗浄、溶剤洗浄等の湿式洗浄、またはプラズマ洗浄等の乾式洗浄等が挙げられる。湿式洗浄の場合は、超音波洗浄を併用してもよい。これらの洗浄方法は、半導体ウエハ１の表面の汚染状況により適宜選択される。
【００３１】
その後、ダイシング工程において、半導体ウエハ１から１個１個のチップ２が切り出される。検査工程で良品と判定されたチップ２は、さらにマウント工程、ボンディング工程、封止工程、仕上げ工程、検査工程等を経て製品化される。
【００３２】
このように、本実施の形態によれば、スクライブライン４の一部、例えば隣り合う４つのチップ２の角があつまったスクライブライン交差領域に土手パターン３ａ（例えばそれぞれのチップ２上を覆うＰｉＱ３の角を上下および左右につないだ４つの土手パターン、それぞれのチップ２上を覆うＰｉＱ３の角を右上左下および左上右下に斜めにつないだ交差形状の土手パターン、またはスクライブライン交差領域を全て覆う矩形形状の土手パターン）を形成することによって、半導体ウエハ１の裏面研削時において表面保護テープとスクライブライン４との隙間７に研削水が４方向から染み込むのを防ぐことができる。さらに半導体ウエハ１の周辺部にも製品チップ２を形成できることから、チップ取得数を増やすことができ、またＰｉＱ３の露光に２：１マスクを使用できるので生産性の向上を図ることができる。
【００３３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００３４】
例えば、前記実施の形態では、半導体装置の最上層パッシベーション膜にＰｉＱを用いた場合を説明したが、ＰｉＱ以外の材料からなるパッシベーション膜にも適用することができる。
【００３５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３６】
スクライブラインの一部に土手パターンを形成することによって、半導体ウエハの裏面研削時において表面保護テープとスクライブラインとの隙間に研削水が染み込むのを防ぐことができる。さらに半導体ウエハの周辺部にも製品チップを形成できることから、チップ取得数が増加し、またＰｉＱパターンの感光に２：１マスクを使用できるので生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である集積回路が作り込まれた半導体ウエハの上面図である。
【図２】本発明の一実施の形態である図１の領域ＡにおけるＰｉＱパターンの第１の例を示す拡大平面図である。
【図３】本発明の一実施の形態である図１の領域ＡにおけるＰｉＱパターンの第２の例を示す拡大平面図である。
【図４】本発明の一実施の形態である図１の領域ＡにおけるＰｉＱパターンの第３の例を示す拡大平面図である。
【図５】本発明の一実施の形態である図１の領域ＢにおけるＰｉＱパターンの第４の例を示す拡大平面図である。
【図６】（ａ）は本発明の一実施の形態である半導体ウエハの周辺部のチップ配置図、（ｂ）は発明者によって検討された半導体ウエハの周辺部に表面保護テープを貼り付ける場合のチップ配置図である。
【図７】本発明の一実施の形態である表面保護テープが貼り付けられたパッシベーション膜を示すスクライブラインにおける拡大断面図である。
【符号の説明】
１半導体ウエハ
２チップ
３ポリイミド樹脂膜
３ａ土手パターン
４スクライブライン
５マスキングブレード
６表面保護テープ
７隙間

Claims

半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
前記スクライブラインの一部に前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。
半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
前記パッシベーション膜はポリイミド樹脂膜からなり、前記スクライブラインの一部に前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。
半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
隣り合う４つのチップの角があつまったスクライブライン交差領域に上下および左右に前記パッシベーション膜と同一層からなる４つの土手パターンを形成することを特徴とする半導体装置の製造方法。
半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
隣り合う４つのチップの角があつまったスクライブライン交差領域に、それぞれのチップの角を右上左下および左上右下につないだ前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。
半導体ウエハの主面にパッシベーション膜を形成した後、スクライブラインの前記パッシベーション膜を除去する工程と、前記半導体ウエハの表面に表面保護テープを貼着して、前記半導体ウエハの裏面を研削する工程と、前記スクライブラインを切断して、個々のチップを切り出す工程とを有する半導体装置の製造方法であって、
隣り合う４つのチップの角があつまったスクライブライン交差領域を全て覆う前記パッシベーション膜と同一層からなる土手パターンを形成することを特徴とする半導体装置の製造方法。