JP2018046208A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2018046208A
JP2018046208A JP2016180912A JP2016180912A JP2018046208A JP 2018046208 A JP2018046208 A JP 2018046208A JP 2016180912 A JP2016180912 A JP 2016180912A JP 2016180912 A JP2016180912 A JP 2016180912A JP 2018046208 A JP2018046208 A JP 2018046208A
Authority
JP
Japan
Prior art keywords
wafer
street
processing method
metal member
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016180912A
Other languages
English (en)
Other versions
JP6730891B2 (ja
Inventor
山銅　英之
Hideyuki Sando
英之 山銅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Abrasive Systems KK
Original Assignee
Disco Abrasive Systems KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems KK filed Critical Disco Abrasive Systems KK
Priority to JP2016180912A priority Critical patent/JP6730891B2/ja
Priority to US15/706,137 priority patent/US10410923B2/en
Publication of JP2018046208A publication Critical patent/JP2018046208A/ja
Application granted granted Critical
Publication of JP6730891B2 publication Critical patent/JP6730891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

【課題】ストリートに金属部材が形成されたウエーハを加工工数を増加させることなく分割できるウエーハの加工方法を提供すること。
【解決手段】ウエーハの加工方法は、ウエーハの表面側のデバイスに対応する部分にマスクを形成するマスク形成工程ＳＴ１と、ウエーハの表面側からマスクを介してプラズマエッチングを施し、金属部材に対応する領域以外のストリート領域をエッチングし仕上り厚さに対応する深さの溝を形成する溝形成工程ＳＴ２と、ウエーハの表面に表面を保護する保護部材を貼着する貼着工程ＳＴ３と、保護部材を介して、ウエーハの表面側を保持し、ウエーハの裏面側を研削して溝の底部を露出させてウエーハを個片化する個片化工程ＳＴ４と、金属部材に対応する基板の残存部を残して、複数のデバイスをピックアップするピックアップ工程ＳＴ５と、を含む。
【選択図】図３

Description

本発明は、ウエーハをデバイスに分割するウエーハの加工方法に関する。
携帯電話に代表される小型軽量な電子機器では、ＩＣ（Integrated Circuit）等の電子回路（デバイス）を備えるデバイスチップが必須の構成となっている。デバイスチップは、例えば、シリコン等の材料でなる基板の表面をストリートと呼ばれる複数のストリートで区画し、各領域にデバイスを形成した後、このストリートに沿ってウエーハを分割することで製造する。ウエーハを構成する基板へのダメージを考慮して、プラズマエッチングにより分割することが行われている（例えば、特許文献１参照）。
特開２００６−１１４８２５号公報
ところで、ウエーハのストリートには、ＴＥＧ（Test Elements Group）と呼ばれるテスト用のパターン及び／又はダミーパターン等の金属部材やが配置されることがある。シリコン等の材料でなる基板を加工するプラズマエッチングでは、ＴＥＧやダミーパターン等の金属部材は、エッチング困難であり、適切に除去できない。このために、プラズマエッチングでは、金属部材をプラズマエッチング前に除去することが求められ、加工工程が増加する。
本発明は、かかる問題点に鑑みてなされたものであり、その目的とするところは、ストリートに金属部材が形成されたウエーハを加工工数を増加させることなく分割できるウエーハの加工方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のウエーハの加工方法は、基板の表面側を格子状のストリートで区画した複数の領域にデバイスが形成され、該ストリートと重なる領域に金属部材が形成されたウエーハを該ストリートに沿って分割するウエーハの加工方法であって、該ウエーハの表面側の該デバイスに対応する部分にマスクを形成するマスク形成工程と、該ウエーハの表面側から該マスクを介してプラズマエッチングを施し、該金属部材に対応する領域以外の該ストリート領域をエッチングし仕上り厚さに対応する深さの溝を形成する溝形成工程と、該ウエーハの表面に該表面を保護する保護部材を貼着する貼着工程と、該保護部材を介して、該ウエーハの表面側を保持し、該ウエーハの裏面側を研削して該溝の底部を露出させて該ウエーハを個片化する個片化工程と、該金属部材に対応する基板の残存部を残して、該複数のデバイスをピックアップするピックアップ工程と、を含む。
本発明のウエーハの加工方法は、基板の表面側を格子状のストリートで区画した複数の領域に積層されたパッシベーション膜を含むデバイスが形成され、該ストリートと重なる領域に金属部材が形成されたウエーハを該ストリートに沿って分割するウエーハの加工方法であって、該ウエーハの表面側から該パッシベーション膜をマスクとしてプラズマエッチングを施し、該金属部材に対応する領域以外の該ストリート領域をエッチングし仕上り厚さに対応する深さの溝を形成する溝形成工程と、該ウエーハの表面に該表面を保護する保護部材を貼着する貼着工程と、該保護部材を介して該ウエーハの表面側を保持し、該ウエーハの裏面側を研削して該溝の底部を露出させて該ウエーハを個片化する個片化工程と、該金属部材に対応する基板の残存部を残して、該複数のデバイスをピックアップするピックアップ工程と、を含む。
本発明のウエーハの加工方法は、ストリートに金属部材が形成されたウエーハを加工工数を増加させることなく分割することができる。
図１は、実施形態１に係るウエーハの加工方法の加工対象のウエーハを示す斜視図である。 図２は、図１中のＩＩ−ＩＩ線に沿う断面図である。 図３は、実施形態１に係るウエーハの加工方法の流れを示すフローチャートである。 図４は、図３に示されたウエーハの加工方法のマスク形成工程を示すウエーハの要部の断面図である。 図５は、図３に示されたウエーハの加工方法の溝形成工程を示すウエーハの要部の断面図である。 図６は、図３に示されたウエーハの加工方法の貼着工程を示すウエーハの要部の断面図である。 図７は、図３に示されたウエーハの加工方法の個片化工程を示すウエーハの要部の断面図である。 図８は、図３に示されたウエーハの加工方法の個片化工程後のウエーハの要部の断面図である。 図９は、図３に示されたウエーハの加工方法のピックアップ工程を示すウエーハの要部の断面図である。 図１０は、実施形態２に係るウエーハの加工方法の加工対象のウエーハの要部の断面図である。 図１１は、実施形態２に係るウエーハの加工方法の流れを示すフローチャートである。 図１２は、図１１に示されたウエーハの加工方法の溝形成工程を示すウエーハの要部の断面図である。 図１３は、図１１に示されたウエーハの加工方法の貼着工程を示すウエーハの要部の断面図である。 図１４は、各実施形態の変形例に係るウエーハの加工方法のピックアップ工程前のウエーハの要部の断面図である。 図１５は、各実施形態の変形例に係るウエーハの加工方法のピックアップ工程を示すウエーハの要部の断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
実施形態１に係るウエーハの加工方法を図面を参照して説明する。図１は、実施形態１に係るウエーハの加工方法の加工対象のウエーハを示す斜視図である。図２は、図１中のＩＩ−ＩＩ線に沿う断面図である。
実施形態１に係るウエーハの加工方法は、図１に示すウエーハＷを加工する加工方法である。図１に示すウエーハＷは、実施形態１ではシリコン、サファイア、ガリウムヒ素などを基板Ｓとする円板状の半導体ウエーハや光ウエーハである。ウエーハＷは、図１に示すように、基板Ｓの表面ＳＳ側を格子状の複数のストリートＬで区画した複数の領域それぞれにデバイスＤが形成されている。なお、デバイスＤ及びストリートＬの表面は、ウエーハＷの表面ＷＳであり、基板Ｓの表面ＳＳの裏側の裏面は、ウエーハＷの裏面ＷＲである。
実施形態１に係るウエーハＷは、ストリートＬの幅が数十μｍ程度以下で、かつ一辺が０．１ｍｍ以上かつ２０ｍｍ以下の大きさの矩形状のデバイスＤを含み、プラズマエッチングによりデバイスＤに分割されるのが好適なものである。また、実施形態１に係るウエーハＷの厚さは、３０μｍ以上で且つ３００μｍ以下である。
デバイスＤは、図２に示すように、絶縁性を有する絶縁材料により構成された絶縁膜ＩＦと、回路Ｃとを備える。絶縁膜ＩＦは、基板Ｓの表面ＳＳ上に複数積層されている。回路Ｃは、基板Ｓの表面ＳＳ及び複数の絶縁膜ＩＦ間に配置されている。なお、絶縁膜ＩＦは、デバイスＤが形成された領域とストリートＬ上の領域とに亘って設けられている。実施の形態１において、デバイスＤは、例えばフラッシュメモリ（Flash Memory）である。
また、ウエーハＷは、ストリートＬと重なる領域に金属部材ＭＣが形成されている。金属部材ＭＣは、例えば、ＴＥＧ（Test Element Group）、又はＣＭＰ（Chemical Mechanical Polishing）時にウエーハＷの表面ＷＳの裏側の裏面ＷＲを平坦に研磨するためのダミーパターンである。
金属部材ＭＣは、ストリートＬ上の基板Ｓの表面ＳＳ及びストリートＬ上に設けられた複数の絶縁膜ＩＦ間に配置されている。基板Ｓの表面ＳＳから最も離れた金属部材ＭＣ（以下符号ＭＣＡで示す）は、絶縁膜ＩＦ上に形成されて外部に露出している。実施の形態１において、基板Ｓの表面ＳＳから最も離れた金属部材ＭＣＡは、図２に示すように、ストリートＬの幅方向の中央に配置されているが、金属部材ＭＣＡの配置は、図２の配置に限定されない。
次に、ウエーハの加工方法を図面を参照して説明する。図３は、実施形態１に係るウエーハの加工方法の流れを示すフローチャートである。図４は、図３に示されたウエーハの加工方法のマスク形成工程を示すウエーハの要部の断面図である。図５は、図３に示されたウエーハの加工方法の溝形成工程を示すウエーハの要部の断面図である。図６は、図３に示されたウエーハの加工方法の貼着工程を示すウエーハの要部の断面図である。図７は、図３に示されたウエーハの加工方法の個片化工程を示すウエーハの要部の断面図である。図８は、図３に示されたウエーハの加工方法の個片化工程後のウエーハの要部の断面図である。図９は、図３に示されたウエーハの加工方法のピックアップ工程を示すウエーハの要部の断面図である。
実施形態１に係るウエーハの加工方法（以下、単に加工方法と記す）は、ウエーハＷをストリートＬに沿って切断して、ウエーハＷをデバイスＤに分割（個片化ともいう）する方法である。
加工方法は、図３に示すように、マスク形成工程ＳＴ１と、溝形成工程ＳＴ２と、貼着工程ＳＴ３と、個片化工程ＳＴ４と、ピックアップ工程ＳＴ５とを含む。
マスク形成工程ＳＴ１は、ウエーハＷの表面ＷＳ側のデバイスＤに対応する部分にプラズマエッチングに対し耐性を有するマスクＭＳを形成する工程である。実施の形態１において、マスク形成工程ＳＴ１は、ポジ型又はネガ型のレジストをウエーハＷの表面ＷＳ全体に塗布し、ストリートＬ又はデバイスＤの表面上のレジストを露光・現像して、デバイスＤ表面にパターニングされたマスクＭＳを形成する。また、本発明は、レジストを用いずに、ポリビニルアルコール（polyvinyl alcohol：ＰＶＡ）又はポリビニルピロリドン（polyvinyl pyrrolidone：ＰＶＰ）等を含む水溶性樹脂によりマスクＭＳを形成しても良い。この場合、水溶性樹脂をウエーハＷの表面ＷＳ全体に塗布し、レーザ光を用いたアブレーション加工又は切削ブレードを用いた切削加工によりストリートＬ上の水溶性樹脂を除去して、デバイスＤ表面にマスクＭＳを形成してもよい。
溝形成工程ＳＴ２は、ウエーハＷの表面ＷＳ側からマスクＭＳを介してプラズマエッチングを施し、金属部材ＭＣ，ＭＣＡに対応する領域以外のストリートＬ領域をエッチングし、デバイスＤの仕上り厚さＴ（図５に示す）に対応する深さＤＰの溝ＤＴをストリートＬに形成する工程である。溝形成工程ＳＴ２は、ウエーハＷを図示しないエッチング装置のハウジング内に収容し、ウエーハＷの裏面ＷＲ側を下部電極上の吸着保持部材（静電チャック、ＥＳＣ：Electrostatic chuck）に静電気力で吸着、保持する。
溝形成工程ＳＴ２は、下部電極内の冷却通路内に冷媒を循環させ、ハウジング内を真空排気し、上部電極の噴出口からハウジング内にエッチングガスを供給し、上部電極と下部電極とに高周波電力を印加して、プラズマ中のイオンをウエーハＷに引き込み、ウエーハＷの表面ＷＳのマスクＭＳから露出したストリートＬ領域をエッチングする。
ウエーハＷのストリートＬ領域には、マスクＭＳが形成されていないために、溝形成工程ＳＴ２は、ストリートＬの金属部材ＭＣを除いて、ストリートＬの絶縁膜ＩＦをエッチングし、その後基板Ｓを表面ＷＳ側からエッチングして、溝ＤＴを形成する。溝形成工程ＳＴ２は、基板Ｓをエッチングする際には、所謂ボッシュプロセスによりプラズマエッチングを施す。溝形成工程ＳＴ２は、溝ＤＴの基板Ｓから最も離れた絶縁膜ＩＦからの深さＤＰが、少なくともデバイスＤの仕上り厚さＴになるまでプラズマエッチングする。
貼着工程ＳＴ３は、ウエーハＷの表面ＷＳ側にウエーハＷの表面ＷＳを保護する保護部材であるＢＧ（Back Grind）テープＢＧＴを貼着する工程である。貼着工程ＳＴ３は、酸素プラズマを用いたアッシングによりマスクＭＳを除去し、マスクＭＳが除去されたウエーハＷの表面ＷＳにＢＧテープＢＧＴを貼着する。なお、貼着工程ＳＴ３は、マスクＭＳを水溶性樹脂により構成した場合には、ウエーハＷの表面ＷＳ側を純水により洗浄して、マスクＭＳを除去してもよい。また、貼着工程ＳＴ３においてウエーハＷの表面ＷＳ側に貼着されるＢＧテープＢＧＴは、紫外線が照射されると粘着力が低下する粘着剤からなる図示しない粘着層を備えてもよい。粘着層を構成する粘着剤は、例えば、紫外線を照射することにより膨張あるいは発泡するマイクロカプセル又は発泡剤などが混入されたものにより構成してもよい。粘着剤は、紫外線を照射することにより硬化するものにより構成されても良い。
個片化工程ＳＴ４は、ＢＧテープＢＧＴを介して、ウエーハＷの表面ＷＳ側を保持し、ウエーハＷの裏面ＷＲ側を研削して、溝ＤＴの底部を露出させてウエーハＷを個片化する工程である。個片化工程ＳＴ４は、図７に示すように、ウエーハＷの表面ＷＳ側をＢＧテープＢＧＴを介して研削装置２００のチャックテーブル２０１に吸引保持し、ウエーハＷの裏面ＷＲに研削ホイール２０３の研削砥石２０２を押し当てて、チャックテーブル２０１と研削ホイール２０３とを軸心回りに回転して、仕上り厚さＴまでウエーハＷを研削砥石２０２で研削する。ウエーハＷが仕上り厚さＴになると、図８に示すように、溝ＤＴの底部が裏面ＷＲ側に露出して、ウエーハＷが各デバイスＤに分割される。個片化工程ＳＴ４は、研削砥石２０２による研削後、研磨装置又はＣＭＰ（Chemical Mechanical Polishing）研磨装置を用いて、ウエーハＷの裏面ＷＲを研磨する。また、本発明では、個片化工程ＳＴ４は、ウエーハＷの裏面ＷＲ即ち各デバイスＤの裏面ＷＲにゲッタリング層を形成しても良い。ゲッタリング層は、ウエーハＷの裏面ＷＲ即ち各デバイスＤの裏面ＷＲに結晶欠陥、歪みなど（ゲッタリングサイトという）が形成された層であり、このゲッタリングサイトに金属汚染を引き起こす金属不純物原子を捕獲する層である。また、個片化工程ＳＴ４後では、図８に示すように、デバイスＤ間に残存部ＲＭが形成される。残存部ＲＭは、金属部材ＭＣＡ，ＭＣを含み、ストリートＬに対応する部分である。
ピックアップ工程ＳＴ５は、金属部材ＭＣに対応する基板Ｓの残存部ＲＭ（図９に示す）を残して、複数のデバイスＤをピックアップする工程である。ピックアップ工程ＳＴ５は、ＢＧテープＢＧＴの複数のデバイスＤが配置される領域に対応する領域に紫外線を照射して接着力を弱め、デバイスＤをピックアップする、他の方法として、ＢＧテープＢＧＴの粘着層のストリートＬに貼着する部分に紫外線を照射することなく、ＢＧテープＢＧＴの粘着層のデバイスＤに貼着する部分に紫外線を照射してもよい。ピックアップ工程ＳＴ５は、ストリートＬの金属部材ＭＣが設けられた残存部ＲＭをＢＧテープＢＧＴに貼着して残した状態で、ピックアップユニット３００が各デバイスＤの裏面ＷＲを吸着して、デバイスＤを一つずつＢＧテープＢＧＴからピックアップする。
実施形態１に係る加工方法は、ウエーハＷの表面ＷＳ側からプラズマエッチングにより金属部材ＭＣが設けられた部分を除いてストリートＬに仕上り厚さＴよりも深い溝ＤＴを形成し、裏面ＷＲ側を研削して、ウエーハＷを個々のデバイスＤに分割する。また、加工方法は、残存部ＲＭをＢＧテープＢＧＴに貼着してＢＧテープＢＧＴに残したまま、個々のデバイスＤをピックアップする。このために、加工方法は、ストリートＬに設けられた金属部材ＭＣを予め除去することなく、ストリートＬに金属部材ＭＣが設けられたウエーハＷを個々のデバイスＤに分割することができる。その結果、加工方法は、ストリートＬに沿って金属部材ＭＣが形成されたウエーハＷを加工工数やコストを増加させることなく、適切に分割することができる。
〔実施形態２〕
実施形態２に係るウエーハの加工方法を図面を参照して説明する。図１０は、実施形態２に係るウエーハの加工方法の加工対象のウエーハの要部の断面図である。図１１は、実施形態２に係るウエーハの加工方法の流れを示すフローチャートである。図１２は、図１１に示されたウエーハの加工方法の溝形成工程を示すウエーハの要部の断面図である。図１３は、図１１に示されたウエーハの加工方法の貼着工程を示すウエーハの要部の断面図である。図１０から図１３は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係るウエーハの加工方法（以下、単に加工方法と記す）の加工対象のウエーハＷ−２は、デバイスＤ−２が、図１０に示すように、回路Ｃと、回路Ｃの表面を被覆する積層された誘電体膜ＩＦとを含む。誘電体膜ＩＦは、基板Ｓの表面ＳＳ上に複数の積層膜からなっていてもよい。回路Ｃは、基板Ｓの表面ＳＳ及び複数の誘電体膜ＩＦ間に配置されている。なお、誘電体膜ＩＦのうち基板Ｓの表面ＳＳから最も離れた、即ち最外層のパッシベーション膜ＰＦＡは、ストリートＬ上の領域には形成されていない（除去されている）。
パッシベーション膜ＰＦＡは、基板Ｓ上に積層されて、回路Ｃを外部環境から保護し、回路Ｃを物理的及び化学的に保護する。パッシベーション膜ＰＦＡは、プラズマ耐性を有するシリコン酸化（ＳｉＯ２）膜やシリコン窒化（Ｓｉ３Ｎ４）膜などにより構成されている。また、ストリートＬは、前述の通り、パッシベーション膜ＰＦＡが形成されておらず、金属部材ＭＣＡが設けられている。
実施形態２に係る加工方法は、図１０に示すウエーハＷをストリートＬに沿って切断し
て、ウエーハＷ−２をデバイスＤ−２に分割（個片化ともいう）する方法である。
実施形態２に係る加工方法は、図１１に示すように、溝形成工程ＳＴ２Ａと、貼着工程ＳＴ３Ａと、個片化工程ＳＴ４と、ピックアップ工程ＳＴ５とを含む。実施形態２に係る加工方法は、溝形成工程ＳＴ２Ａと、貼着工程ＳＴ３Ａとが実施形態１に係る加工方法と異なり、個片化工程ＳＴ４とピックアップ工程ＳＴ５が実施形態１に係る加工方法と同じである。
溝形成工程ＳＴ２Ａは、ウエーハＷ−２の表面ＷＳ側からパッシベーション膜ＰＦＡをマスクとしてプラズマエッチングを施し、金属部材ＭＣに対応する領域以外のストリートＬ領域をエッチングし、少なくともデバイスＤ−２の仕上り厚さＴ（図１２に示す）に対応する深さＤＰの溝ＤＴをストリートＬに形成する工程である。溝形成工程ＳＴ２は、実施形態１の溝形成工程ＳＴ２と同様に、ウエーハＷ−２を図示しないエッチング装置のハウジング内に収容して、パッシベーション膜ＰＦＡをマスクとして、ストリートＬ領域をエッチングする。
ウエーハＷ−２のストリートＬ領域には、パッシベーション膜ＰＦＡが形成されていないために、溝形成工程ＳＴ２Ａは、ストリートＬの金属部材ＭＣを除いて、ストリートＬの誘電体膜ＩＦをエッチングし、その後基板Ｓを表面ＷＳ側からエッチングして、溝ＤＴが形成される。溝形成工程ＳＴ２Ａは、基板Ｓをエッチングする際には、所謂ボッシュプロセスによりプラズマエッチングを施す。溝形成工程ＳＴ２Ａは、溝ＤＴのパッシベーション膜ＰＦＡの表面からの深さＤＰが、少なくともデバイスＤの仕上り厚さＴになるまでプラズマエッチングする。
貼着工程ＳＴ３Ａは、ウエーハＷ−２の表面ＷＳ側にウエーハＷ−２の表面ＷＳを保護する保護部材であるＢＧ（Back Grind）テープＢＧＴを貼着する工程である。貼着工程ＳＴ３は、溝形成工程ＳＴ２が実施されたウエーハＷ−２の表面ＷＳにＢＧテープＢＧＴを貼着する。
実施形態２に係る加工方法は、貼着工程ＳＴ３Ａを実施した後、実施形態１と同様に個片化工程ＳＴ４とピックアップ工程ＳＴ５を順に実施する。
実施形態２に係る加工方法は、ウエーハＷ−２の表面ＷＳ側からプラズマエッチングにより金属部材ＭＣが設けられた部分を除いてストリートＬに仕上り厚さＴと同等以上の深さＤＰの溝ＤＴを形成し、裏面ＷＲ側を研削して、ウエーハＷ−２を個々のデバイスＤ−２に分割する。また、加工方法は、残存部ＲＭをＢＧテープＢＧＴに貼着してＢＧテープＢＧＴに残したまま、個々のデバイスＤ−２をピックアップする。このために、加工方法は、ストリートＬに設けられた金属部材ＭＣを予め除去することなく、ストリートＬに金属部材ＭＣが設けられたウエーハＷ−２を個々のデバイスＤ−２に分割することができる。その結果、加工方法は、ストリートＬに沿って金属部材ＭＣが形成されたウエーハＷ−２を加工工数やコストを増加させることなく、適切に分割することができる。
また、実施形態２に係る加工方法は、パッシベーション膜ＰＦＡをマスクとしてプラズマエッチングを施すので、プラズマエッチング用のマスクを別途形成することがないので、ウエーハＷ−２を工数やコストを増加させることなくデバイスＤ−２に分割することができる。
前述した実施形態１及び実施形態２によれば、以下のウエーハの加工方法が含まれる。また、各実施形態に含まれるウエーハの加工方法を有するデバイスの製造方法が含まれる。
（付記１）
基板の表面側を格子状のストリートで区画した複数の領域にデバイスが形成され、該ストリートと重なる領域に金属部材が形成されたウエーハを該ストリートに沿って分割するウエーハの加工方法であって、
表面側からプラズマエッチングが施されて該金属部材に対応する領域以外の該ストリート領域がエッチングされ仕上り厚さに対応する深さの溝が形成された該ウエーハの表面側を保持し、該ウエーハの裏面側を研削して該溝の底部を露出させて該ウエーハを個片化する個片化工程と、
該金属部材に対応する基板の残存部を残して、該複数のデバイスをピックアップするピックアップ工程と、を含むウエーハの加工方法。
〔変形例〕
各実施形態の変形例に係るウエーハの加工方法を図面を参照して説明する。図１４は、各実施形態の変形例に係るウエーハの加工方法のピックアップ工程前のウエーハの要部の断面図である。図１５は、各実施形態の変形例に係るウエーハの加工方法のピックアップ工程を示すウエーハの要部の断面図である。図１４及び図１５は、実施形態１及び実施形態２と同一部分に同一符号を付して説明を省略する。なお、図１４及び図１５は、実施形態２の変形例を記載しておりますが、変形例は、実施形態１にも適用することができる。
各実施形態の変形例に係るウエーハの加工方法（以下、単に加工方法と記す）は、ピックアップ工程ＳＴ５が実施形態１及び実施形態２に係る加工方法と異なること以外、実施形態１及び実施形態２に係る加工方法と同じである。
各実施形態の変形例に係る加工方法のピックアップ工程ＳＴ５は、図１４に示すように、個片化工程ＳＴ４が実施された後のウエーハＷの裏面ＷＲに紫外線を透過する保護テープＰＴを貼着し、ＢＧテープＢＧＴの粘着層全体に紫外線を照射した後、ウエーハＷの表面ＷＳに貼着されたＢＧテープＢＧＴを剥がす。即ち、各実施形態の変形例に係る加工方法のピックアップ工程ＳＴ５は、ウエーハＷをＢＧテープＢＧＴから保護テープＰＴに貼り替える。なお、保護テープＰＴの図示しない粘着層を構成する粘着剤は、ＢＧテープＢＧＴの粘着剤と同様に、紫外線が照射からなると粘着力が低下する粘着剤である。
変形例に係る加工方法のピックアップ工程ＳＴ５は、保護テープＰＴの粘着層のストリートＬに貼着する部分に紫外線を照射することなく、保護テープＰＴの粘着層のデバイスＤに貼着する部分に紫外線を照射する。ピックアップ工程ＳＴ５は、ストリートＬの金属部材ＭＣが設けられた残存部ＲＭを保護テープＰＴに貼着して残した状態で、ピックアップユニット３００が各デバイスＤの表面ＷＳを吸着して、デバイスＤを一つずつ保護テープＰＴからピックアップする。また、他の方法として、変形例に係る加工方法のピックアップ工程ＳＴ５は、保護テープＰＴ全体に紫外線を照射し、残存部ＲＭを残して、デバイスＤのみをピックアップしてもよい。
また、変形例に係る加工方法のピックアップ工程ＳＴ５は、ウエーハＷをＢＧテープＢＧＴから保護テープＰＴに貼り替える際に、ＢＧテープＢＧＴの粘着層の残存部ＲＭが貼着された部分に紫外線を照射することなく、ＢＧテープＢＧＴにストリートＬの金属部材ＭＣが設けられた残存部ＲＭを残したままとしても良い。
変形例に係る加工方法は、実施形態１及び実施形態２と同様に、ウエーハＷの表面ＷＳ側からプラズマエッチングにより金属部材ＭＣが設けられた部分を除いてストリートＬに仕上り厚さＴよりも深い深さＤＰの溝ＤＴを形成し、裏面ＷＲ側を研削して、ウエーハＷを個々のデバイスＤに分割するのでストリートＬに設けられた金属部材ＭＣを予め除去することなく、ストリートＬに金属部材ＭＣが設けられたウエーハＷを個々のデバイスＤに分割することができる。
なお、本発明は、上記実施形態及び変形例に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
Ｗ，Ｗ−２ ウエーハ
ＷＳ 表面
ＷＲ 裏面
Ｌ ストリート
Ｓ 基板
ＳＳ 表面
Ｄ，Ｄ−２ デバイス
ＤＴ 溝
ＢＧＴ ＢＧテープ（保護部材）
ＭＣ，ＭＣＡ 金属部材
ＭＳ マスク
ＰＦＡ パッシベーション膜
ＲＭ 残存部
Ｔ 仕上り厚さ
ＤＰ 深さ
ＳＴ１ マスク形成工程
ＳＴ２，ＳＴ２Ａ 溝形成工程
ＳＴ３，ＳＴ３Ａ 貼着工程
ＳＴ４ 個片化工程
ＳＴ５ ピックアップ工程

Claims (2)

  1. 基板の表面側を格子状のストリートで区画した複数の領域にデバイスが形成され、該ストリートと重なる領域に金属部材が形成されたウエーハを該ストリートに沿って分割するウエーハの加工方法であって、
    該ウエーハの表面側の該デバイスに対応する部分にマスクを形成するマスク形成工程と、
    該ウエーハの表面側から該マスクを介してプラズマエッチングを施し、該金属部材に対応する領域以外の該ストリート領域をエッチングし仕上り厚さに対応する深さの溝を形成する溝形成工程と、
    該ウエーハの表面に該表面を保護する保護部材を貼着する貼着工程と、
    該保護部材を介して、該ウエーハの表面側を保持し、該ウエーハの裏面側を研削して該溝の底部を露出させて該ウエーハを個片化する個片化工程と、
    該金属部材に対応する基板の残存部を残して、該複数のデバイスをピックアップするピックアップ工程と、を含むウエーハの加工方法。
  2. 基板の表面側を格子状のストリートで区画した複数の領域に積層されたパッシベーション膜を含むデバイスが形成され、該ストリートと重なる領域に金属部材が形成されたウエーハを該ストリートに沿って分割するウエーハの加工方法であって、
    該ウエーハの表面側から該パッシベーション膜をマスクとしてプラズマエッチングを施し、該金属部材に対応する領域以外の該ストリート領域をエッチングし仕上り厚さに対応する深さの溝を形成する溝形成工程と、
    該ウエーハの表面に該表面を保護する保護部材を貼着する貼着工程と、
    該保護部材を介して該ウエーハの表面側を保持し、該ウエーハの裏面側を研削して該溝の底部を露出させて該ウエーハを個片化する個片化工程と、
    該金属部材に対応する基板の残存部を残して、該複数のデバイスをピックアップするピックアップ工程と、を含むウエーハの加工方法。
JP2016180912A 2016-09-15 2016-09-15 ウエーハの加工方法 Active JP6730891B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016180912A JP6730891B2 (ja) 2016-09-15 2016-09-15 ウエーハの加工方法
US15/706,137 US10410923B2 (en) 2016-09-15 2017-09-15 Method of processing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180912A JP6730891B2 (ja) 2016-09-15 2016-09-15 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2018046208A true JP2018046208A (ja) 2018-03-22
JP6730891B2 JP6730891B2 (ja) 2020-07-29

Family

ID=61560881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180912A Active JP6730891B2 (ja) 2016-09-15 2016-09-15 ウエーハの加工方法

Country Status (2)

Country Link
US (1) US10410923B2 (ja)
JP (1) JP6730891B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP6899252B2 (ja) * 2017-05-10 2021-07-07 株式会社ディスコ 加工方法
US10515853B1 (en) * 2018-12-10 2019-12-24 Winbond Electronics Corp. Method of wafer dicing
KR20210050143A (ko) 2019-10-28 2021-05-07 삼성전자주식회사 반도체 소자 및 제조방법
CN111463138B (zh) * 2020-04-20 2021-05-18 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195362A (ja) * 1995-01-17 1996-07-30 Sony Corp 部材の製造方法
JP2006179768A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2010103328A (ja) * 2008-10-24 2010-05-06 Disco Abrasive Syst Ltd 貼り合わせウエーハの分割方法
JP2012134211A (ja) * 2010-12-20 2012-07-12 Panasonic Corp 半導体チップの製造方法
JP2013120767A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp 半導体装置の製造方法
JP2015220266A (ja) * 2014-05-15 2015-12-07 株式会社ディスコ ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法
JP2016058578A (ja) * 2014-09-10 2016-04-21 株式会社ディスコ 分割方法
JP2016103574A (ja) * 2014-11-28 2016-06-02 上野精機株式会社 分類装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2006318966A (ja) * 2005-05-10 2006-11-24 Disco Abrasive Syst Ltd 半導体ウエーハ
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
KR20090015454A (ko) * 2007-08-08 2009-02-12 삼성전자주식회사 반도체 웨이퍼 및 반도체 소자의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195362A (ja) * 1995-01-17 1996-07-30 Sony Corp 部材の製造方法
JP2006179768A (ja) * 2004-12-24 2006-07-06 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2010103328A (ja) * 2008-10-24 2010-05-06 Disco Abrasive Syst Ltd 貼り合わせウエーハの分割方法
JP2012134211A (ja) * 2010-12-20 2012-07-12 Panasonic Corp 半導体チップの製造方法
JP2013120767A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp 半導体装置の製造方法
JP2015220266A (ja) * 2014-05-15 2015-12-07 株式会社ディスコ ウェーハ、及びウェーハの製造方法、並びにデバイスチップの製造方法
JP2016058578A (ja) * 2014-09-10 2016-04-21 株式会社ディスコ 分割方法
JP2016103574A (ja) * 2014-11-28 2016-06-02 上野精機株式会社 分類装置

Also Published As

Publication number Publication date
JP6730891B2 (ja) 2020-07-29
US20180076088A1 (en) 2018-03-15
US10410923B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
KR102320674B1 (ko) 처리된 적층 다이들
JP6730891B2 (ja) ウエーハの加工方法
US9741619B2 (en) Methods for singulating semiconductor wafer
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP6302644B2 (ja) ウェーハの加工方法
JP6770858B2 (ja) 分割方法
JP2018056502A (ja) デバイスウエーハの加工方法
US10510604B2 (en) Semiconductor device and method
JP6519759B2 (ja) 素子チップの製造方法
JP2018041765A (ja) ウエーハの加工方法
JP2013149877A (ja) ウエーハの加工方法
JP2016058578A (ja) 分割方法
CN109979879B (zh) 半导体芯片制造方法
JP6315470B2 (ja) 分割方法
TWI782189B (zh) 剝離方法
TW201545220A (zh) 半導體結構的製造方法
JP6740091B2 (ja) ウエーハの加工方法
JP6684183B2 (ja) デバイスウエーハの加工方法
JP2020092191A (ja) デバイスチップの製造方法
JP2009026974A (ja) 半導体ウエハの研磨方法
KR20180072073A (ko) 박막화 후 식각을 이용한 반도체 웨이퍼 다이싱 방법
JP2015103705A (ja) 半導体装置の製造方法および半導体装置ならびに半導体製造装置
JP2008120014A (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200703

R150 Certificate of patent or registration of utility model

Ref document number: 6730891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150