JPH08279478A - 半導体チップ製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、半導体チップ表面にダストが直接的
に付着することを防止する。 【構成】半導体ウエハ(1) の裏面に感光性レジスト(20)
を塗布し、次にダイシングライン(21)に対応したマスク
パターンを通して感光性レジスト(20)に対して露光・現
像処理を行い、次にエッチング処理して裏面ダイシング
ライン(23)を形成し、この後、感光性レジスト(20)を剥
離し、ダイシングライン(21)に沿って半導体ウエハ(1)
をダイシングし、各半導体チップに分ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤ（固体撮像素
子）等の半導体チップを製造する工程において、半導体
ウエハに対するダイシング時の裏面カケ等の発生やダス
ト付着による不良の発生を防止する半導体チップ製造方
法に関する。

【０００２】

【従来の技術】図３はＣＣＤの製造工程図である。半導
体ウエハ下地工程の終了した半導体ウエハ１は、良品／
不良品を選別するダイソートテストの工程に移る。この
工程は、半導体ウエハ１に対して良品の半導体チップ２
と不良品の半導体チップ３との選別を行い、このうち不
良品チップ３に対してインクによりマーキングを行う。

【０００３】次にダイシング工程に移り、半導体ウエハ
１は、ダイシングブレード４により所定のチップサイズ
に切り分けられる。

【０００４】このように各半導体チップ２、３に切り分
けられると、このうち良品の半導体チップ２のみが選別
されてマウントコレット５に装着され、セラミックパッ
ケージ６にマウントされる。なお、このセラミックパッ
ケージ６には、マウントペーストが塗布されている。

【０００５】この後、半導体チップ２のボンディングパ
ッドとセラミックパッケージ６のインナーリードとがア
ルミワイヤー７により電気的に接続される。

【０００６】そして、最終的にセラミックパッケージ６
は、熱硬化樹脂の塗布してるガラスリット８により封止
される。

【０００７】しかしながら、このような製造方法では、
ダイシング時に、図４に示すように半導体ウエハ１のウ
エハ裏面破砕層９の部分にダンシングブレード切削抵抗
によるシリコン屑ダスト（ウエハ裏面カケ）１０が発生
する。

【０００８】このシリコン屑ダスト１０の発生によりこ
のダスト１０が、マウントコレット５による各半導体チ
ップ２のピックアップ時に飛び出し、半導体ウエハ１の
表面に付着してしまう。これらのダストは、後行程の洗
浄では除去が困難なものである。

【０００９】ところで、ＣＣＤのような半導体チップ２
の表面の光学的特性がその機能に影響する場合、半導体
チップ２の表面にダストが付着すると、これらダストに
より光学的な影ができ、ＣＣＤ製造の歩留まりが著しく
低下してしまう。

【００１０】そのうえ、近年の半導体高集積化に伴い、
ＣＣＤの画素サイズは５μｍ以下になろうとする状況下
において、ダスト付着による問題は益々大きくなってい
る。

【００１１】

【発明が解決しようとする課題】以上のように半導体ウ
エハ１のダイシング時におけるシリコン屑ダスト１０の
発生し、このダスト１０が半導体ウエハ１の表面に付着
して光学的特性に影響を与えてしまう。

【００１２】そこで本発明は、半導体チップ表面にダス
トが直接的に付着することを防止できる半導体チップ製
造方法を提供することを目的とする。

【００１３】

【課題を解決するための手段と作用】請求項１によれ
ば、半導体ウエハ表面のダイシングラインに沿ってダイ
シングして各半導体チップに分割する半導体チップ製造
方法において、半導体ウエハ裏面に表面のダイシングラ
インと対応する裏面ダイシングラインを形成し、この後
に表面のダイシングラインに沿ってダイシングする。こ
れによりダイシング時に裏面カケが発生せず、マウント
ピックアップ時に半導体ウエハ表面に対するダストの付
着が防止できる。

【００１４】請求項２によれば、この半導体チップ製造
方法は、レジスト塗布工程において半導体ウエハ裏面に
感光性レジストを塗布し、次の露光・現像工程において
ダイシングラインに対応したパターンが形成されたマス
クにより感光性レジストに対して露光・現像処理を行
い、次のエッチング工程においてレジストを通して半導
体ウエハ裏面をエッチング処理し、裏面ダイシングライ
ンを形成する。

【００１５】この後、剥離行程において半導体ウエハか
らレジストを剥離し、ダイシング工程において半導体ウ
エハ表面のダイシングラインに沿ってダイシングする。

【００１６】請求項３によれば、裏面ダイシングライン
は、半導体ウエハ裏面に形成されている裏面破砕層より
深いエッチング深さに形成されている。

【００１７】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。

【００１８】図１は半導体チップ製造方法を示す工程図
である。半導体ウエハ下地工程の終了した半導体ウエハ
１は、同図(a) に示す良品／不良品を選別するダイソー
トテストの工程に移る。

【００１９】この工程は、半導体ウエハ１に対して良品
の半導体チップ２と不良品の半導体チップ３との選別を
行い、このうち不良品チップ３に対してインクによりマ
ーキングを行う。

【００２０】次に裏面レジスト塗布の工程に移る。この
工程は、同図(b) に示すように半導体ウエハ１の表裏を
逆転し、半導体ウエハ１の裏面に感光性レジスト２０を
スピンコートにより塗布する。なお、半導体ウエハ１の
表面には、予めダンシングライン２１が形成されてい
る。

【００２１】次に露光・現像工程に移る。この工程は、
同図(c) に示すように感光性レジスト２０の塗布された
半導体ウエハ１の裏面側に、マスク２２を配置する。

【００２２】このマスク２２には、半導体ウエハ１表面
のダイシングライン２１と一致し、かつその幅がダイシ
ングライン２１よりも広く１００μｍ程度のラインのマ
スクパターンが形成されている。そして、このマスク２
２は、マスクパターンとダイシングライン２１とを位置
合わせして配置される。

【００２３】このマスク２２の位置合わせの後、露光用
光源からの露光用光がマスク２２を通して感光性レジス
ト２０に照射される。これにより、半導体ウエハ１の裏
面のにおける、感光性レジスト２０のダイシングライン
２１に対応した部分のみが幅１００μｍ程度で露出す
る。

【００２４】次にエッチング工程に移る。この工程は、
同図(d) に示すようにレジスト２０に対する露光・現像
処理の終了した半導体ウエハ１に対してエッチング処理
を行う。このエッチング処理により、半導体ウエハ１の
裏面には、幅１００μｍ程度で、深さ数１０μｍのエッ
チングによる裏面ダイシングライン２３が形成される。

【００２５】このときのエッチング深さは数１０μｍで
あるが、この深さは図２に示すように半導体ウエハ１に
おける強度的に弱いウエハ裏面破砕層９の厚みよりも深
く形成される。

【００２６】このエッチング工程が終了すると、次にレ
ジスト剥離工程に移る。この工程は、図１(e) に示すよ
うに半導体ウエハ１の裏面に塗布した感光性レジスト２
０を剥離する。

【００２７】次にダイシング工程に移り、同図(f) に示
すように半導体ウエハ１は、ダイシングブレード４によ
り所定のチップサイズに切り分けられる。

【００２８】このとき、ダイシング部分は、図２に示す
ように幅１００μｍ程度、深さ数１０μｍの裏面ダイシ
ングライン２３を形成することから、ダイシングブレー
ド４の応力によりシリコン屑ダストが発生しなくなる。

【００２９】このように半導体ウエハ１が各半導体チッ
プに切り分けられると、このうち良品の各半導体チップ
は、それぞれマウントコレットによりピックアップさ
れ、マウントペーストの塗布されたセラミックパッケー
ジにマウントされる。

【００３０】このマウントコレットによる半導体チップ
のピックアップ時、半導体ウエハ１にシリコン屑ダスト
が発生しないことから、このダストは半導体ウエハ１の
表面に付着することはない。

【００３１】この後、半導体チップ２のボンディングパ
ッドとセラミックパッケージのインナーリードとがアル
ミワイヤーにより電気的に接続される。

【００３２】そして、最終的にセラミックパッケージ
は、熱硬化樹脂の塗布してるガラスリットにより封止さ
れる。

【００３３】このように上記一実施例においては、半導
体ウエハ裏面に感光性レジスト２０を塗布し、次にダイ
シングラインに対応したマスクパターンを通して感光性
レジスト２０に対して露光・現像処理を行い、次にエッ
チング処理して裏面ダイシングライン２３を形成し、こ
の後、感光性レジスト２０を剥離し、ダイシングライン
に沿ってダイシングするようにしたので、各半導体チッ
プのマウントコレットによるピックアップ時にシリコン
屑ダストの発生を防止でき、半導体ウエハ１の表面に対
するシリコン屑ダストの付着を大幅に低減できる。

【００３４】従って、ＣＣＤのような半導体チップ２の
表面の光学的特性がその機能に影響する場合、半導体チ
ップ２の表面にダストが付着しないので、ＣＣＤの光学
的特性を劣化することはない。

【００３５】このことはＣＣＤに限らず、半導体チップ
の表面の光学的特性を要求される紫外線消去型メモリ、
個別半導体であるフォトダイオード等についてもダスト
の付着しない効果は顕著である。

【００３６】又、高集積化した４ＭＤＲＡＭ、１６ＭＤ
ＲＡＭ等の半導体チップの表面の光学的特性を要求され
ない素子に対しては、半導体チップ表面に載ったシリコ
ン屑ダストが、微細化した素子、パッシベーション膜を
傷付けてダメージを与えるケースがあるが、このような
高集積化素子に対してもシリコン屑ダストの付着がなく
なり、微細化した素子、パッシベーション膜を傷付けて
ダメージを与えることがなくなる。

【００３７】一方、このように半導体チップ表面に対す
るダストの付着を防止できるので、ＣＣＤ等の各半導体
素子の製造工程において歩留まりの低下をなくすことが
できる。

【００３８】又、エッチング深さを半導体ウエハ１にお
ける強度的に弱いウエハ裏面破砕層９の厚みよりも深く
形成しているので、ウエハ裏面破砕層９に接触すること
なくダイシングでき、シリコン屑ダストの発生をより確
実に防止できる。

【００３９】なお、本発明は、上記一実施例に限定され
るものでなく次の通りに変形してもよい。

【００４０】例えば、裏面ダイシングラインの形成は、
エッチング処理に限らず、ダイヤモンドブレードによる
方法を用いてもよい。

【００４１】

【発明の効果】以上詳記したように本発明によれば、半
導体チップ表面にダストが直接的に付着することを防止
できる半導体チップ製造方法を提供できる。

【図面の簡単な説明】

【図１】本発明に係わる半導体チップ製造方法の一実施
例を示す工程図。

【図２】裏面ダイシングラインを形成した半導体ウエハ
の断面図。

【図３】従来の製造方法を示す工程図。

【図４】シリコン屑ダストを示す図。

【符号の説明】

１…半導体ウエハ、２…良品の半導体チップ、３…不良
品の半導体チップ、２０…感光性レジスト、２１…ダン
シングライン、２２…マスク、２３…裏面ダイシングラ
イン。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体ウエハ表面のダイシングラインに
   沿ってダイシングして各半導体チップに分割する半導体
   チップ製造方法において、 前記半導体ウエハ裏面に前記ダイシングラインと対応す
   る裏面ダイシングラインを形成し、この後に表面のダイ
   シングラインに沿ってダイシングすることを特徴とする
   半導体チップ製造方法。
2. 【請求項２】 半導体ウエハ表面のダイシングラインに
   沿ってダイシングして各半導体チップに分割する半導体
   チップ製造方法において、 前記半導体ウエハ裏面に感光性レジストを塗布するレジ
   スト塗布工程と、 前記ダイシングラインに対応したパターンが形成された
   マスクにより前記感光性レジストに対して露光・現像処
   理を行う露光・現像工程と、 この露光・現像処理された前記レジストを通して前記半
   導体ウエハ裏面をエッチング処理し、裏面ダイシングラ
   インを形成するエッチング工程と、 前記半導体ウエハから前記レジストを剥離する剥離工程
   と、 前記半導体ウエハ表面のダイシングラインに沿ってダイ
   シングするダイシング工程と、を有することを特徴とす
   る半導体チップ製造方法。
3. 【請求項３】 裏面ダイシングラインは、半導体ウエハ
   裏面に形成されている裏面破砕層より深いエッチング深
   さに形成されることを特徴とする請求項２記載の半導体
   チップ製造方法。