JP3263617B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3263617B2
JP3263617B2 JP34068596A JP34068596A JP3263617B2 JP 3263617 B2 JP3263617 B2 JP 3263617B2 JP 34068596 A JP34068596 A JP 34068596A JP 34068596 A JP34068596 A JP 34068596A JP 3263617 B2 JP3263617 B2 JP 3263617B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
bonding pad
passivation film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34068596A
Other languages
English (en)
Other versions
JPH10189583A (ja
Inventor
淳一 仲井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34068596A priority Critical patent/JP3263617B2/ja
Priority to US08/915,852 priority patent/US5864170A/en
Priority to KR1019970041492A priority patent/KR100249889B1/ko
Publication of JPH10189583A publication Critical patent/JPH10189583A/ja
Application granted granted Critical
Publication of JP3263617B2 publication Critical patent/JP3263617B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】一般に、半導体装置においては、ウエハ
をダイシングにより各チップに分割する際に必要なスク
ライブラインと、ワイヤボンディングに必要なボンディ
ングパッドを有している。このような半導体装置の製造
工程においては、各チップに分割する前に、予め、スク
ライブライン上及び該ボンディングパッド部上のパッシ
ベーション膜（例えば、シリコン酸化膜、シリコンナイ
トライド膜等）を除去しておく。その一つの方法とし
て、図３に示すものがある。
【０００３】まず、図３（ａ）に示すように、基板１上
にボンディングパッド２及びスクライブライン３が形成
され、それらを覆うように、パッシベーション膜４が形
成された上に、フォトレジスト５を塗布し、該ボンディ
ングパッド２及びスクライブライン３上を開口するよう
に、露光によって、フォトレジストパターンを形成す
る。
【０００４】次に、図３（ｂ）に示すように、所定のパ
ターンに形成されたフォトレジスト５をマスクにプラズ
マエッチング等により、該スクライブライン２上及びボ
ンディングパッド３上のパッシベーション膜４を除去
し、続いて、フォトレジスト５を剥離する。
【０００５】
【発明が解決しようとする課題】ところで、上述の従来
のフォトレジストパターンでは、パッシベーション膜が
数百ｎｍ程度の薄い膜であれば特に問題はないが、数μ
ｍのオーダーになると、フォトレジストでボンディング
パッド部上を露光し、現像する際に、現像液やレジスト
残渣がフォトレジストパターン内部に残留し、それがパ
ッシベーション膜のエッチング時に悪影響を及ぼして、
異常エッチングやエッチング残渣等の原因となる。
【０００６】図２（ａ）は、半導体装置のボンディング
パッド及びスクライブラインの一部と、それらを覆うパ
ッシベーション膜を選択除去する場合の従来のフォトレ
ジストパターン（点線部）を示す図であり、同（ｂ）は
同（ａ）におけるＢ−Ｂ断面図であり、従来技術では、
上記のようなレジスト残渣６がボンディングパッド部上
に残っていることを示している。
【０００７】更に、図２（ｃ）はフォトレジスト５を剥
離した後の半導体装置の断面図である。図２（ｃ）に示
すように、パッシベーション膜のボンディングパッドの
開口部内に剥離液やエッチング残渣７が残っており、こ
れが原因でボンディングパッドの腐食やワイヤーボンド
剥がれ等の品質劣化を招く。
【０００８】そこで、本発明は、ボンディングパッド部
でのパッシベーション膜のエッチング残渣やレジスト残
渣、剥離液の残渣等を完全に除去し、ボンディングパッ
ド部の腐食やワイヤーボンド剥がれ等の無い高品質な半
導体装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】請求項１記載の本発明の
半導体装置は、ボンディングパッド及びスクライブライ
ンが設けられた基板表面にパッシベーション膜を有する
半導体装置において、上記ボンディングパッドが形成さ
れる第１の領域と上記スクライブラインとなる第２の領
域上のパッシベーション膜が開口され、且つ、上記第１
の領域と第２の領域の開口部とが繋がれており、各ボン
ディングパッドの上記第１の領域と上記第２の領域の開
口部の繋ぎ部の幅が上記第１の領域の開口部の幅より狭
いことを特徴とする。
【００１０】また、請求項２記載の本発明の半導体装置
は、ボンディングパッド及びスクライブラインが設けら
れた基板表面にパッシベーション膜を有する半導体装置
において、上記ボンディングパッドが形成される第１の
領域と上記スクライブラインとなる第２の領域上のパッ
シベーション膜が開口され、且つ、上記第１の領域と第
２の領域の開口部とが繋がれており、各ボンディングパ
ッドの上記第１の領域の開口部の角部が鈍角であること
を特徴とする。
【００１１】更に、請求項３記載の本発明の半導体装置
は、各ボンディングパッドの第１の領域の開口部の角部
が鈍角であることを特徴とする請求項１に記載の半導体
装置である。また、請求項４記載の本発明の半導体装置
は、上記パッシベーション膜がシリコン酸化膜、シリコ
ンナイトライド膜又は有機高分子膜或いはこれらの積層
膜であることを特徴とする請求項１、２又は３に記載の
半導体装置である。
【００１２】上記構成により、ボンディングパッド部と
スクライブラインとがパッシベーション膜を除去したパ
ターンで繋がれているため、レジストの現像液や剥離液
の液切れが良く、現像後や剥離後の洗浄度が増す。それ
によって、エッチング残渣やレジスト残渣、剥離液残渣
が発生しなくなる。
【００１３】また、パッシベーション膜が除去された開
口部のパターンの角度を鈍角にした場合、更に、上述の
液切れや洗浄度が向上する。
【００１４】
【実施の形態】以下、実施の形態に基づいて本発明につ
いて詳細に説明する。
【００１５】図１（ａ）は、本発明の一実施の形態の半
導体装置のボンディングパッド部及びスクライブライン
の一部を示す図であり、図１（ｂ）は図１（ａ）のＡ−
Ａ断面を示している。即ち、ボンディングパッド形成
後、パッシベーション膜を堆積し、スクライブラインと
ボンディングパッド部の開口のための、フォトレジスト
のマスクを形成した後の状態を示している。更に、図１
（ｃ）はパッシベーション膜をエッチング除去後、フォ
トレジスト５を剥離した後の状態を示す図である。
【００１６】また、図１において、１は基板、２は基板
１上に形成されたボンディングパッド、３はスクライブ
ライン、４は基板１及びボンディングパッド２及びスク
ライブライン３の表面を覆うパッシベーション膜、５は
パッシベーション膜を選択除去するためのフォトレジス
トである。
【００１７】本発明の半導体装置は、スクライブライン
３上とボンディングパッド２上のパッシベーション膜４
が開口され、且つ、２つの領域の開口部が繋がって一つ
の開口部となっていることを特徴とする。
【００１８】以下、図１を用いて、本発明の半導体装置
の製造工程を説明する。
【００１９】まず、ボンディングパッド２及びスクライ
ブライン３を有する基板１全面に有機高分子膜からなる
パッシベーション膜４を形成する。この際、有機高分子
膜の代わりにシリコン酸化膜又はシリコンナイトライド
膜あるいは、これらの積層膜を用いてもよい。
【００２０】次に、全面にフォトレジスト５を塗布した
後、図１（ａ）の点線で示すように、ボンディングパッ
ド２が形成される領域及びスクライブライン３となる領
域が繋ぐように、フォトレジスト５を露光、現像により
パターニングする（図１（ｂ））。この際、図１（ｂ）
に示すように、パターンの内角が鈍角であるようなパタ
ーンにすることにより、更に液切れや洗浄度が向上す
る。
【００２１】次に、上記パターニングされたフォトレジ
スト５をマスクに、プラズマエッチング等を用いてパッ
シベーション膜４をエッチングする。その後、フォトレ
ジスト５を剥離する（図１（ｃ））。
【００２２】以上の工程により形成された半導体装置
は、ボンディングパッド形成領域上及びスクライブライ
ン形成領域上のパッシベーション膜を除去され、且つ、
この二つの領域の開口部が繋がれているため、レジスト
の現像液や剥離液の液切れが良く、現像後や剥離後の洗
浄度が増す。それによって、エッチング残渣やレジスト
残渣、剥離液残渣が発生しなくなる。
【００２３】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、パッシベーション膜がボンディング
パッド領域上とスクライブライン領域上で開口部を有
し、且つ、この開口部が繋がれているため、レジストの
現像液や剥離液の液切れがよく、現像後やフォトレジス
トの剥離後の洗浄度が増すことになる。それによって、
エッチング残渣やレジスト残渣、剥離液残渣等が発生し
なくなり、半導体装置の品質が向上する。
【００２４】また、パッシベーション膜が除去されたパ
ターンの角度を鈍角にした場合、更に液切れや洗浄度が
向上するため、その効果を増すことができる。
【００２５】特に、半導体装置がＣＣＤ等の固体撮像装
置で、カラーフィルタやマイクロレンズを直接チップ上
に形成した場合、パッシベーション膜（この場合、主に
有機高分子膜）の膜厚が数μｍのオーダーとなり、エッ
チング残りやレジスト残渣、剥離液残渣等がより発生し
やすくなるが、この場合も本発明を用いることによっ
て、高品質な半導体装置を実現することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の半導体装置の一実施の形態を
示す上面図であり、（ｂ）はレジストパターンが形成さ
れた状態の（ａ）におけるＡ−Ａ断面図であり、（ｃ）
はレジストパターンが剥離された後の（ａ）におけるＡ
−Ａ断面図である。
【図２】（ａ）は従来の半導体装置の上面図であり、
（ｂ）はレジストパターンが形成された状態の（ａ）に
おけるＢ−Ｂ断面図であり、（ｃ）はレジストパターン
が剥離された後の（ａ）におけるＢ−Ｂ断面図である。
【図３】従来の半導体装置のパッシベーション膜を除去
する工程を示す図である。
【符号の説明】
１ 基板 ２ ボンディングパッド ３ スクライブライン ４ パッシベーション膜 ５ フォトレジスト ６ レジスト残渣 ７ エッチング残渣
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/312 H01L 21/314 H01L 21/316 H01L 21/318 H01L 21/60 301 H01L 21/78

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ボンディングパッド及びスクライブライ
    ンが設けられた基板表面にパッシベーション膜を有する
    半導体装置において、 上記ボンディングパッドが形成される第１の領域と上記
    スクライブラインとなる第２の領域上のパッシベーショ
    ン膜が開口され、且つ、上記第１の領域と第２の領域の
    開口部とが繋がれており、各ボンディングパッドの上記
    第１の領域と上記第２の領域の開口部の繋ぎ部の幅が上
    記第１の領域の開口部の幅より狭いことを特徴とする半
    導体装置。
  2. 【請求項２】 ボンディングパッド及びスクライブライ
    ンが設けられた基板表面にパッシベーション膜を有する
    半導体装置において、 上記ボンディングパッドが形成される第１の領域と上記
    スクライブラインとなる第２の領域上のパッシベーショ
    ン膜が開口され、且つ、上記第１の領域と第２の領域の
    開口部とが繋がれており、各ボンディングパッドの上記
    第１の領域の開口部の角部が鈍角であることを特徴とす
    る半導体装置。
  3. 【請求項３】 各ボンディングパッドの上記第１の領域
    の開口部の角部が鈍角であることを特徴とする請求項１
    に記載の半導体装置。
  4. 【請求項４】 上記パッシベーション膜がシリコン酸化
    膜、シリコンナイトライド膜又は有機高分子膜或いはこ
    れらの積層膜であることを特徴とする請求項１、２又は
    ３に記載の半導体装置。
JP34068596A 1996-12-20 1996-12-20 半導体装置 Expired - Lifetime JP3263617B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP34068596A JP3263617B2 (ja) 1996-12-20 1996-12-20 半導体装置
US08/915,852 US5864170A (en) 1996-12-20 1997-08-21 Semiconductor device having bonding pad and scribe line
KR1019970041492A KR100249889B1 (ko) 1996-12-20 1997-08-27 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34068596A JP3263617B2 (ja) 1996-12-20 1996-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH10189583A JPH10189583A (ja) 1998-07-21
JP3263617B2 true JP3263617B2 (ja) 2002-03-04

Family

ID=18339336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34068596A Expired - Lifetime JP3263617B2 (ja) 1996-12-20 1996-12-20 半導体装置

Country Status (3)

Country Link
US (1) US5864170A (ja)
JP (1) JP3263617B2 (ja)
KR (1) KR100249889B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587591B1 (ko) * 1999-09-06 2006-06-08 매그나칩 반도체 유한회사 고체촬상소자의 패드 개구부 형성방법
US20040115341A1 (en) * 2002-06-28 2004-06-17 Rantala Juha T. Adhesion promoter and wetting agent
KR20040095971A (ko) * 2003-04-29 2004-11-16 매그나칩 반도체 유한회사 씨모스 이미지센서
JP2016131179A (ja) 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US4835592A (en) * 1986-03-05 1989-05-30 Ixys Corporation Semiconductor wafer with dice having briding metal structure and method of manufacturing same
US5237199A (en) * 1989-04-13 1993-08-17 Seiko Epson Corporation Semiconductor device with interlayer insulating film covering the chip scribe lines

Also Published As

Publication number Publication date
JPH10189583A (ja) 1998-07-21
KR100249889B1 (ko) 2000-05-01
KR19980063427A (ko) 1998-10-07
US5864170A (en) 1999-01-26

Similar Documents

Publication Publication Date Title
TWI387110B (zh) 影像感測器及用以製造其之方法
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
US5242864A (en) Polyimide process for protecting integrated circuits
JP2007073966A (ja) Ｌｔｏ保護膜の省略が可能なイメージセンサの製造方法
JP2001345294A (ja) 半導体装置の製造方法
US6348398B1 (en) Method of forming pad openings and fuse openings
JP3263617B2 (ja) 半導体装置
JP3825314B2 (ja) 半導体装置の製造方法
US6174824B1 (en) Post-processing a completed semiconductor device
JP2005285853A (ja) 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
KR100649018B1 (ko) 이미지 센서의 금속패드 산화 방지 방법
KR100877879B1 (ko) 이미지센서 제조방법
US6878642B1 (en) Method to improve passivation openings by reflow of photoresist to eliminate tape residue
JPH08279478A (ja) 半導体チップ製造方法
JP2913716B2 (ja) 半導体装置
JP2006173153A (ja) 半導体装置の製造方法
KR100550416B1 (ko) 반도체 소자의 제조 방법
JPH10321828A (ja) 固体撮像素子の製造方法
JP2992171B2 (ja) 半導体装置の製造方法
KR100591159B1 (ko) 반도체 소자의 패드 오픈 방법
JP2004071792A (ja) 半導体装置および半導体装置の製造方法
JP2005353856A (ja) 半導体装置の製造方法
US8623229B2 (en) Manufacturing techniques to limit damage on workpiece with varying topographies
KR20030060603A (ko) 이미지센서칩의 백그라인드시 결함 감소 방법
JPH0453138A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 11

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term