KR100550416B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100550416B1
KR100550416B1 KR1020040090901A KR20040090901A KR100550416B1 KR 100550416 B1 KR100550416 B1 KR 100550416B1 KR 1020040090901 A KR1020040090901 A KR 1020040090901A KR 20040090901 A KR20040090901 A KR 20040090901A KR 100550416 B1 KR100550416 B1 KR 100550416B1
Authority
KR
South Korea
Prior art keywords
film
etching
pad
barrier metal
metal layer
Prior art date
Application number
KR1020040090901A
Other languages
English (en)
Inventor
정순욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040090901A priority Critical patent/KR100550416B1/ko
Application granted granted Critical
Publication of KR100550416B1 publication Critical patent/KR100550416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자에 전원을 공급할 와이어를 연결할 금속층 부분을 완전히 오픈해주는 패드 식각 방법에 관한 것이다. 상기 방법은 금속층 위에 베리어 금속막, 산화막 및 질화막을 증착하는 단계, 질화막 위에 포토레지스트를 형성하는 단계, 형성된 포토레지스트를 식각 마스크로 하여, 질화막 및 산화막을 식각하는 단계, 포토레지스트를 제거하는 단계, 질화막 및 베리어 금속막 상부에 보호막을 증착하는 단계, 베리어 금속막이 드러나도록 보호막 패턴을 형성하는 단계 및 보호막 패턴을 식각 마스크로 하여, 베리어 금속막 및 금속층 일부를 식각하는 단계를 포함한다. 본 발명에 의하면 패드 식각 공정에서 공정의 순서를 바꾸거나 특별한 레서피의 변경을 하지 아니하고도, 불순물이 생성되지 아니하여 깨끗한 패드 표면을 얻을 수 있다.
패드 식각, 공정, 금속층, 베리어 금속막

Description

반도체 소자의 제조 방법{Method for manufacturing Semiconductor device}
도 1 내지 도 5는 종래 기술에 의한 패드 식각 공정을 설명하기 위한 반도체 소자의 단면도들.
도 6 및 도 7은 종래 기술에 의한 패드 식각 공정이 완료된 패드 표면의 사진을 나타낸 도면들.
도 8 내지 도 13은 본 발명의 바람직한 일 실시예에 따른 패드 식각 공정을 설명하기 위한 반도체 소자의 단면도들.
도 14 및 도 15는 본 발명의 바람직한 일 실시예에 따른 패드 식각 공정이 완료된 패드 표면의 사진을 나타낸 도면들.
<도면의 주요 부분에 대한 부호의 설명>
81 : 금속층
83 : 베리어 금속막
85 : 산화막
87 : 질화막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자에 전원을 공급할 와이어를 연결할 금속층 부분을 완전히 오픈해주는 패드 식각(Pad Etching) 방법에 관한 것이다.
패드 식각 공정(Pad Etching Process)이라 함은 반도체 소자에 전원을 공급할 와이어를 연결할 알루미늄 부분을 완전히 오픈해주는 공정을 말한다. 대부분의 패드 에칭 공정은 보호막으로 사용되는 질화막(Nitride) 및 산화막(Oxide)을 식각하고 패드의 알루미늄이 드러남으로써 종료된다. 하지만 일부 제품들의 경우 외부에서 침투되는 알파파티클과 패키징 공정에서 가해지는 외부 압력에 버티기 위한 버퍼층을 형성하기 위하여, 패드를 오픈한 후 폴리마이드 물질을 다시 도포하여 반도체 소자를 이중으로 보호한다. 이때 폴리마이드 버퍼층은 완충 역할로써의 기능을 수행한다. 그러나 이미 알루미늄 패드가 오픈된 상태에서 다시 폴리마이드 물질을 도포하고 폴리마이드 패턴을 형성하는 경우에는 폴리마이드 패턴을 형성하기 위해 사진 공정이 이용되고 있다. 이때 사진 공정에 사용되는 현상(Develop)액 및 알루미늄 표면이 반응하여 패드 표면에 또 다른 불순물이 생성된다. 패드 애칭 공정 이후 와이어 본딩(Bonding) 작업을 포함하는 패키징 공정이 수행된다. 이때 패드 표면의 이물질의 존재는 패키징 공정을 어렵게 하여 전체적인 제품의 품질 저하를 유발시킨다.
도 1 내지 도 5는 종래 기술에 의한 패드 식각 공정을 설명하기 위한 반도체 소자의 단면도들이다.
도 1을 참조하면, 알루미늄(11)에 베리어 금속막(TiN, 13)을 형성하고, 그 상부에 패드 산화막(15)을 성장시키고, 그 상부에 질화막(17)을 증착한 후, 포토레지스트(PR, 19)를 도포한다. 그리고 패드 애칭용 마스크를 통해 감광막(19)을 노광 현상하여 패드 애칭 영역을 정의하기 위한 포토레지스트 패턴(19)을 형성한다.
도 2를 참조하면, 포토레지스트 패턴(19)을 식각 마스크로 하여 드러난 질화막(17), 산화막(15), 베리어 금속막(13)을 차례로 식각하고, 알루미늄(11) 일부를 더 식각한다.
도 3을 참조하면, 식각 마스크로 사용된 포토레지스트 패턴을 제거하는 애싱 공정을 수행한다.
도 4를 참조하면, 반도체 소자를 보호하기 위하여 폴리마이드(41)를 질화막(17) 및 식각된 알루미늄(11) 상부에 도포한다.
도 5를 참조하면, 사진 공정에 의하여 폴리마이드 패턴(41)을 형성한다. 이때 사진 공정에 사용되는 현상액과 알루미늄(11) 표면이 반응하여 패드 표면(51)에 불순물이 생성된다. 도 6 및 도 7은 이와 같은 불순물을 포함하는 패드 표면(51)의 사진을 나타낸 도면들이다. 도 6은 여러 패드 표면(51)들을 나타낸 것이고, 도 7은 도 6에서 패드 표면을 확대한 도면이다. 도 6 및 도 7에서 보는 바와 같이 패드 표면(51)에는 불순물이 많이 포함되어 있음을 알 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 패드 식각 공정에서 공정의 순서를 바꾸거나 특별한 레서피(Recipe)의 변경을 하지 아니하고도, 불순물이 생성되지 아니하여 깨끗한 패드 표면을 얻을 수 있는 패드 식각(Pad Etching) 방법을 제공하고자 하는 것이다.
상술한 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 금속층 위에 베리어 금속막, 산화막 및 질화막을 증착하는 단계, 상기 질화막 위에 포토레지스트를 형성하는 단계, 상기 형성된 포토레지스트를 식각 마스크로 하여, 상기 질화막 및 산화막을 식각하는 단계, 상기 포토레지스트를 제거하는 단계, 상기 질화막 및 베리어 금속막 상부에 보호막을 증착하는 단계, 상기 베리어 금속막이 드러나도록 보호막 패턴을 형성하는 단계 및 상기 보호막 패턴을 식각 마스크로 하여, 상기 베리어 금속막 및 금속층 일부를 식각하는 단계를 포함하는 반도체 소자의 제조 방법을 제공할 수 있다.
바람직한 일 실시예에서, 상기 베리어 금속막은 TiN인 것을 특징으로 한다. 또한 상기 보호막은 폴리마이드인 것을 특징으로 한다.
이어서, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 8 내지 도 13은 본 발명의 바람직한 일 실시예에 따른 패드 식각 공정을 설명하기 위한 반도체 소자의 단면도들이다.
도 8을 참조하면, 우선 금속층(81) 상부에 베리어 금속막(83), 산화막(Oxide, 85) 및 질화막(87)을 차례로 증착한 후, 질화막 상부에 포토레지스트(PR, 89)를 도포한다. 그리고 패드 애칭용 마스크를 통해 포토레지스트(89)를 노광 현상하여 패드 식각(Pad Etching) 영역을 정의하기 위한 포토레지스트 패턴(89)을 형성한다. 여기서 바람직하게는 상기 금속층(81)의 재질은 알루미늄이며, 베리어 금속막(83)의 재질은 TiN이다.
도 9를 참조하면, 포토레지스트 패턴(89)을 식각 마스크로 하여 드러난 질화막(87) 및 산화막(85)을 차례로 식각한다. 이때 베리어 금속막(83)은 식각되지 아니하며, 산화막(85)이 식각됨으로써 베리어 금속막(83)이 드러날 것이다. 본 발명에 따른 패드 식각 고정은 위와 같이 산화막(85)까지만 우선 1차 식각 한다는 점에서 금속층까지 식각하는 종래 기술에 따른 패드 식각 공정과 차이점이 있다.
도 10을 참조하면, 식각 마스크로 사용된 포토레지스트 패턴을 제거하는 애싱 공정을 수행한다.
도 11을 참조하면, 반도체 소자를 보호하기 위하여 보호막(89)을 질화막(87) 및 드러난 베리어 금속막(83) 상부에 증착한다. 여기서 보호막(89)은 바람직하게는 폴리마이드이며, 이 보호막(89)은 반도체 소자를 보호하기 위한 버퍼층으로써의 역할을 수행한다. 즉 보호막(89)은 외부에서 침투되는 알파파티클 및 패키징 공정에서 가해지는 외부 압력에 버티기 위한 것이다.
도 12를 참조하면, 사진 공정에 의하여 보호막 패턴(89)을 형성한다. 보호막 패턴(89)이 형성되면, 베리어 금속막(83)이 드러나게 된다. 이때 사진 공정에 사용되는 현상액과 베리어 금속막(83)으로 사용되는 TiN은 서로 반응하지 아니하여 불순물이 생성되지 아니한다.
도 13을 참조하면, 보호막 패턴(89)을 식각 마스크로 하여 드러난 베리어 금속막(83) 및 금속층(81) 일부를 식각한다. 여기서 베리어 금속막(83) 및 금속층(81) 일부를 식각은 2차 식각에 해당한다. 본 발명에 따른 패드 식각 고정은 질화막(87), 산화막(85)을 식각하는 1차 식각 및 경계 금속면(83), 금속층(81) 일부를 식각하는 2차 식각을 포함한다는 점에서 한번의 식각 공정을 포함하는 종래 기술에 따른 패드 식각 공정과는 차이점이 있다. 본 발명에 따른 패드 식각 공정은 1차 식각 공정 및 2차 식각 공정으로 분리함으로써 보호막 패턴을 형성하는 과정에서 사용되는 현상액이 금속층과 반응하지 아니함으로써 불순물이 생성되지 아니하고 깨끗한 패드 표면을 얻을 수 있는 것이다.
도 14 및 도 15는 불순물이 포함되지 아니하는 패드 표면(91)의 사진을 나타낸 도면들이다. 도 14는 여러 패드 표면(91)들을 나타낸 것이고, 도 15는 도 14에서의 패드 표면을 확대한 도면이다. 도 14 및 도 15에서 보는 바와 같이 패드 표면(91)에는 불순물이 포함되어 있지 아니함을 알 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 의하면 패드 식각 공정에서 공정의 순서를 바꾸거나 특별한 레서피(Recipe)의 변경을 하지 아니하고도, 불순물이 생성되지 아니하여 깨끗한 패드 표면을 얻을 수 있다.
본 발명에 의하면 패드 식각 고정에서 불순물이 생성되지 아니하므로, 패키징 고정을 용이하게 할 수 있으며 높은 품질의 제품을 완성하는데 기여할 수 있다.

Claims (3)

  1. 금속층 위에 베리어 금속막, 산화막 및 질화막을 증착하는 단계;
    상기 질화막 위에 포토레지스트를 형성하는 단계;
    상기 형성된 포토레지스트를 식각 마스크로 하여, 상기 질화막 및 산화막을 식각하는 단계;
    상기 포토레지스트를 제거하는 단계;
    상기 질화막 및 베리어 금속막 상부에 보호막을 증착하는 단계;
    상기 베리어 금속막이 드러나도록 보호막 패턴을 형성하는 단계; 및
    상기 보호막 패턴을 식각 마스크로 하여, 상기 베리어 금속막 및 금속층 일부를 식각하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 베리어 금속막은 TiN인 것
    을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 보호막은 폴리마이드인 것
    을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040090901A 2004-11-09 2004-11-09 반도체 소자의 제조 방법 KR100550416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090901A KR100550416B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090901A KR100550416B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100550416B1 true KR100550416B1 (ko) 2006-02-10

Family

ID=37178755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090901A KR100550416B1 (ko) 2004-11-09 2004-11-09 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100550416B1 (ko)

Similar Documents

Publication Publication Date Title
TWI636488B (zh) 製造半導體裝置之方法
US20060145325A1 (en) FBGA and COB package structure for image sensor
TWI430415B (zh) 晶片封裝體及其製造方法
JP2005277409A (ja) イメージセンサ及びその製造方法
US9502460B2 (en) Photoelectric conversion element and method of manufacturing the same
KR100521970B1 (ko) 패드 금속의 표면 보호를 위한 이미지센서 제조방법
KR100873275B1 (ko) 이미지센서의 제조 방법
KR100550416B1 (ko) 반도체 소자의 제조 방법
JP2005285853A (ja) 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2007149768A (ja) 半導体装置の製造方法
KR100649018B1 (ko) 이미지 센서의 금속패드 산화 방지 방법
TWI282041B (en) Method for fabricating microlens with lithographic process
JP3263617B2 (ja) 半導体装置
JP2014099563A (ja) 固体撮像装置の製造方法
KR100734663B1 (ko) 반도체소자의 패드 오픈 방법
US8771534B2 (en) Manufacturing techniques for workpieces with varying topographies
US8623229B2 (en) Manufacturing techniques to limit damage on workpiece with varying topographies
JPH08279478A (ja) 半導体チップ製造方法
KR0169226B1 (ko) 반도체장치의 패드부 형성방법
JP2010165779A (ja) 固体撮像装置およびその製造方法
KR100729117B1 (ko) 디엘피 소자의 금속 배선 형성 방법
KR100591159B1 (ko) 반도체 소자의 패드 오픈 방법
KR100244755B1 (ko) 입출력 패드의 오픈 방법
KR100915766B1 (ko) 반도체 소자의 제조 방법 및 그 구조
JPH0595097A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee