KR100244755B1 - 입출력 패드의 오픈 방법 - Google Patents
입출력 패드의 오픈 방법 Download PDFInfo
- Publication number
- KR100244755B1 KR100244755B1 KR1019970055469A KR19970055469A KR100244755B1 KR 100244755 B1 KR100244755 B1 KR 100244755B1 KR 1019970055469 A KR1019970055469 A KR 1019970055469A KR 19970055469 A KR19970055469 A KR 19970055469A KR 100244755 B1 KR100244755 B1 KR 100244755B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output pad
- insulating film
- insulating
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000002845 discoloration Methods 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 입출력 패드의 오픈 방법은 반도체기판에 형성된 불순물영역 및 하부의 배선층을 포함하는 기판에 입출력 패드를 형성하는 공정과, 상기 입출력 패드를 덮도록 기판 상에 제 1, 제 2, 및 제 3 절연막을 순차적으로 형성하는 공정과, 상기 제 3 절연막을 패터닝하여 제 2 절연막의 입출력 패드와 대응하는 부분을 노출시키는 공정과, 상기 제 1 및 제 2 절연막을 순차적으로 식각하여 상기 입출력 패드를 노출시키는 공정을 구비한다. 따라서, 본 발명은 외부의 회로와 연결하기 위한 입출력 패드의 오픈을 위해 상기 입출력 패드의 변색을 일으키는 제 3 절연막을 제 1 및 제 2 절연막을 형성한 후 제 2 절연막 상에 제 3 절연막을 형성하고 먼저 상기 제 3 절연막을 패터닝하여 입출력 패드의 변색을 방지하고, 입출력 패드의 오픈을 위해 나머지 절연막, 즉, 제 1 및 제 2 절연막을 동시에 식각하여 불필요한 장비와 시간을 줄여 공정비를 절감할 수 있는 잇점이 있다.
Description
본 발명은 입출력 패드의 오픈 방법에 관한 것으로서, 특히, 입출력 패드의 변색을 방지하면서 입출력 패드의 오픈시 불필요한 장비와 시간을 줄일 수 있는 입출력 패드의 오픈 방법에 관한 것이다.
반도체 칩은 방사성 원소, 또는, 동위 원소에서 방출되는 α-파티클(α-particle)에 의해 오동작 하는 경우가 발생된다. 이러한 α-파티클(α-particle)을 발생하는방사성 원소, 또는, 동위 원소는 패키지할 때 사용되는 물질 내에 불순물로 적은 량이 포함된다.
그러므로, α-파티클(α-particle)로부터 반도체 칩을 보호하기 위해 입출력 패드를 형성한 후 이 반도체 칩 상에 PIQ(Polyimide Isoindroquinazorine dione : 이하, PIQ라 칭함)를 도포하는 기술이 개발되었다.
그러나, PIQ는 입출력 패드와 접촉되면 이 입출력 패드를 변색시킨다. 따라서, PIQ층을 사용하면서 외부의 회로와 반도체 칩을 회로적으로 연결하는 입출력 패드의 변색(Pad stain)이 발생하지 않도록 입출력 패드를 오픈하는 방법이 연구되고 있다.
도 1a 내지 도 1d는 종래의 기술에 의한 입출력 패드의 오픈 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이, 기판(11) 상에 입출력 패드(13)을 형성하고, 상기 입출력 패드(13)을 덮도록 상기 기판(11) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법을 이용하여 TEOS(Tetra Ethyl Ortho Silicate : 이하, TEOS라 칭함)등을 증착하여 제 1 절연막(15)을 형성하고, 상기 제 1 절연막(15) 상에 질화실리콘 등을 CVD 방법으로 증착하여 제 2 절연막(16)을 형성한다. 그리고, 상기 제 2 절연막(16) 상에 포토레지스트(Photoresist)를 도포한 후, 노광 및 현상하여 제 1 마스크(17)를 형성한다. 상기에서 질화실리콘으로 형성된 제 2 절연막(16)은 상기 기판(11) 및 입출력 패드(13)의 패시베이션(Passivation)을 위해 형성한 층이고, 기판(11)은 반도체기판에 형성된 불순물영역과, 하부의 배선층을 포함한다.
그리고, 도 1b와 같이, 상기 제 1 마스크(17)를 이용하여 상기 제 1 절연막(15) 상의 제 2 절연막(16)을 건식식각하여 상기 입출력 패드(13)와 대응하는 부분의 제 1 절연막(15)을 노출시킨다. 질화실리콘으로 형성된 상기 제 2 절연막(16)을 제거하기 위해 CF4+ O2를 사용하였다. 그런 후에, 상기 노출된 제 1 절연막(15) 및 잔류하는 제 2 절연막(16) 상에 PIQ를 코팅하여 제 3 절연막(19)을 형성한다.상기에서 제 2 절연막(16)만을 선택적으로 패터닝한 것은 제 3 절연막(19)인 PIQ를 코팅할 때 제 1 절연막(15)까지 제거할 경우, 상기 PIQ 코팅에 의해 입출력 패드의 변색이 발생하기 때문이다. 그리고, 상기 제 3 절연막(18) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 제 2 마스크(19)를 형성한다.
이후에, 도 1c에 나타낸 바와 같이 상기 제 2 마스크(19)를 이용하여 제 3 절연막(18)을 습식식각하여 입출력 패드와 대응하는 부분을 노출시킨다. 이후공정 중에 입출력 패드의 오픈을 위해 제 1 절연막(15)을 식각할 때, PIQ인 제 3 절연막(19)이 하부의 입출력 패드(13)과 접촉하는 것을 방지하기 위해서 상기 제 3 절연막(19)의 패터닝시 간격을 넓게한다.
그리고, 도 1d와 같이 상기 제 2 절연막(16)을 마스크로 사용하여 입출력 패드(13) 상의 제 1 절연막(15)을 CF4로 식각하여 입출력 패드(13)를 오픈시킨다.
이후공정으로는 도시하지 않았지만 상기 오픈된 입출력 패드를 통하여 상기 반도체소자와 외부회로를 골드 와이어(Gold wire) 또는 알루미늄 와이어(Aluminum wire) 등을 사용하여 전기적으로 연결되도록 한다.
상술한 바와 같이 종래에는 입출력 패드을 덮도록 기판 상에 제 1 및 제 2 절연막을 형성하고, 입출력 패드와 대응하는 부분의 제 2 절연막만을 선택적으로 패터닝한 후, 제 3 절연막인 PIQ층을 형성하였다. 그리고, 상기 제 3 절연막을 패터닝한 후, 제 3 절연막으로 부터 입출력 패드을 보호했던 제 1 절연막을 패터닝하는 공정을 통하여 입출력 패드를 오픈하여, 입출력 패드의 변색을 방지하였다.
그러나, 입출력 패드의 변색을 방지하기 위해 각각의 절연막을 따로따로 패터닝하는 번거로움과 공정시간 및 공정비의 손실이 있었다.
따라서, 본 발명에서는 입출력 패드의 변색을 방지 하면서 공정시간 및 공정비도 절감할 수 있는 입출력 패드의 오픈 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 입출력 패드의 오픈 방법은 반도체기판에 형성된 불순물영역 및 하부의 배선층을 포함하는 기판에 입출력 패드를 형성하는 공정과, 상기 입출력 패드를 덮도록 기판 상에 제 1, 제 2, 및 제 3 절연막을 순차적으로 형성하는 공정과, 상기 제 3 절연막을 패터닝하여 제 2 절연막의 입출력 패드와 대응하는 부분을 노출시키는 공정과, 상기 제 1 및 제 2 절연막을 순차적으로 식각하여 상기 입출력 패드를 노출시키는 공정을 구비한다.
도 1a 내지 도 1d는 종래 기술에 따른 입출력 패드의 오픈 방법을 도시하는 공정도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 입출력 패드의 오픈 방법을 도시하는 공정도.
＆lt;도면의 주요 부분에 대한 부호의 간단한 설명＆gt;
21 : 기판 23 : 입출력 패드
25 : 제 1 절연막 27 : 제 2 절연막
29 : 제 3 절연막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 입출력 패드의 오픈방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이, 기판(21) 상에 입출력 패드(23)을 형성하고, 상기 플라즈마 CVD 방법을 이용하여 입출력 패드(23)을 덮도록 TEOS 등을 증착하여 제 1 절연막(25)을 형성하고, 상기 제 1 절연막(25) 상에 CVD 방법으로 질화실리콘 등을 증착하여 제 2 절연막(27)을 형성한다. 그리고, 상기 제 2 절연막(27)을 덮도록 PIQ 코팅하여 제 3 절연막(29)을 형성한다. 상기에서 제 2 절연막(27)은 상기 기판(21) 및 입출력 패드(23)의 패시베이션을 위해 형성한 층이고, 상기에서 기판(21)은 반도체기판에 형성된 불순물영역과, 하부의 배선층을 포함한다.
이후에, 도 2b와 같이, 상기 제 3 절연막(29) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 제 1 마스크(30)를 형성한다.
그리고, 도 2c에 나타낸 바와 같이 상기 제 1 마스크(30)를 이용하여 상기 제 3 절연막(29)을 습식식각하여 상기 입출력 패드(23)와 대응하는 부분의 제 2 절연막(27)을 노출시키고, 상기 제 1 마스크(30)을 제거한다. 이때, 제 3 절연막(29)의 간격을 넓게 패터닝하는데 이는 이후공정 중에 입출력 패드의 오픈을 위해 제 2 및 제 1 절연막(27)(25)을 식각할 때, PIQ인 제 3 절연막(29)이 하부의 입출력 패드(23)과 접촉하는 것을 방지하기 위해서 상기 제 3 절연막(29)의 패터닝시 간격을 넓게한다. 그런후에, 상기 패터닝된 제 3 절연막(29) 상에 포토레지스트를 도포하고, 노광 및 현상하여 입출력 패드의 오픈을 위한 제 2 마스크(31)를 형성한다.
그런후에, 도 2d와 같이, 상기 제 2 마스크(31)를 이용하여 상기 입출력 패드(23)와 대응하는 부분의 제 2 절연막(27) 및 제 1 절연막(25)을 건식식각하여 입출력 패드(23)를 오픈한다. 상기에서 입출력 패드(23)의 오픈을 위해 제 1 및 제 2 절연막(25)(27)을 식각하는 방법에는 두가지가 있다. 그 중 하나는 제 1 절연막(25)과 제 2 절연막(27)의 선택비를 최대한 줄일 수 있도록 식각가스로 사용되는 기존의 CF4+ O2의 비율을 조절하여 상기 제 1 및 제 2 절연막(25)(27)을 동시에 식각하는 방법이 있고, 또 다른 방법으로는 상층인 제 2 절연막(27)의 식각을 CF4+ O2를 사용하여 진행하여 제 2 절연막(27)의 식각 종료점이 검출되면 연속하여 제 1 절연막(25)을 식각하여 상기 입출력 패드(23)를 오픈한다.
이후공정으로는 도시하지 않았지만 상기 오픈된 입출력 패드를 통하여 상기 소자와 외부회로를 골드 와이어 또는 알루미늄 와이어 등을 사용하여 전기적으로 연결되도록 한다.
상술한 바와 같이 본 발명에서는 입출력 패드의 변색을 방지하면서 입출력 패드를 오픈하기 위한 방법으로 금속배선 상에 제 1, 제 2, 및 제 3 절연막을 순차적으로 형성한 후, 입출력 패드의 변색을 일으키는 제 3 절연막을 먼저 패터닝한다. 그런 후에, 입출력 패드의 오픈을 위해 입출력 패드 상의 제 1 및 제 2 절연막을 한꺼번에 제거하여 입출력 패드를 오픈하였다.
따라서, 본 발명은 외부의 회로와 연결하기 위한 입출력 패드의 오픈을 위해 상기 입출력 패드의 변색을 일으키는 PIQ를 제 1 및 제 2 절연막을 형성한 후 제 2 절연막 상에 제 3 절연막을 형성하고 먼저 상기 제 3 절연막을 패터닝하여 입출력 패드의 변색을 방지하고, 입출력 패드의 오픈을 위해 나머지 절연막, 즉, 제 1 및 제 2 절연막을 동시에 식각하여 불필요한 장비와 시간을 줄여 공정비를 절감할 수 있는 잇점이 있다.
Claims (3)
- 반도체기판에 형성된 불순물영역 및 하부의 배선층을 포함하는 기판에 입출력 패드를 형성하는 공정과,상기 입출력 패드를 덮도록 기판 상에 제 1, 제 2, 및 제 3 절연막을 순차적으로 형성하는 공정과,상기 제 3 절연막을 패터닝하여 제 2 절연막의 입출력 패드와 대응하는 부분을 노출시키는 공정과,상기 제 1 및 제 2 절연막을 순차적으로 식각하여 상기 입출력 패드를 노출시키는 공정을 구비하는 입출력 패드의 오픈 방법.
- 청구항 1에 있어서 제 1 및 제 2 절연막을 동일한 식각 선택비로 식각하는 입출력 패드의 오픈 방법.
- 청구항 1에 있어서, 제 1 및 제 2 절연막이 서로 다른 식각 선택비를 갖되 상기 제 2 절연막을 식각하여 식각 종료점이 검출되면 연속하여 상기 제 1 절연막을 식각하는 입출력 패드의 오픈 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055469A KR100244755B1 (ko) | 1997-10-28 | 1997-10-28 | 입출력 패드의 오픈 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970055469A KR100244755B1 (ko) | 1997-10-28 | 1997-10-28 | 입출력 패드의 오픈 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990034015A KR19990034015A (ko) | 1999-05-15 |
| KR100244755B1 true KR100244755B1 (ko) | 2000-02-15 |
Family
ID=19523552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970055469A KR100244755B1 (ko) | 1997-10-28 | 1997-10-28 | 입출력 패드의 오픈 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244755B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040095973A (ko) * | 2003-04-29 | 2004-11-16 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서 |
-
1997
- 1997-10-28 KR KR1019970055469A patent/KR100244755B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990034015A (ko) | 1999-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731243A (en) | Method of cleaning residue on a semiconductor wafer bonding pad | |
| US20060249845A1 (en) | Semiconductor device and manufacturing method of the same | |
| US6924172B2 (en) | Method of forming a bond pad | |
| KR100244755B1 (ko) | 입출력 패드의 오픈 방법 | |
| KR100595856B1 (ko) | 반도체 소자 제조 방법 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| KR100247698B1 (ko) | 입출력 패드부의 오픈 방법 | |
| KR0169226B1 (ko) | 반도체장치의 패드부 형성방법 | |
| KR100226760B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100943495B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0172773B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| KR100267778B1 (ko) | 반도체소자의 패드 형성방법 | |
| KR100588892B1 (ko) | 반도체 소자의 패드 산화 방지방법 | |
| KR100850082B1 (ko) | 반도체 소자 제조시 본딩 패드 형성 방법 | |
| KR100286291B1 (ko) | 이층구조소자의 본딩패드 형성방법 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
| KR100525116B1 (ko) | 반도체소자의 패드영역 형성방법 | |
| KR100249390B1 (ko) | 비아홀 형성방법 | |
| KR0137619B1 (ko) | 반도체 장치 제조 방법 | |
| KR20090046574A (ko) | 반도체 소자의 패드 오픈 방법 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| KR19990085434A (ko) | 반도체소자의 패드오픈방법 | |
| KR19990056746A (ko) | 칼라 필터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |