KR100850082B1 - 반도체 소자 제조시 본딩 패드 형성 방법 - Google Patents

반도체 소자 제조시 본딩 패드 형성 방법 Download PDF

Info

Publication number
KR100850082B1
KR100850082B1 KR1020060135898A KR20060135898A KR100850082B1 KR 100850082 B1 KR100850082 B1 KR 100850082B1 KR 1020060135898 A KR1020060135898 A KR 1020060135898A KR 20060135898 A KR20060135898 A KR 20060135898A KR 100850082 B1 KR100850082 B1 KR 100850082B1
Authority
KR
South Korea
Prior art keywords
pad
semiconductor device
bonding pad
manufacturing
plasma treatment
Prior art date
Application number
KR1020060135898A
Other languages
English (en)
Other versions
KR20080061433A (ko
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135898A priority Critical patent/KR100850082B1/ko
Publication of KR20080061433A publication Critical patent/KR20080061433A/ko
Application granted granted Critical
Publication of KR100850082B1 publication Critical patent/KR100850082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 시 패드 부식(pad corrosion) 및 패드 본딩 실패(pad bonding failure)를 방지시키는 본딩 패드 형성방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자의 본딩 패드 형성을 위한 패드오픈 공정에서 알루미늄 패드에 대한 RIE 오픈 식각 시 Ar/N2/H2 플라즈마 처리를 하고, 이후 H2O를 이용하여 애싱 처리함으로써 플로린(Fluorine)을 효과적으로 제거함으로써, 플로린(Fluorine)과 알루미늄 패드막간 AlFx 부산물에 의해 발생하는 패드 부식을 방지시킬 수 있으며, 이상 옥시데이션(oxidation) 형성에 의한 본딩 실패를 방지하여 반도체 소자의 수율을 향상시킬 수 있게 된다.
패드, 알루미늄, 부식, 플로린, F, 플라즈마 처리

Description

반도체 소자 제조시 본딩 패드 형성 방법{METHOD FOR FORMING BONDING PAD ON FABRICATING A SEMICONDUCTOR DEVICE}
도 1은 종래 반도체 소자의 본딩 패드 공정 중 F 가스에 의한 패드 부식 발생 예시도,
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자 제조시 본딩 패드 형성 공정 단면도.
<도면의 주요 부호에 대한 간략한 설명>
200 : 알루미늄 패드 202 : 절연막
204 : 포토레지스트막
본 발명은 반도체 소자 제조시 본딩 패드(bonding pad) 형성방법에 관한 것을, 특히 반도체 소자 제조 시 패드 부식(pad corrosion) 및 패드 본딩 실패(pad bonding failure)를 방지시켜 반도체 소자의 수율을 향상시키는 본딩 패드 형성방 법에 관한 것이다.
통상적으로, 반도체 소자의 칩 제조공정에서는 설계된 단위셀을 배열하고 연결하기 위해 실리콘 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정 등이 차례로 실행되어 각각의 칩에 집적회로가 형성되며, 이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트립공정 등의 순서로 진행하여 각각의 IC를 형성하게 된다.
한편, 위 반도체 소자 제조 공정중 특히, 와이어 본딩을 위한 패드막 식각 공정인 TV(Terminal Via) RIE(reactive ion etching) 에서는 플로린(Fluorine: F) 가스를 이용하여 식각(etch)을 하고 있는데, 위 F 가스 소스를 이용하여 패드막을 식각하는 경우 알루미늄 패드막과 F 가스의 화학작용으로 인해 AlFx 가 부산물로 발생하여 도 1에서 보여지는 바와 같이, 패드 콜리전이 발생하는 문제점이 있으며, 또한 F 가스가 과도하게 잔류하여 이상 옥시데이션(oxidaion)이 형성되는 경우 본딩 실패(bond failure)의 원인이 되어 웨이퍼(wafer)가 스크랩(scrap)되는 현상이 발생하는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자 제조 시 금속배선 패드 부식(corrosion) 및 패드 본딩 실패(pad bonding failure)를 방지시키는 본딩 패드 형성방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자 제조시 본딩 패드 형성방법으로서, (a)금속배선 알루미늄 패드막 상부의 절연막상에 포토레지스트막을 도포시키는 단계와, (b)상기 포토레지스트막을 포토리소그리피 공정을 통해 상기 알루미늄 패드막 오픈 영역만 패터닝 식각시키는 단계와, (c)상기 패터닝된 포토레지스트막을 마스크로 하여 상기 알루미늄 패드막 오픈영역의 절연막을 TV RIE로 제거시키는 단계와, (d)상기 TV RIE로 오픈된 상기 알루미늄 패드막으로 Ar/N2/H2 플라즈마 처리를 수행하는 단계와, (e)상기 플라즈마 수행 후, TV 애싱을 수행하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 금속배선의 알루미늄 패드 부식(corrosion) 및 패드 본딩 실패(pad bonding failure)를 방지시키는 본딩 패드 형성 공정 단면도를 도시한 것이다.
이하, 위 도 2a 내지 도 2d를 참조하여 패드 부식(pad corrosion) 및 패드 본딩 실패(pad bonding failure)를 방지시키는 본딩 패드 형성 공정을 상세히 설명하기로 한다.
먼저 위 도 2a에서 보여 지는 바와 같이, 알루미늄 패드막(Al pad)(200) 상부에 증착된 절연막(202)상에 와이어 본딩(wire bonding)을 위한 알루미늄 패드막(Al pad)(200) 오픈 식각(open etch)을 위해 포토레지스트막(photo-resist layer)(204)을 도포시킨다.
이어, 도 2b에서 보여 지는 바와 같이, 위 절연막(204) 상부에 도포된 포토레지스트막(204)을 포토리소그라피(photo-lithography) 공정을 통해 식각(etch)하여 알루미늄 패드막(Al pad)(200) 오픈 영역상 포토레지스트막(204)만 제거되도록 패터닝(patterning)시킨다.
그런 후, 도 2c에서 보여 지는 바와 같이, 상기 패터닝된 포토레지스트막(204)을 마스크(mask)로 하여 TV RIE로 알루미늄 패드막(200) 오픈 영역 상부의 절연막을 식각하여 와이어 본딩을 위한 알루미늄 패드막(Al pad)(200)이 오픈(open)되도록 한다.
이어, 도 2d에서 보여 지는 바와 같이 TV RIE로 오픈(open)된 알루미늄 패드막(Al pad)(200) 상부로 위 TV RIE 식각(etching)시 사용된 플로린(Fluorine)의 효과적인 제거를 위해 Ar/N2/H2 가스를 이용한 플라즈마 처리(plasma treatment)를 수행한다.
이때, 위 TV RIE 식각 시 사용된 플로린(Fluorine)의 효과적인 제거를 위해 사용되는 Ar/N2/H2 플라즈마 가스(plasma gas)는 각각 600/300/150의 혼합 비율(ratio)로 사용하며, 30mT/350W/30second의 공정 분위기에서 플라즈마 처리 수행된다.
즉, 위 TV RIE 식각 시 사용된 플로린(Fluorine)의 효과적인 제거를 위해 사용되는 플라즈마 가스 중 Ar/N2 플라즈마 가스의 혼합비율은 위와 같이 2:1로 하고 N2/H2 플라즈마 가스의 혼합비율은 1:2로 사용한다. 또한 중요한 팩터(factor)로서 온도는 상온 이하 즉, 20℃ 이하로 사용하는데, 이는 F의 온도에 의한 확산(diffusion)을 방지시키기 위함이다.
한편, 위와 같은 TV RIE 식각 후 플라즈마 처리(plasma treatment)는 TV RIE 공정에서 마지막 단계에서 사용할 수도 있는데, 이 경우에는 Ar 펌핑 단계(pumping step)를 예를 들어 0mT/500Ar/30second 의 조건으로 적용하여 실시하면 된다.
이어, 위와 같이 TV RIE 식각 후, Fluorine의 효과적인 제거를 위한 Ar/N2/H2 플라즈마 처리 후에는 TV 애싱(Ashing)을 수행하게 되는데, 본 발명에서 애싱은 2T/2500W/1000sccm(H2O)/250℃/30second로 수행한다.
상기한 바와 같이, 본 발명에서는 반도체 소자의 본딩 패드 형성을 위한 패드오픈 공정에서 알루미늄 패드에 대한 RIE 오픈 식각 시 Ar/N2/H2 플라즈마 처리를 하고, 이후 H2O를 이용하여 애싱(ashing) 처리하여 플로린(Fluorine)을 효과적으로 제거함으로써, 플로린(Fluorine)과 알루미늄 패드막간 AlFx 부산물(by product)에 의해 발생하는 패드 부식(pad corrosion)을 방지시킬 수 있으며, 이상 옥시데이션(oxidation) 형성에 의한 본딩 실패를 방지하여 반도체 소자의 수율을 향상시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서 실시 예에는 구체적인 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자의 본딩 패드 형성을 위한 패드오픈 공정에서 알루미늄 패드에 대한 RIE 오픈 식각 시 Ar/N2/H2 플라즈마 처리를 하고, 이후 H2O를 이용하여 애싱(ashing) 처리 함으로써 플로린(Fluorine)을 효과적으로 제거함으로써, Fluorine과 알루미늄 패드막간 AlFx 부산물(by product)에 의해 발생하는 패드 부식(pad corrosion)을 방지시킬 수 있으며, 이상 옥시데이션(oxidation) 형성에 의한 본딩 실패를 방지하여 반도체 소자의 수율을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. 반도체 소자 제조시 본딩 패드 형성방법으로서
    (a)금속배선 알루미늄 패드막 상부의 절연막상에 포토레지스트막을 도포시키는 단계와,
    (b)상기 포토레지스트막을 포토리소그리피 공정을 통해 상기 알루미늄 패드막 오픈 영역만 패터닝 식각시키는 단계와,
    (c)상기 패터닝된 포토레지스트막을 마스크로 하여 상기 알루미늄 패드막 오픈영역의 절연막을 TV RIE로 제거시키는 단계와,
    (d)상기 TV RIE로 오픈된 상기 알루미늄 패드막으로 Ar/N2/H2 플라즈마 처리를 수행하는 단계
    를 포함하는 반도체 소자 제조시 본딩 패드 형성방법.
  2. 제 1 항에 있어서,
    상기 (d)단계에서, 상기 Ar/N2의 플라즈마 가스 혼합 비율은, 2:1로 사용하며, N2/H2 플라즈마 가스의 혼합 비율은 1:2로 사용하는 것을 특징으로 하는 반도체 소자 제조시 본딩 패드 형성방법.
  3. 제 1 항에 있어서,
    상기 (d)단계에서, 상기 Ar/N2/H2 플라즈마 가스는, 각각 600/300/150의 혼합 비율로 사용하며, 30mT/350W/30second의 공정분위기에서 플라즈마 처리 수행하는 것을 특징으로 하는 반도체 소자 제조시 본딩 패드 형성방법.
  4. 제 1 항에 있어서,
    상기 (d)단계에서, 상기 Ar/N2/H2 플라즈마 처리는, 상기 TV RIE 시 사용되는 플로린(Fluorine)의 온도에 의한 확산 방지를 위해 20℃ 이하에서 수행시키는 것을 특징으로 하는 반도체 소자 제조시 본딩 패드 형성방법.
  5. 제 1 항에 있어서,
    상기 (d)단계에서, 상기 Ar/N2/H2 플라즈마 처리 수행 후, (e)상기 알루미늄 패드 오픈 영역에 TV 애싱을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조시 본딩 패드 형성방법.
  6. 제 5 항에 있어서,
    상기 (e)단계에서, 상기 TV 애싱은, 상기 Ar/N2/H2 플라즈마 처리 후, 2T/2500W/1000sccm(H2O)/250℃/30second 공정조건으로 수행하는 것을 특징으로 하는 반도체 소자 제조시 본딩 패드 형성방법.
KR1020060135898A 2006-12-28 2006-12-28 반도체 소자 제조시 본딩 패드 형성 방법 KR100850082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135898A KR100850082B1 (ko) 2006-12-28 2006-12-28 반도체 소자 제조시 본딩 패드 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135898A KR100850082B1 (ko) 2006-12-28 2006-12-28 반도체 소자 제조시 본딩 패드 형성 방법

Publications (2)

Publication Number Publication Date
KR20080061433A KR20080061433A (ko) 2008-07-03
KR100850082B1 true KR100850082B1 (ko) 2008-08-04

Family

ID=39813687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135898A KR100850082B1 (ko) 2006-12-28 2006-12-28 반도체 소자 제조시 본딩 패드 형성 방법

Country Status (1)

Country Link
KR (1) KR100850082B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057286A (ko) * 1997-12-29 1999-07-15 김영환 반도체 장치의 입출력 패드 제조 방법
KR20060077254A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990057286A (ko) * 1997-12-29 1999-07-15 김영환 반도체 장치의 입출력 패드 제조 방법
KR20060077254A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법

Also Published As

Publication number Publication date
KR20080061433A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
EP0987745B1 (en) Metallization etching method using a hard mask layer
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
US20060128159A1 (en) Method of removing etch residues
US5792672A (en) Photoresist strip method
CN110416067A (zh) 半导体装置的制造方法
JP2007503719A (ja) ボンドパッドの形成方法
KR100850082B1 (ko) 반도체 소자 제조시 본딩 패드 형성 방법
WO2011027193A1 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
US7001842B2 (en) Methods of fabricating semiconductor devices having salicide
JP2007234760A (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
US11056342B2 (en) Method for silicidation of semiconductor device, and corresponding semiconductor device
JP3821725B2 (ja) スルーホールの形成方法及び半導体装置の製造方法
KR100884980B1 (ko) 반도체 소자의 제조방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
KR20080061028A (ko) 반도체소자 및 그 제조방법
KR20070002837A (ko) 반도체소자의 제조방법
US7575998B2 (en) Semiconductor device and metal line fabrication method of the same
KR100688700B1 (ko) 반도체 소자 제조 방법
JPH08330422A (ja) 半導体装置およびその製造方法
CN111725137A (zh) 一种半导体器件的形成方法
KR100861312B1 (ko) 반도체 소자의 제조방법
TW200807619A (en) Method of fabricating dual damascene structure
JPS63284861A (ja) 半導体装置の製造方法
KR100575547B1 (ko) 반도체 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee